Amk編碼器的測試裝置制造方法
【專利摘要】AMK編碼器的測試裝置,第一合并單元(10)設有一個第一輸入端(12),一個第二輸入端(14)和一個第一輸出端(16),第一輸出端可輸出一個第一合并信號。第二合并單元(20)設有一個第三輸入端(22),一個第四輸入端(24)和一個第二輸出端(26),第二輸出端可輸出一個第二合并信號。第三合并單元(30)設有一個第五輸入端(32),一個第六輸入端(34),和一個第三輸出端(36),第三輸出端可輸出一個第三合并信號。示波器(40)可顯示第一合并信號、第二合并信號和第三合并信號的幅值、頻率和相位關系。
【專利說明】AMK編碼器的測試裝置【技術領域】
[0001]本實用新型涉及一種編碼器的測試裝置,尤其涉及一種用于AMK編碼器的測試裝置。
【背景技術】
[0002]圖1顯示了一種AMK編碼器的結構示意圖。如圖所示,AMK編碼器包括一個齒輪63、一個第一傳感器60、一個第二傳感器61和一個第三傳感器62。其中,第一傳感器、第二傳感器和第三傳感器為霍爾元件,它們的電阻值隨著與金屬的感應距離的變化而變化,通過檢測與其串聯(lián)的電阻的電壓值的變化來判斷齒輪的轉動。AMK編碼器通過GlN和Gll端口輸出第一傳感器感測的第一感測電壓;通過G2N和G21端口輸出第二傳感器感測的第二感測電壓;通過G3N和G31端口輸出第三傳感器感測的第三感測電壓。通過第三感測電壓可以判定出齒輪的轉速,通過第一感測電壓和第二感測電壓的相位關系可以判定出參考齒輪的轉動方向。
[0003]將AMK編碼器安裝于AMK伺服電機前,需要測試AMK編碼器的輸出信號,以判斷其能否正常使用。
實用新型內容
[0004]本實用新型 的目的是提供一種AMK編碼器的測試裝置,以檢測AMK編碼器的輸出信號。
[0005]本實用新型提供了一種AMK編碼器的測試裝置,包括一個第一合并單元、一個第二合并單元、一個第三合并單元和一個示波器。第一合并單元它設有一個可電性連接于AMK編碼器的GlN端口的第一輸入端,一個可電性連接于AMK編碼器的Gll端口的第二輸入端,和一個第一輸出端,第一輸出端可輸出一個代表GlN端口和Gll端口之間電勢差的第一合并信號。第二合并單兀設有一個可電性連接于AMK編碼器的G2N端口的第三輸入端,一個可電性連接于AMK編碼器的G21端口的第四輸入端,和一個第二輸出端,第二輸出端可輸出一個代表G2N端口和G21端口之間電勢差的第二合并信號。第三合并單元設有一個可電性連接于AMK編碼器的GON端口的第五輸入端,一個可電性連接于AMK編碼器的GOl端口的第六輸入端,和一個第三輸出端,第三輸出端可輸出一個代表GON端口和GOl端口之間電勢差的第三合并信號。示波器包括一個可輸入第一合并信號的第一信道、一個可輸入第二合并信號的第二信道、和一個可輸入第三合并信號的第三信道,示波器可顯示第一合并信號、第二合并信號和第三合并信號的幅值、頻率和相位關系。
[0006]在AMK編碼器的測試裝置的再一種示意性的實施方式中,第一合并單元、第二合并單元和第三合并單元為差動放大電路。
[0007]在AMK編碼器的測試裝置的另一種示意性的實施方式中,第一合并單元包括一個第一運算放大器,它的同相端電性連接于GlN端口,其反相端電性連接于Gll端口,且其輸出端電性連接于第一輸出端。第二合并單元包括一個第二運算放大器,其同相端電性連接于G2N端口,其反相端電性連接于G21端口,且其輸出端電性連接于第二輸出端。第三合并單元包括一個第三運算放大器,其同相端電性連接于GON端口,其反相端電性連接于GOl端口,且其輸出端電性連接于第三輸出端。
[0008]在AMK編碼器的測試裝置的又一種示意性的實施方式中,第一合并單元設有一個第一可調電阻,其兩端分別電性連接于第一運算放大器。第二合并單元設有一個第二可調電阻,其兩端分別電性連接于第二運算放大器。第三合并單元設有一個第三可調電阻,其兩端分別電性連接于第三運算放大器。
[0009]在AMK編碼器的測試裝置的又一種示意性的實施方式中,第一運算放大器、第一運算放大器和第三運算放大器的芯片型號為7612DCPA。
[0010]在AMK編碼器的測試裝置的又一種示意性的實施方式中,第一可調電阻的兩端分別電性連接于第一運算放大器的兩個BAL管腳。第二可調電阻的兩端分別電性連接于第二運算放大器的兩個BAL管腳。第三可調電阻的兩端分別電性連接于第三運算放大器的兩個BAL管腳。
【專利附圖】
【附圖說明】
[0011]以下附圖僅對本實用新型做示意性說明和解釋,并不限定本實用新型的范圍。
[0012]圖1顯示了一種AMK編碼器的結構示意圖。
[0013]圖2用于說明AMK編碼器的測試裝置一種示意性實施方式的結構示意圖。
[0014]圖3用于說明AMK編碼器的測試裝置另一種示意性實施方式的結構示意圖。
[0015]標號說明
[0016]10第一合并單元
[0017]12第一輸入端
[0018]14第二輸入端
[0019]16第一輸出端
[0020]20第二合并單元
[0021]22第三輸入端
[0022]24第四輸入端
[0023]26第二輸出端
[0024]30第三合并單元
[0025]32第五輸入端
[0026]34第六輸入端
[0027]36第三輸出端
[0028]40示波器
[0029]42第一信道
[0030]44第二信道
[0031]46第三信道。
【具體實施方式】
[0032]為了對實用新型的技術特征、目的和效果有更加清楚的理解,現(xiàn)對照【專利附圖】
【附圖說明】本實用新型的【具體實施方式】,在各圖中相同的標號表示相同的部分。
[0033]在本文中,“示意性”表示“充當實例、例子或說明”,不應將在本文中被描述為“示意性”的任何圖示、實施方式解釋為一種更優(yōu)選的或更具優(yōu)點的技術方案。
[0034]為使圖面簡潔,各圖中的只示意性地表示出了與本實用新型相關的部分,它們并不代表其作為產品的實際結構。另外,以使圖面簡潔便于理解,在有些圖中具有相同結構或功能的部件,僅示意性地繪示了其中的一個,或僅標出了其中的一個。
[0035]在本文中,“一個”不僅表示“僅此一個”,也可以表示“多于一個”的情形。
[0036]在本文中,“第一”、“第二”等僅用于彼此的區(qū)分,而非表示它們的重要程度及順序
坐寸ο
[0037]在本文中,“電性連接”即表示兩個結構之間的直接的連接,還表示兩個結構通過其他器件的間接連接。
[0038]圖2用于說明AMK編碼器的測試裝置一種示意性實施方式的結構示意圖。如圖所示,AMK編碼器的測試裝置包括一個第一合并單元10、一個第二合并單元20、一個第三合并單元20和一個示波器。
[0039]其中,AMK編碼器包括一個第一傳感器S1、一個第二傳感器S2和一個第三傳感器S3。第一傳感器SI的感測信號可通過AMK編碼器的GlN端口和Gll端口輸出;第二傳感器S2的感測信號可通過AMK編碼器的G2N端口和G21端口輸出;第三傳感器的感測信號可通過AMK編碼器的GON端口和GOl端口輸出。
[0040]第一合并單元10設有一個第一輸入端12、一個第二輸入端14和一個第一輸出端16。其中,第一輸入端12電性連接于GlN端口,第二輸入端14電性連接于Gll端口。第一合并單兀10可將GlN端口輸出的信號與Gll端口輸出的信號合并為一個第一合并信號VI,且第一合并信號Vl代表GlN端口與Gll端口輸出信號的電勢差。第一合并信號Vl由第一輸出端16輸出。如圖2所示的示意性實施方式中,第一合并單元10為差動放大電路,該放大電路的第一運算放大器Al的同相端電性連接于GlN端口,第一運算放大器Al的反相端電性連接于Gll端口,且第一運算放大器Al的輸出端電性連接于第一輸出端16。
[0041]第二合并單元20設有一個第三輸入端22、一個第四輸入端24和一個第一輸出端26。其中,第三輸入端22電性連接于G2N端口,第四輸入端24電性連接于Gll端口。第二合并單元10可將G2N端口輸出的信號與G21端口輸出的信號合并為一個第二合并信號V2,且第二合并信號V2代表G2N端口與G21端口輸出信號的電勢差。第二合并信號V2由第二輸出端26輸出。如圖2所示的示意性實施方式中,第二合并單元20為差動放大電路,該放大電路的第二運算放大器A2的同相端電性連接于G2N端口,第一運算放大器A2的反相端電性連接于G21端口,且第二運算放大器A2的輸出端電性連接于第二輸出端26。
[0042]第三合并單兀30設有一個第五輸入端32、一個第六輸入端34和一個第三輸出端36。其中,第五輸入端32電性連接于GON端口,第六輸入端34電性連接于GOl端口。第三合并單元30可將GON端口輸出的信號與GOl端口輸出的信號合并為一個第三合并信號V2,且第三合并信號V3代表GON端口與GOI端口輸出信號的電勢差。第三合并信號V3由第三輸出端36輸出。如圖2所示的示意性實施方式中,第三合并單元30為差動放大電路,該放大電路的第三運算放大器A3的同相端電性連接于GON端口,第三運算放大器A3的反相端電性連接于GOl端口,且第三運算放大器A3的輸出端電性連接于第三輸出端36。[0043]示波器40包括一個第一信道42、一個第二信道44和一個第三信道46。第一輸出端16輸出的第一合并信號Vl可輸入至第一信道42,第二輸出端26輸出的第二合并信號V2可輸入至第二信道44,且第三輸出端36輸出的第三合并信號V3可輸入至第三信道46。示波器40可現(xiàn)實第一合并信號V1、第二合并信號V2和第三合并信號V3的幅值、頻率和相位關系。
[0044]通過示波器40中第一合并信號Vl和第二合并信號V2的相位關系,可以判定出AMK編碼器中齒輪的旋轉方向。通過第三合并信號V3的頻率可判斷出AMK編碼器中齒輪的轉速。另外,通過第一合并信號V1、第二合并信號V2和第三合并信號V3的幅值可以判定出AMK編碼器輸出信號的大小。由此可以實現(xiàn)AMK編碼器的測試,且整個測試裝置的結構簡單,測試結果可靠。
[0045]圖3用于說明AMK編碼器的測試裝置另一種示意性實施方式的結構示意圖,圖中于圖2相同的結構在此不再贅述。如圖3所示,第一合并單元10、第二合并單元20和第三合并單元30中,第一運算放大器Al、第二運算放大器A2和第三運算放大器A3為集成電路芯片7612DCPA,其生產廠商為INTERSIL。芯片7612DCPA的具體參數(shù)和管腳定義可參見其使用介紹(datasheet),在此不再贅述。
[0046]如圖3所示,第一合并單元10包括一個第一可調電阻R1,第一可調電阻Rl的兩端分別電性連接于第一運算放大器Al的兩個BAL管腳。第二合并單元20包括一個第二可調電阻R2,第二可調電阻R2的兩端分別電性連接于第二運算放大器A2的兩個BAL管腳。第三合并單元30包括一個第三可調電阻R3,第三可調電阻R3的兩端分別電性連接于第三運算放大器A3的兩個BAL管腳。以第一合并單元為例,由于第一合并單元的差動放大電路中設置的電阻精度會影響第一運算放大器Al的放大精度,可以通過第一可調電阻Rl電阻的調節(jié)來補償電阻精度帶給第一運算放大器Al放大精度的影響。第二合并單元20和第三合并單元中,第二可調電阻R2和第三可調電阻R3的工作原理與第一可調電阻Rl的相同,在此不再贅述。
[0047]應當理解,雖然本說明書是按照各個實施例描述的,但并非每個實施例僅包含一個獨立的技術方案,說明書的這種敘述方式僅僅是為清楚起見,本領域技術人員應當將說明書作為一個整體,各實施例中的技術方案也可以經適當組合,形成本領域技術人員可以理解的其他實施方式。
[0048]上文所列出的一系列的詳細說明僅僅是針對本實用新型的可行性實施例的具體說明,它們并非用以限制本實用新型的保護范圍,凡未脫離本實用新型技藝精神所作的等效實施方案或變更,如特征的組合、分割或重復,均應包含在本實用新型的保護范圍之內。
【權利要求】
1.AMK編碼器的測試裝置,其特征在于,包括: 一個第一合并單元(10),設有一個可電性連接于所述AMK編碼器的GlN端口的第一輸入端(12),一個可電性連接于所述AMK編碼器的Gll端口的第二輸入端(14),和一個第一輸出端(16),所述第一輸出端(16)可輸出一個代表所述GlN端口和所述Gll端口之間電勢差的第一合并信號(Vl); 一個第二合并單元(20),設有一個可電性連接于所述AMK編碼器的G2N端口的第三輸入端(22),一個可電性連接于所述AMK編碼器的G21端口的第四輸入端(24),和一個第二輸出端(26 ),所述第二輸出端(26 )可輸出一個代表所述G2N端口和所述G21端口之間電勢差的第二合并信號(V2); 一個第三合并單元(30),設有一個可電性連接于所述AMK編碼器的GON端口的第五輸入端(32),一個可電性連接于所述AMK編碼器的GOl端口的第六輸入端(34),和一個第三輸出端(36 ),所述第三輸出端(36 )可輸出一個代表所述GON端口和所述GOI端口之間電勢差的第三合并信號(V3); 一個示波器(40),包括一個可輸入所述第一合并信號(Vl)的第一信道(42)、一個可輸入所述第二合并信號(V2)的第二信道(44)、和一個可輸入所述第三合并信號(V3)的第三信道(46),所述示波器(40)可顯示所述第一合并信號(VI)、所述第二合并信號(V2)和所述第三合并信號(V3)的幅值、頻率和相位關系。
2.如權利要求1所述的AMK編碼器的測試裝置,其中所述第一合并單元(10)、所述第二合并單元(20)和所述第三合并單元(30)為差動放大電路。
3.如權利要求2所述的AMK編碼器的測試裝置,其中所述第一合并單元(10)包括一個第一運算放大器(Al),其同相端電性連接于所述GlN端口,其反相端電性連接于所述Gll端口,且它的輸出端電性連接于所述第一輸出端(12); 所述第二合并單元(20)包括一個第二運算放大器(A2),其同相端電性連接于所述G2N端口,其反相端電性連接于所述G21端口,且它的輸出端電性連接于所述第二輸出端(22); 所述第三合并單元(30)包括一個第三運算放大器(A3),其同相端電性連接于所述GON端口,其反相端電性連接于所述GOI端口,且它的輸出端電性連接于所述第三輸出端(32 )。
4.如權利要求3所述的AMK編碼器的測試裝置,其中所述第一合并單元(10)設有一個第一可調電阻(Rl),其兩端分別電性連接于所述第一運算放大器(Al); 所述第二合并單元(20)設有一個第二可調電阻(R2),其兩端分別電性連接于所述第二運算放大器(A2); 所述第三合并單元(30)設有一個第三可調電阻(R3),其兩端分別電性連接于所述第三運算放大器(A3)。
5.如權利要求4所述的AMK編碼器的測試裝置,其中所述第一運算放大器(Al)、所述第一運算放大器(A2)和所述第三運算放大器(A3)的芯片型號為7612DCPA。
6.如權利要求5所述的AMK編碼器的測試裝置,其中所述第一可調電阻(Rl)兩端分別電性連接于所述第一運算放大器(Al)的兩個BAL管腳; 所述第二可調電阻(R2)兩端分別電性連接于所述第二運算放大器(A2)的兩個BAL管腳;所述第三可調電阻(R3)兩端分別電性連接于所述第三運算放大器(A3)的兩個BAL管腳。
【文檔編號】G01D18/00GK203744999SQ201420043912
【公開日】2014年7月30日 申請日期:2014年1月23日 優(yōu)先權日:2014年1月23日
【發(fā)明者】鄒宏遠 申請人:西門子工廠自動化工程有限公司