一種干擾信號(hào)發(fā)生器的制造方法
【專(zhuān)利摘要】本發(fā)明提供了一種干擾信號(hào)發(fā)生器，頻率選擇器、查找表模塊、工作模式選擇模塊、調(diào)制模塊、多路選擇器、功率控制模塊和D/A均集成在FPGA內(nèi)部；工作模式選擇模塊控制頻率選擇模塊、調(diào)制模塊和多路選擇器的工作狀態(tài)；查找表模塊按頻率選擇器給出的正弦信號(hào)的頻率輸出單頻信號(hào)；調(diào)制模塊對(duì)單頻信號(hào)進(jìn)行載波調(diào)制，多路選擇器同時(shí)接收調(diào)制模塊和查找表模塊的輸出信號(hào)，進(jìn)行選擇輸出或者同時(shí)輸出。本發(fā)明具有小型化、低成本、可配置且極易于應(yīng)用的優(yōu)點(diǎn)，能發(fā)出單頻、掃頻、BPSK調(diào)制窄帶等常見(jiàn)的信號(hào)類(lèi)型，適合于抗干擾場(chǎng)景使用。
【專(zhuān)利說(shuō)明】一種干擾信號(hào)發(fā)生器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明于數(shù)字信號(hào)處理領(lǐng)域，涉及一種應(yīng)用于衛(wèi)星通信領(lǐng)域的信號(hào)發(fā)生設(shè)備，具體涉及一種應(yīng)用于北斗二代抗干擾測(cè)試環(huán)境中的干擾信號(hào)發(fā)生器。

【背景技術(shù)】
[0002]抗干擾性能測(cè)試是衛(wèi)導(dǎo)系統(tǒng)中的一項(xiàng)常見(jiàn)的測(cè)試指標(biāo)，它指接收機(jī)在接收到帶有干擾的衛(wèi)星信號(hào)時(shí)正確恢復(fù)信號(hào)內(nèi)有用信息的解算處理能力，干擾信號(hào)產(chǎn)生通常使用到的設(shè)備是矢量信號(hào)源。
[0003]矢量信號(hào)源是一種常見(jiàn)的信號(hào)發(fā)生器，常用于環(huán)路差損標(biāo)定，干擾測(cè)試等環(huán)境；它通常具有一路RF輸出，在多干擾場(chǎng)景下，需要同時(shí)使用多個(gè)矢量信號(hào)源，由于不同信號(hào)源的本振不同，這會(huì)導(dǎo)致合路的多干擾信號(hào)相位不一致，在多掃頻干擾的情景下還會(huì)導(dǎo)致跳變不同步，影響測(cè)試結(jié)果；且同時(shí)使用多個(gè)矢量信號(hào)源，會(huì)導(dǎo)致連接環(huán)境復(fù)雜，成本高昂；不同的矢量信號(hào)源型號(hào)，能發(fā)出的調(diào)制信號(hào)類(lèi)型不同，不一定能滿(mǎn)足實(shí)際需求。


【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種小型化、低成本、可配置且極易于應(yīng)用的干擾信號(hào)發(fā)生設(shè)備，它能發(fā)出單頻、掃頻、BPSK調(diào)制窄帶等常見(jiàn)的信號(hào)類(lèi)型，在頻域上具有與空間干擾信號(hào)相同的頻譜特征，適合于抗干擾場(chǎng)景使用。
[0005]本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:包括頻率選擇器、查找表模塊、工作模式選擇模塊、調(diào)制模塊、多路選擇器、功率控制模塊和D/A，所述的頻率選擇器、查找表模塊、工作模式選擇模塊、調(diào)制模塊、多路選擇器、功率控制模塊和D/A均集成在FPGA內(nèi)部；
[0006]所述的工作模式選擇模塊控制頻率選擇模塊、調(diào)制模塊和多路選擇器的工作狀態(tài)；
[0007]所述的頻率選擇器輸出正弦信號(hào)的頻率，覆蓋衛(wèi)星信號(hào)的整個(gè)頻寬Bp ;頻率選擇器的計(jì)數(shù)器為O時(shí)輸出下邊帶的頻率，計(jì)數(shù)器最大值500時(shí)輸出上邊帶頻率；輸出單頻或窄帶調(diào)制信號(hào)時(shí)計(jì)數(shù)器為固定值，輸出固定的載波頻率；輸出掃頻信號(hào)時(shí)計(jì)數(shù)器隨系統(tǒng)時(shí)鐘控制，計(jì)數(shù)器累加周期即為掃頻干擾的駐留時(shí)間；
[0008]所述查找表模塊存儲(chǔ)一個(gè)正弦信號(hào)在一個(gè)周期內(nèi)的相位信息，按頻率選擇器給出的正弦信號(hào)的頻率輸出單頻信號(hào)；
[0009]所述的調(diào)制模塊對(duì)單頻信號(hào)進(jìn)行載波調(diào)制，方式為正交調(diào)制BPSK ；
[0010]所述的多路選擇器同時(shí)接收調(diào)制模塊和查找表模塊的輸出信號(hào)，根據(jù)不同的模式選擇信號(hào)，對(duì)輸入信號(hào)進(jìn)行選擇輸出或者同時(shí)輸出；
[0011]所述的功率控制模塊為一無(wú)符號(hào)乘法器，用存儲(chǔ)在RAM內(nèi)的一組功率系數(shù)與多路選擇器的輸出信號(hào)相乘進(jìn)行移位補(bǔ)位操作，控制輸出數(shù)據(jù)的大小，調(diào)整輸入D/A信號(hào)的強(qiáng)度。
[0012]本發(fā)明的有益效果是:
[0013]1.主要功能通過(guò)FPGA內(nèi)部器件實(shí)現(xiàn)，硬件需求低，便于開(kāi)發(fā)。
[0014]2.整個(gè)信號(hào)發(fā)生器為包含D/A、晶振、鎖相環(huán)等外圍電路的FPGA開(kāi)發(fā)板，易于工程實(shí)現(xiàn)，且成本低廉。
[0015]3.使用靈活，通過(guò)配置工作控制模塊的控制信號(hào)，即可以改變信號(hào)發(fā)生器的輸出干擾類(lèi)型，干擾個(gè)數(shù)。
[0016]4.工作狀態(tài)穩(wěn)定，基本不受外界干擾信號(hào)、軟件狀態(tài)等影響。
[0017]5.體積小，開(kāi)發(fā)板約為20cm*20cm*5cm ;低功耗,典型應(yīng)用功耗不高于400mw,可攜帶，使用便利。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0018]圖1是干擾發(fā)生器內(nèi)部信號(hào)基本流程框圖。
[0019]圖2是信號(hào)發(fā)生器測(cè)試板接口示意圖。
[0020]圖3是本發(fā)明在接收機(jī)抗窄帶干擾測(cè)試中的使用環(huán)境示意圖。

【具體實(shí)施方式】
[0021]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明，本發(fā)明包括但不僅限于下述實(shí)施例。
[0022]本發(fā)明基于FPGA開(kāi)發(fā)設(shè)計(jì)，可以產(chǎn)生在衛(wèi)導(dǎo)系統(tǒng)抗干擾測(cè)試中的干擾信號(hào)，輸出類(lèi)型包括單頻信號(hào)、窄帶調(diào)制信號(hào)、掃頻信號(hào)等，并可在內(nèi)部將多種不同類(lèi)型的信號(hào)混合輸出。信號(hào)功率可調(diào)節(jié)，輸出的干擾信號(hào)用于與衛(wèi)星信號(hào)合成輸出帶有干擾的衛(wèi)導(dǎo)信號(hào)，以測(cè)試接收環(huán)路中衛(wèi)導(dǎo)接收機(jī)或其他抗干擾設(shè)備的抗干擾能力。
[0023]本發(fā)明基于FPGA平臺(tái)，主要功能通過(guò)其內(nèi)部器件實(shí)現(xiàn)；發(fā)生器包括頻率選擇模塊1，查找表2，工作模式選擇模塊3，調(diào)制模塊4，多路選擇器5，功率控制模塊6，D/A7等；具體結(jié)構(gòu)如下:
[0024]頻率選擇器用于輸出正弦信號(hào)的載波頻率，它的覆蓋范圍為衛(wèi)星信號(hào)的整個(gè)頻寬Bp,計(jì)數(shù)器為O時(shí)輸出下邊帶的頻率，計(jì)數(shù)器最大值500時(shí)輸出上邊帶頻率，故此發(fā)生器能發(fā)出干擾信號(hào)的頻率分辨率為信號(hào)有用帶寬Bp/500 ;如果輸出單頻或窄帶調(diào)制信號(hào)，則頻率選擇器的計(jì)數(shù)器為固定值，輸出固定的載波頻率，經(jīng)過(guò)計(jì)算的頻率字以RAM的形式存貯在寄存器內(nèi)部。若要輸出掃頻信號(hào)，則計(jì)數(shù)器隨時(shí)鐘控制，其累加周期T即為掃頻干擾的駐留時(shí)間，T = N*Tclk ；Tclk為系統(tǒng)時(shí)鐘周期，N的大小決定了需要的駐留時(shí)間T。
[0025]查找表模塊存儲(chǔ)1024*16bit的數(shù)據(jù)信息，它表示的是一個(gè)正弦信號(hào)的一個(gè)周期內(nèi)的相位信息，由1024個(gè)16位數(shù)表示，按系統(tǒng)時(shí)鐘輸出；頻率選擇器輸出的頻率字決定了正弦相位的累加變化速度，該速度的變化即反應(yīng)了正弦信號(hào)的頻率。
[0026]調(diào)制模塊對(duì)單頻信號(hào)進(jìn)行載波調(diào)制，方式為BPSK調(diào)制，BPSK為正交調(diào)制模式，它將輸入信號(hào)變?yōu)檎坏腁、B兩路；B路比A路延遲半個(gè)時(shí)鐘周期Tclk，每時(shí)刻的相位是A路信號(hào)相位的翻轉(zhuǎn)，再將兩路信號(hào)合路后得到BPSK窄帶調(diào)制信號(hào)，調(diào)制模塊由工作模式選擇模塊控制，如果輸出正弦單頻信號(hào)，則將輸入的信號(hào)直通輸出，不進(jìn)行調(diào)制。
[0027]工作模式選擇模塊為整個(gè)信號(hào)發(fā)生器的功能控制模塊，它的輸入通過(guò)FPGA在線編輯，輸出4bit控制信號(hào)，用以控制頻率選擇模塊，調(diào)制模塊和多路選擇器的工作狀態(tài)。
[0028]多路選擇器同時(shí)接收調(diào)制模塊和查找表模塊的輸出信號(hào)，根據(jù)不同的模式選擇信號(hào)，對(duì)輸入信號(hào)進(jìn)行選擇輸出或者同時(shí)輸出。
[0029]功率控制模塊為一無(wú)符號(hào)乘法器，用預(yù)存的一組功率系數(shù)與多路選擇器的輸出信號(hào)相乘以對(duì)其進(jìn)行移位補(bǔ)位操作，控制輸出數(shù)據(jù)的大小，調(diào)整輸入D/A信號(hào)的強(qiáng)度。功率控制字存儲(chǔ)在RAM內(nèi)，可利用FPGA的在線RAM控制模塊配置其數(shù)值，來(lái)控制最終輸出干擾信號(hào)的功率大小。
[0030]本發(fā)明適用于北斗二代B3頻點(diǎn)的干擾信號(hào)產(chǎn)生，信號(hào)帶寬為20MHz，中心頻率為15.48MHz，頻寬為5.48MHz?25.48MHz，掃頻信號(hào)每個(gè)頻點(diǎn)共發(fā)出300個(gè)時(shí)鐘周期的信號(hào)，BPSK調(diào)制信號(hào)的調(diào)制帶寬為2MHz，配置信號(hào)長(zhǎng)度為4bit，最高位控制計(jì)數(shù)器是否計(jì)數(shù)，高電平有效，不計(jì)數(shù)時(shí)頻率選擇模塊輸出固定的中頻信號(hào)；次高位控制調(diào)制模塊是否進(jìn)行調(diào)制，高電平有效，低電平直通輸出；低兩位控制信號(hào)輸出方式，四種配置模式分別對(duì)應(yīng)輸出窄帶調(diào)制信號(hào)，掃頻信號(hào)，單頻信號(hào)和混合干擾信號(hào)。
[0031]如圖1所示，配置模式選擇模塊輸出模式控制信號(hào)‘0100’，高位‘0’控制計(jì)數(shù)器不計(jì)數(shù)，頻率生成模塊輸出固定中心頻率15.48MHz ;次高位‘I’控制調(diào)制模塊使能，即對(duì)單頻信號(hào)進(jìn)行窄帶調(diào)制；末位‘00’控制多路選擇器模塊輸出方式為單窄帶；查找表由時(shí)鐘控制持續(xù)輸出變化的正弦信號(hào)相位信息，相位變化快慢由fc控制，它即表示了單載波的頻率信息；單載波信號(hào)在調(diào)制模塊內(nèi)進(jìn)行插值擴(kuò)頻調(diào)制，不包含有用信息，輸出中頻為fc，具有2M帶寬的窄帶干擾信號(hào)；輸出多路選擇器同時(shí)接收單頻信號(hào)和窄帶信號(hào)，輸出方式為只將窄帶信號(hào)寄存輸出，功率控制信號(hào)設(shè)置為默認(rèn)全O (補(bǔ)碼)，它表示輸出默認(rèn)的功率大小，它經(jīng)16位A/D量化后的大小約為-10dB。
[0032]如測(cè)試連接圖3所示，圖中系統(tǒng)為北斗二代B3頻點(diǎn)接收機(jī)系統(tǒng)的抗窄帶干擾能力的測(cè)試環(huán)境，F(xiàn)PGA型號(hào)采用CYCLONE公司的EP3C120，D/A位數(shù)為十六位，鎖相環(huán)將1MHz晶振倍頻為北斗二中頻信號(hào)的采樣頻率62MHz。模擬衛(wèi)星信號(hào)源產(chǎn)生的模擬衛(wèi)星信號(hào)先經(jīng)一級(jí)低噪聲放大器放大，射頻模塊下變頻后變?yōu)闉橹蓄l信號(hào)，中頻信號(hào)通過(guò)合路器與本發(fā)明干擾信號(hào)發(fā)生器產(chǎn)生的混合干擾信號(hào)合成后，送入接收機(jī)A/D端，進(jìn)行抗干擾處理后進(jìn)行解算，解算數(shù)據(jù)通過(guò)串口上報(bào)至PC評(píng)估界面，可以測(cè)試不同干擾大小情況下系統(tǒng)的抗干擾能力。
【權(quán)利要求】
1.一種干擾信號(hào)發(fā)生器，包括頻率選擇器、查找表模塊、工作模式選擇模塊、調(diào)制模塊、多路選擇器、功率控制模塊和D/A，其特征在于: 所述的頻率選擇器、查找表模塊、工作模式選擇模塊、調(diào)制模塊、多路選擇器、功率控制模塊和D/A均集成在FPGA內(nèi)部；所述的工作模式選擇模塊控制頻率選擇模塊、調(diào)制模塊和多路選擇器的工作狀態(tài)；所述的頻率選擇器輸出正弦信號(hào)的頻率，覆蓋衛(wèi)星信號(hào)的整個(gè)頻寬Bp ;頻率選擇器的計(jì)數(shù)器為O時(shí)輸出下邊帶的頻率，計(jì)數(shù)器最大值500時(shí)輸出上邊帶頻率；輸出單頻或窄帶調(diào)制信號(hào)時(shí)計(jì)數(shù)器為固定值，輸出固定的載波頻率；輸出掃頻信號(hào)時(shí)計(jì)數(shù)器隨系統(tǒng)時(shí)鐘控制，計(jì)數(shù)器累加周期即為掃頻干擾的駐留時(shí)間； 所述查找表模塊存儲(chǔ)一個(gè)正弦信號(hào)在一個(gè)周期內(nèi)的相位信息，按頻率選擇器給出的正弦信號(hào)的頻率輸出單頻信號(hào)； 所述的調(diào)制模塊對(duì)單頻信號(hào)進(jìn)行載波調(diào)制，方式為正交調(diào)制BPSK ； 所述的多路選擇器同時(shí)接收調(diào)制模塊和查找表模塊的輸出信號(hào)，根據(jù)不同的模式選擇信號(hào)，對(duì)輸入信號(hào)進(jìn)行選擇輸出或者同時(shí)輸出； 所述的功率控制模塊為一無(wú)符號(hào)乘法器，用存儲(chǔ)在RAM內(nèi)的一組功率系數(shù)與多路選擇器的輸出信號(hào)相乘進(jìn)行移位補(bǔ)位操作，控制輸出數(shù)據(jù)的大小，調(diào)整輸入D/A信號(hào)的強(qiáng)度。
【文檔編號(hào)】G01S19/21GK104459726SQ201410679857
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年11月24日 優(yōu)先權(quán)日:2014年11月24日
【發(fā)明者】胡霄, 陳永良, 張文華, 陳爾釤, 操煒鼎 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第二十研究所