一種基于cpld的觀測混沌系統(tǒng)分岔的示波器顯示電路的制作方法
【專利摘要】本發(fā)明公開一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，包括可控電阻網(wǎng)絡(luò)電路、CPLD信號電路、參數(shù)信號電路、獲取信號位置電路、獲取信號電路，CPLD信號電路分別連接可控電阻網(wǎng)絡(luò)和參數(shù)信號電路，獲取信號位置電路連接獲取信號電路，可控電阻網(wǎng)絡(luò)的兩個外接端并接到被測混沌系統(tǒng)的待測電阻兩端，獲取信號位置電路和獲取信號電路同時接收被測混沌系統(tǒng)產(chǎn)生的信號V1，參數(shù)信號電路輸出送入示波器X軸輸入端的信號Vx，獲取信號電路輸出送入示波器Y軸輸入端的信號Vy。本發(fā)明適合用于觀測電阻參數(shù)變化的混沌系統(tǒng)的分岔圖；即可以用于在線監(jiān)測，又可以用于對系統(tǒng)的研究和混沌教學(xué)演示。其成本低、操作方便、測量速度快。
【專利說明】—種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及示波器顯示技術(shù)，具體涉及一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路。

【背景技術(shù)】
[0002]混沌系統(tǒng)是非線性系統(tǒng)，其主要特性之一是對初始值和系統(tǒng)參數(shù)十分敏感，系統(tǒng)參數(shù)的任何微小變化都會導(dǎo)致混沌系統(tǒng)的狀態(tài)發(fā)生變化，從而使其進(jìn)入不同的混沌狀態(tài)，或退出混沌狀態(tài)。分岔圖是認(rèn)識混沌系統(tǒng)所處狀態(tài)重要工具，尤其是能在線實時觀測系統(tǒng)狀態(tài)。目前對于混沌有兩種態(tài)度:一是利用混沌，如:在保密通信中混沌作為加密信號或檢測微小信號等；二是抑制混沌，避免非線性系統(tǒng)進(jìn)入混沌狀態(tài)，讓系統(tǒng)保持穩(wěn)定的狀態(tài)。而且，大多數(shù)混沌系統(tǒng)都是倍周期分岔通向混沌的道路，分岔圖能看到通向混沌道路各種狀態(tài)的全過程。因此分岔圖又是研究混沌系統(tǒng)或非線性系統(tǒng)穩(wěn)定情況的重要工具。通用示波器是最常用的和經(jīng)濟(jì)的電信號測量儀，若能用它觀測混沌或非線性系統(tǒng)狀態(tài)將十分方便和經(jīng)濟(jì)。目前對于分岔圖主要是通過軟件編程對系統(tǒng)實現(xiàn)狀態(tài)分析，相對硬件觀測速度要慢。因次，迫切需要一種既方便在線觀測又十分經(jīng)濟(jì)的硬件電路系統(tǒng)觀測非線性系統(tǒng)的狀態(tài)。由硬件電路在示波器上實現(xiàn)觀測系統(tǒng)的分岔能實時掌握系統(tǒng)的運行狀態(tài)。而基于CPLD實現(xiàn)硬件電路的結(jié)構(gòu)更簡單，工作更速度快、工作可靠性更高。對于絕大多數(shù)實際電路系統(tǒng)中，線性電阻是不可缺少的元件，它的變化影響系統(tǒng)的整個狀態(tài)，調(diào)整電阻值相對靈活。因此本發(fā)明用于觀測被測系統(tǒng)的電阻參數(shù)變化對系統(tǒng)狀態(tài)的影響。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路。為示波器增加了觀測混沌系統(tǒng)分岔現(xiàn)象的新功能。它既可以實時方便的用通用模擬示波器也可以用數(shù)字示波器觀測混沌系統(tǒng)的全部和局部的各種狀態(tài)，也可以用于教學(xué)演示。
[0004]本發(fā)明的目的是這樣實現(xiàn)的:一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，包括可控電阻網(wǎng)絡(luò)電路(I)、CPLD信號電路(2)、參數(shù)信號電路(3)、獲取信號位置電路⑷和獲取信號電路(5)，CPLD信號電路⑵分別連接可控電阻網(wǎng)絡(luò)⑴和參數(shù)信號電路(3)，獲取信號位置電路⑷連接獲取信號電路(5)，可控電阻網(wǎng)絡(luò)⑴的兩個外接端并接到被測混沌系統(tǒng)的待測電阻兩端，獲取信號位置電路(4)和獲取信號電路(5)同時接收被測混沌系統(tǒng)產(chǎn)生的信號V1，參數(shù)信號電路(3)輸出送入示波器X軸輸入端的信號Vx，獲取信號電路(5)輸出送入不波器Y軸輸入端的信號Vy。
[0005]本發(fā)明還具有如下技術(shù)特征:
[0006]1、所述的可控電阻網(wǎng)絡(luò)(I)包括第一電位器(Rpi)、第一數(shù)字電位器、第二數(shù)字電位器、第三數(shù)字電位器、第四數(shù)字電位器、第一開關(guān)(K1)、第二開關(guān)(K2)、第三開關(guān)(K3),第一數(shù)字電位器的Vh端同時連接自身的Vw端、第二數(shù)字電位器的、第三數(shù)字電位器的Vh端和第四數(shù)字電位器的Vh端，該端作為可控電阻網(wǎng)絡(luò)的一個外接端W2，第一數(shù)字電位器的'端同時連接第一電位器(Rpi)的一端和第一開關(guān)(K1)、第二開關(guān)(K2)和第三開關(guān)(K3)的各一端；第二數(shù)字電位器的Vh端連接自身的Vw端，第二數(shù)字電位器的\端連接第一開關(guān)(K1)的另一端；第三數(shù)字電位器的Vh端連接自身的￥?端，第三數(shù)字電位器的'端連接第二開關(guān)(K2)的另一端；第四數(shù)字電位器的Vh端連接自身的￥?端，第四數(shù)字電位器的'端連接第三開關(guān)(K3)的另一端；第一電位器(Rpi)的另一端作為可控電阻網(wǎng)絡(luò)的一個外接端W1,第一電位器(Rpi)的中間滑動端與第一電位器(Rpi)兩端的任意一端相連；可控電阻網(wǎng)絡(luò)中的四個數(shù)字電位器的U/D端同時接收CPLD信號電路輸出的控制信號Vu/D，可控電阻網(wǎng)絡(luò)中的四個數(shù)字電位器的INC端同時接收CPLD信號電路輸出的控制信號Vlic，可控電阻網(wǎng)絡(luò)中的四個數(shù)字電位器的CS端同時接收CPLD信號電路輸出的片選信號Ves。
[0007]2、所述的CPLD信號電路⑵包括CPLD芯片和時鐘電路；時鐘電路的輸出端連接CPLD芯片的輸入端；CPLD芯片有一個輸入端和四個輸出端，其中一個輸出端產(chǎn)生八位數(shù)字信號\，一個輸出端產(chǎn)生一位數(shù)字信號VK，一個輸出端產(chǎn)生一位數(shù)字信號VIN。，一個輸出端產(chǎn)生一位數(shù)字信號V2。
[0008]3、所述的參數(shù)信號電路(3)包括數(shù)模轉(zhuǎn)換器、第一運算放大器(A1)、模擬開關(guān)、第二運算放大器(A2)、第一電阻(R1)、第二電阻(R2)、第二電位器(Rp2)、第三運算放大器(A3)、第三電阻(R3)、第四電阻(R4)、第三電位器(Rp3);數(shù)模轉(zhuǎn)換器的一端接收CPLD信號電路產(chǎn)生的八位數(shù)字信號Vt，除此之外數(shù)模轉(zhuǎn)換器還有四個端:第一端連接第一運算放大器(A1)的反相輸入端，第二端同時連接第一運算放大器(A1)的同相輸入端和地；第三端連接參考電源Vk1、第四端同時連接第一運算放大器(A1)輸出端和模擬開關(guān)的一個輸入端,該端輸出信號為Vtm ;第二運算放大器(A2)的同相輸入端連接第一電阻(R1)的一端，它的反相輸入端同時連接第二電阻(?)和第二電位器(Rre)的一端，它的輸出端同時連接模擬開關(guān)的一個控制輸入端和第二電位器(Rp2)的另一端，第二電位器(Rp2)的中間滑動端與第二電位器(Rp2)兩端的任意一端相連，第一電阻(R1)的另一端接收CPLD信號電路輸出的信號V2 ;第二電阻(R2)的另一端接地；模擬開關(guān)的輸出端連接第三電阻(R3)的一端，第三電阻(R3)的另一端同時連接第四電阻(R4)的一端和第三運算放大器(A3)的反相輸入端，第四電阻(R4)的另一端連接第三電位器(Rp3)的一端，第三電位器(Rp3)的另一端連接第三運算放大器(A3)的輸出端，第三電位器(Rp3)的中間滑動端與第三電位器(Rp3)兩端的任意一端相連，第三運算放大器(A3)的同相輸入端接地，第三運算放大器(A3)的輸出端輸出信號Vx。
[0009]4、所述的獲取信號位置電路(4)包括比較器、第四電位器(Rp4)、參考電壓Vk2、參考電壓Vk3、第一集成單穩(wěn)態(tài)觸發(fā)器、第五電位器(Rp5)、第一電容(C1)、555定時器、第六電位器(Rp6)和第二電容(C2),比較器的同相端接收待測信號V1，比較器的反相端連接第四電位器(Rp4)的中間滑動端，第四電位器(Rp4)的一端連接參考電壓(Vk2)，它的另一端連接參考電壓(Vk3)，比較器的輸出端連接第一集成單穩(wěn)態(tài)觸發(fā)器的B輸入端，其A輸入端連接低電平，第一集成單穩(wěn)態(tài)觸發(fā)器的外接電阻/電容端同時外接第一電容(C1)的一端和第五電位器(Rp5)的一端，第一電容(C1)的另一端連接第一集成單穩(wěn)態(tài)觸發(fā)器的外接電容端，第五電位器(Rp5)的另一端連接第一集成單穩(wěn)態(tài)觸發(fā)器的電源端，第五電位器(Rp5)的中間滑動端與第五電位器(Rp5)兩端的任意一端相連，第一集成單穩(wěn)態(tài)觸發(fā)器的輸出端連接555定時器的觸發(fā)輸入端，555定時器的閩值輸入端同時連接第二電容(C2)的一端和第六電位器(Rre)的一端，第六電位器(Rre)的另一端連接555定時器的電源,第六電位器(Rp6)的中間滑動端與第六電位器(Rre)兩端的任意一端相連，，第二電容(C2)的另一端接地，555定時器的輸出端輸出信號V3。
[0010]5、所述的獲取信號電路(5)包括第二集成單穩(wěn)態(tài)觸發(fā)器、第三電容(C3)、第七電位器(Rp7)、取樣保持器、第四電容(C4)、第四運算放大器(A4)、第五電阻(R5)、第六電阻(R6)、第八電位器(Rp8)、第五運算放大器(A5)、第七電阻(R7)和第八電阻(R8)，第二集成單穩(wěn)態(tài)觸發(fā)器的A輸入端接收獲取信號位置電路的輸出信號V3，它的B輸入端接高電平，第二集成單穩(wěn)態(tài)觸發(fā)器的外接電阻/電容端同時外接第三電容(C3)的一端和第七電位器(Rp7)的一端，第三電容(C3)的另一端連接第二集成單穩(wěn)態(tài)觸發(fā)器的外接電容端，第七電位器(Rp7)的另一端連接第二集成單穩(wěn)態(tài)觸發(fā)器的電源端，第七電位器(Rp7)的中間滑動端與第七電位器(Rp7)兩端的任意一端相連，第二集成單穩(wěn)態(tài)觸發(fā)器的輸出端連接取樣保持器的輸入控制端，取樣保持器的輸入端接收待測信號V1，取樣保持器的外接電容端連接第四電容(C4)的一端，第四電容(C4)的另一端接地，取樣保持器的輸出端連接第五電阻(R5)的一端，第五電阻(R5)的另一端同時連接第四運算放大器(A4)的反相輸入端和第六電阻(R6)的一端，第六電阻(R6)的另一端連接第八電位器(Rre)的一端，第八電位器(Rp8)的另一端同時連接第四運算放大器(A4)的輸出端和第七電阻(R7)的一端，第八電位器(Rre)的中間滑動端與第八電位器(Rre)兩端的任意一端相連，第四運算放大器(A4)的同相輸入端接地，第七電阻(R7)的另一端同時連接第八電阻(R8)的一端和第五運算放大器(A5)的反相輸入端，第五運算放大器(A5)的同相輸入端接地，第五運算放大器(A5)的輸出端連接第八電阻(R8)的另一端，同時該端輸出信號Vy。
[0011]本發(fā)明適合用于觀測電阻參數(shù)變化的混沌系統(tǒng)(或非先性系統(tǒng))的分岔圖；它為示波器增加了觀測混沌系統(tǒng)分岔現(xiàn)象的新功能；它即可以用于在線監(jiān)測，又可用于對系統(tǒng)的研究和混沌教學(xué)演示。其成本低、操作方便、測量速度快，有助于快速識別混沌(或非線性)系統(tǒng)的運行狀態(tài)。

【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明的整體電路原理框圖；
[0013]圖2為本發(fā)明的可控電阻網(wǎng)絡(luò)圖；
[0014]圖3為本發(fā)明的CPLD信號電路圖；
[0015]圖4為本發(fā)明的參數(shù)信號電路圖；
[0016]圖5為本發(fā)明的獲取信號位置電路圖；
[0017]圖6為本發(fā)明的獲取信號電路圖；
[0018]圖7為本發(fā)明產(chǎn)生信號Vy的原理波形圖。

【具體實施方式】
[0019]下面結(jié)合附圖1-圖7舉例對本發(fā)明作進(jìn)一步說明。
[0020]實施例1:
[0021]如圖1所示，一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，包括可控電阻網(wǎng)絡(luò)1、CPLD信號電路2、參數(shù)信號電路3、獲取信號位置電路4和獲取信號電路5，CPLD信號電路2分別連接可控電阻網(wǎng)絡(luò)I和參數(shù)信號電路3，獲取信號位置電路4連接獲取信號電路5，可控電阻網(wǎng)絡(luò)I的兩個外接端并接到被測混沌系統(tǒng)的待測電阻兩端，獲取信號位置電路4和獲取信號電路5同時接收被測混沌系統(tǒng)產(chǎn)生的信號V1，參數(shù)信號電路3輸出送入不波器X軸輸入端的信號Vx,獲取信號電路5輸出送入不波器Y軸輸入端的信號Vy。
[0022]結(jié)合圖2，下面介紹本發(fā)明的可控電阻網(wǎng)絡(luò)部分:
[0023]可控電阻網(wǎng)絡(luò)⑴的目的是在CPLD信號電路提供合適的控制信號下，自動地改變電阻阻值，將該阻值并聯(lián)或代替被測混沌電路系統(tǒng)的變化電阻上，從而達(dá)到改變被測電路系統(tǒng)參數(shù)的目的。
[0024]可控電阻網(wǎng)絡(luò)有三個信號輸入端CS、INC和U/D用于接收來自CPLD信號，見圖1和圖2所示。CS是片選端，決定數(shù)字電位器是否工作；U/D決定數(shù)字電位器的電阻阻值是增加還是減??；INC控制數(shù)字電位器的阻值每次以一個增量值進(jìn)行變化?？煽仉娮杈W(wǎng)絡(luò)有兩個外接端W1和W2,可控電阻網(wǎng)絡(luò)里的任何電阻值的變化都將從這兩端體現(xiàn)出來。W1和W2端直接接到被測電路系統(tǒng)中，可以代替或并接到系統(tǒng)的變化的電阻上。
[0025]可控電阻網(wǎng)絡(luò)是由四個數(shù)字電位器、三個開關(guān)和一個電位器構(gòu)成的。四個數(shù)字電位器的Vh連接一起，它們的'端靠開關(guān)的閉合才能相連。當(dāng)可控電阻網(wǎng)絡(luò)的開關(guān)都斷開時，W1和W2兩端的電阻值是第一電位器Rpi的阻值與第一數(shù)字電位器I的阻值之和，因此調(diào)整第一電位器Rpi的阻值和(或)第一數(shù)字電位器I的阻值，就可以改變W1和W2兩端的電阻值。每閉合一個開關(guān)，就等于并聯(lián)一個數(shù)字電位器，數(shù)字電位器的最大值就縮小，而且控制W1和W2兩端阻值的變化量會縮小。所有數(shù)字電位器的阻值變化都是靠CPLD信號電路產(chǎn)生的控制信號自動進(jìn)行增減的。例如:選取四個數(shù)字電位器的型號X9C102，每個的最大值是IK Ω，每次調(diào)整的變化量約為10Ω。當(dāng)斷開所有的開關(guān)時，第一數(shù)字電位器I每次被調(diào)整的電阻增量值是10 Ω，即每次增加或減小的阻值是10 Ω ;當(dāng)閉合一個開關(guān)后，就等于兩個數(shù)字電位器并聯(lián)了，每調(diào)整一次電阻的增量值是5 Ω ;當(dāng)閉合兩個開關(guān)后，每調(diào)整一次電阻的增量值就是3.3Ω ;當(dāng)閉合三個開關(guān)后，每調(diào)整一次電阻的增量值就是2.5Ω。如果選擇其它型號，如X9C103，它的最大值1K Ω，每次調(diào)整的變化量約為100 Ω。因此可以根據(jù)被測電路系統(tǒng)參數(shù)變化的需求來確定，見圖2所示。
[0026]第一電位器Rpi是手動調(diào)整電阻值的，它不僅可以起匹配電阻的作用，還能配合數(shù)字電位器觀測分岔圖的不同局部位置。由于可控電阻網(wǎng)絡(luò)W1和W2兩端的電阻值等于第一電位器Rp1的阻值與數(shù)字電位器的阻值之和，因此不同的第一電位器Rp1的阻值決定W1和評2兩端電阻值的變化范圍。電阻參數(shù)變化要從何值開始變化決定第一電位器Rpi的值。圖1中的調(diào)I就是第一電位器RP1，用于粗調(diào)整W1和W2兩端電阻的變化范圍。例如:當(dāng)W1和W2兩端電阻變化從IK Ω變到2ΚΩ時，需要將第一電位器Rpi調(diào)成IK Ω，示波器顯示的是電阻由1ΚΩ變到2ΚΩ的分岔圖；當(dāng)需要示波器顯示的是電阻由0Ω變到1ΚΩ的分岔圖時，就要將第一電位器Rpi調(diào)成O Ω，見圖2所不。
[0027]所以可控電阻網(wǎng)絡(luò)I在開關(guān)的選擇和數(shù)字信號的控制下，配合第一電位器Rpi可以達(dá)到改變被測系統(tǒng)的電阻參數(shù)。
[0028]實施例2:
[0029]結(jié)合圖3，下面介紹本發(fā)明的CPLD信號電路部分:
[0030]CPLD信號電路的目的是產(chǎn)生三路數(shù)字信號控制可控電阻網(wǎng)絡(luò)中電阻值的變化，同時產(chǎn)生一路8位數(shù)字信號Vt送給參數(shù)信號電路用于產(chǎn)生隨被測系統(tǒng)參數(shù)變化的示波器水平?目號VxO
[0031]CPLD信號電路是由CPLD芯片和時鐘電路構(gòu)成的。時鐘電路產(chǎn)生一個50MHz的時鐘脈沖信號供給CPLD芯片工作。CPLD芯片是利用Verilog編程，再經(jīng)過Quartus II編譯后下載到ALTERA Max II系列的ΕΡΜ240芯片上，即CPLD芯片是根據(jù)程序布局布線構(gòu)成的內(nèi)部電路。CPLD芯片有四個輸出端口，其中的一個輸出端輸出一位數(shù)字信號Ves ;其中的一個輸出端輸出一位數(shù)字信號V2送給可控電阻網(wǎng)絡(luò)電路所有數(shù)字電位器的輸入端U/D ；CPLD芯片其中的一個輸出端輸出一位數(shù)字信號Vlic送給可控電阻網(wǎng)絡(luò)所有數(shù)字電位器的輸入端INC ;其中的一個輸出端輸出8位數(shù)字信號Vt并行送給參數(shù)信號電路的輸入端。
[0032]CPLD芯片有四個輸出端口，其中的一個輸出端輸出一位數(shù)字信號Ves送給可控電阻網(wǎng)絡(luò)所有數(shù)字電位器的輸入端CS，當(dāng)它為高電平時，不允許數(shù)字電位器工作；當(dāng)它為低電平時，允許數(shù)字電位器工作。
[0033]CPLD芯片其中的一個輸出端輸出一位數(shù)字信號V2送給可控電阻網(wǎng)絡(luò)電路所有數(shù)字電位器的輸入端U/D，當(dāng)它為高電平時，數(shù)字電位器的阻值增加；當(dāng)它為低電平時，數(shù)字電位器的阻值減小。
[0034]CPLD芯片其中的一個輸出端輸出一位數(shù)字信號Vlic送給可控電阻網(wǎng)絡(luò)所有數(shù)字電位器的輸入端INC，當(dāng)它為下降沿時，數(shù)字電位器的阻值以一個增量值增加或減小，否則不變。因此在Vffi為低電平和V2是高電平期間里，信號Vinc要產(chǎn)生足夠數(shù)量的脈沖，控制數(shù)字電位器的阻值由最小值增加到最大值；而在為低電平和V2是低電平期間里，信號Vinc也要產(chǎn)生足夠數(shù)量的脈沖，控制數(shù)字電位器的阻值由最大值減小到最小值。
[0035]CPLD芯片其中的一個輸出端輸出8位數(shù)字信號Vt并行送給參數(shù)信號電路的輸入端(見圖1，圖3和圖4)，該數(shù)字信號是鋸齒波數(shù)字信號，它的周期正程時間決定示波器水平信號從左到右的時間，鋸齒波正程定為可控電阻網(wǎng)絡(luò)中數(shù)字電位器的阻值由小到大增加的過程，根據(jù)人眼視覺的惰性和通用示波器的帶寬正程時間定為66mS ;逆程定為可控電阻網(wǎng)絡(luò)中數(shù)字電位器的阻值由大到小減小的過程，即讓阻值回到原來的值，即實現(xiàn)回掃。因此逆程時間越小越好，再根據(jù)數(shù)字電位器允許最小控制阻值變化時間，逆程時間選定為
0.5mS0
[0036]實施例3:
[0037]結(jié)合圖4，下面介紹本發(fā)明的參數(shù)信號電路部分:
[0038]參數(shù)信號電路的目的是產(chǎn)生送入示波器X軸的信號Vx，見圖1和圖4所示。
[0039]參數(shù)信號電路由數(shù)摸轉(zhuǎn)換電路和信號選擇電路組成的。參數(shù)信號電路有兩個輸入端，一個輸出端。一個輸入端接收CPLD信號電路產(chǎn)生的8位鋸齒波數(shù)字信號Vt,另一個輸入端，接收CPLD信號電路產(chǎn)生I位數(shù)字信號V2，輸出端輸出信號Vx。
[0040]數(shù)摸轉(zhuǎn)換電路是由數(shù)摸轉(zhuǎn)換器、第一運算放大器A1和參考電壓Vki組成的。數(shù)摸轉(zhuǎn)換器的輸入端接收CPLD信號電路產(chǎn)生的8位鋸齒波數(shù)字信號Vt，Vt經(jīng)過數(shù)模轉(zhuǎn)換器和第一運算放大器A1將數(shù)字信號轉(zhuǎn)換成鋸齒波模擬電壓信號Vtm，并將信號Vtm輸出給模擬開關(guān)的輸入端。數(shù)模轉(zhuǎn)換器的參考電壓Vki定為正電壓，因此數(shù)摸轉(zhuǎn)換電路的輸出信號Vtm是負(fù)向鋸齒波電壓信號。
[0041]信號選擇電路是由一個模擬開關(guān)、一個同相放大電路和一個反相放大電路組成的。它有兩個輸入端和一個輸出端，一個輸入端接收數(shù)摸轉(zhuǎn)換電路的輸出信號Vtm，另一個輸入端，接收CPLD信號電路產(chǎn)生I位數(shù)字信號V2，該信號經(jīng)過一個同相放大電路(放大倍數(shù)是:i+rP2/r2)放大成模擬開關(guān)需要的用于控制模擬開關(guān)的導(dǎo)通和截止電壓信號，即控制何時允許信號Vtm通過。當(dāng)該信號為高電平時模擬開關(guān)導(dǎo)通，信號Vtm通過模擬開關(guān)；當(dāng)該信號為低電平時模擬開關(guān)斷開，阻止信號Vtm通過。本發(fā)明設(shè)計鋸齒波信號Vtm的正程作為信號Vx。同時在信號Vtm正程期間里CPLD信號電路輸出的信號V2控制可控電阻網(wǎng)絡(luò)中數(shù)字電位器的阻值增加。而在信號Vtm逆程期間里信號V2控制可控電阻網(wǎng)絡(luò)中數(shù)字電位器的阻值快速減小，從而避免了鋸齒波信號Vtm在逆程時間里對顯示圖形的干擾影響。由于CPLD信號電路產(chǎn)生的數(shù)字信號V2統(tǒng)一控制可控電阻網(wǎng)絡(luò)電阻的變化和控制參數(shù)信號電路產(chǎn)生信號Vx，信號Vx的變化反映了可控電阻網(wǎng)絡(luò)電阻參數(shù)的變化，即反映了被測系統(tǒng)電阻參數(shù)的變化。
[0042]為了使模擬開關(guān)的輸出信號達(dá)到理想的顯示效果，將該輸出信號送入一個反相放大器，這個放大器的放大倍數(shù)是-(R4+Rp3) /R3,調(diào)整第三電位器Rp3可以拉寬或壓縮分岔圖水平方向的圖形，第三電位器Rp3是調(diào)2旋鈕(見圖1和圖4)，放大器輸出信號是Vx，該信號送入不波器的X軸輸入端。
[0043]實施例4:
[0044]結(jié)合圖5和圖7，下面介紹本發(fā)明的獲取信號位置電路部分:
[0045]獲取信號位置電路的目的是確定獲取被測信號位置，從而輸出信號V3。
[0046]獲取信號位置電路是由比較電路、窄脈沖電路和延遲電路組成的。它有一個輸入端和一個輸出端，輸入端接收待測系統(tǒng)的輸出信號V1,輸出端輸出確定選取被測信號的位置信號V3送給獲取信號電路的輸入端。
[0047]比較電路是由比較器C、第四電位器RP4、VK2和Vk3組成的。比較器有一個閾值電壓VT, Vt = [ (Rp4-R) VE3+RVE2] /Rp4,調(diào)整第四電位器Rp4可以在Vp2?Vk3范圍內(nèi)改變Vt的值，從而改變比較電壓。圖1中的調(diào)3是粗調(diào)獲取信號的位置。比較器的輸入端接收被測信號V1,并與Vt比較輸出電壓信號V。，如圖5和圖7所示。信號V。的每個前沿作為延遲電路基準(zhǔn)。
[0048]窄脈沖電路是由第一集成單穩(wěn)態(tài)觸發(fā)器1、第五電位器Rp5和第一電容C1組成的。其目的是產(chǎn)生窄的負(fù)脈沖信號，由于555定時器構(gòu)成的延遲電路需要輸入信號是負(fù)的窄脈沖才能保證延遲電路的輸出信號正常工作并有足夠的靈敏度和好的邊沿特性，因此窄脈沖電路產(chǎn)生窄的負(fù)脈沖信號 '，窄脈沖產(chǎn)生電路對應(yīng)信號V。的前沿處產(chǎn)生負(fù)的窄脈沖信號'，該信號送入延遲電路的輸入端，如圖5和圖7所示。窄脈沖電路的窄脈沖寬度twl由C1^Rp5決定，調(diào)整第五電位器Rp5可以調(diào)整窄脈沖的寬度。
[0049]延遲電路是由555定時器、第六電位器Rp6和第二電容C2組成的。延遲電路在信號Vj下跳沿的觸發(fā)下產(chǎn)生脈沖寬度為tw2延遲信號V3,延遲時間tw2由C2*RP6決定，調(diào)整第六電位器Rre可以調(diào)整延遲時間的大小，即微調(diào)獲取信號的位置(圖1中的調(diào)4是微調(diào)獲取信號的位置)，如圖1、圖5和7所示。延遲信號V3的下降沿為獲取信號的位置，如圖7所示。
[0050]實施例5:
[0051]結(jié)合圖6和圖7，下面介紹本發(fā)明的獲取信號電路部分:
[0052]獲取信號電路的目的是在確定位置處對被測信號取樣，獲取的信號為\，該信號送入示波器的Y軸。
[0053]獲取信號電路是由控制信號電路、取樣電路、反相放大電路和倒相電路組成的。它有兩個輸入端和一個輸出端，一個輸入端接收獲取信號位置電路的輸出信號V3 ;另一個輸入端接收被測信號V1，輸出端輸出的信號Vy送示波器Y軸輸入端。該電路有個調(diào)整旋鈕調(diào)5是第八電位器Rre，調(diào)5用于調(diào)整垂直方向的分岔信號，見圖1和圖6。
[0054]控制信號電路是由第二集成單穩(wěn)態(tài)觸發(fā)器2、第三電容C3和第七電位器Rp7組成的。第二集成單穩(wěn)態(tài)觸發(fā)器2的A輸入端接收獲取信號位置電路的輸出信號V3，并在該信號V3的后沿處產(chǎn)生控制信號\，B端接高電平，見圖6和圖7。其脈沖寬度tw3由C3*RP7決定，由于該電路是產(chǎn)生獲取信號的控制信號Vk，因此電容的容量不能太大，會造成取樣時間太長，取樣效果差，因此需要tw3窄，范圍在:0.1 μ S?5 μ S，調(diào)整第七電位器Rp7可以改變tw3(見圖 7)。
[0055]取樣電路是由取樣保持器和第四電容C4組成的。它在控制信號Vk的控制下對被測信號V1進(jìn)行取樣保持，其輸出信號是VB。取樣值是圖7中的實心圓處值。第四電容(；用于保持取樣后的信號Vb，如圖6所示。外接第四電容C4的容量既不能太大又不能太小，太大漏電流小輸出電壓下降慢，但獲取時間變長；太小獲取時間小，但輸出電壓下降快。第四電容C4的選取范圍I?5nF。
[0056]反相放大電路和倒相電路是由第四運算放大器A4、第五電阻R5、第六電阻R6、第八電位器Rre、第五運算放大器A5、第七電阻R7、第八電阻R8組成的。反相放大電路和倒相電路是將取樣值根據(jù)實際顯示需要進(jìn)行放大和縮小，但是要保證不能反相，所以經(jīng)過反相放大電路反相放大后，再經(jīng)過倒相電路倒相，最終得到的是送到示波器Y軸輸入端的信號\，即獲取信號電路輸出的信號\。反相放大電路放大倍數(shù)是-(Re+RP8) /R5,調(diào)整第八電位器Rp8可以改變放大倍數(shù)，即可調(diào)整Y軸方向電壓信號的大小，第八電位器Rre是圖1中的調(diào)5。倒相電路的放大倍數(shù)為_R8/R7，選取R8 = R7，則倒相電路的放大倍數(shù)為-1。
[0057]一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路有兩個外接段、兩個輸入端和兩個輸出端、五個調(diào)整旋鈕。兩個外接端W1和W2用于并接到被測混沌系統(tǒng)的變化電阻上；兩個輸入端接收被測混沌系統(tǒng)的信號；兩個輸出端輸出給示波器的信號Vx和Vy ;五個調(diào)整旋鈕:調(diào)I用于調(diào)整電阻阻值的范圍，調(diào)2用于放大和縮小信號Vx，調(diào)3和調(diào)4用于粗調(diào)和微調(diào)對獲取被測信號的位置，調(diào)5用于放大和縮小信號Vy。
[0058]CPLD產(chǎn)生控制信號直接控制可控電阻網(wǎng)絡(luò)間接地控制混沌系統(tǒng)電阻參數(shù)變化的同時，同步控制產(chǎn)生反映隨電阻參數(shù)變化示波器顯示的水平信號Vx。在這個過程中被測混沌系統(tǒng)狀態(tài)隨自身電阻參數(shù)變化不斷地發(fā)生變化，系統(tǒng)狀態(tài)的這些變化被獲取信號位置電路和獲取信號電路接收和提取產(chǎn)生示波器顯示的垂直信號\。當(dāng)示波器在χ-y狀態(tài)下，同時將信號Vx送入示波器的X軸和信號Vy送入示波器的Y軸，配合五個調(diào)整旋鈕便會在示波器上顯示出分岔圖。
[0059]本發(fā)明的電路元件型號及參考值:運算放大器4、“?和、選用TL082，集成單穩(wěn)態(tài)觸發(fā)器選用74LS121，取樣保持器選用LF398，數(shù)摸轉(zhuǎn)換器AD7520，模擬開關(guān)CD4053，四個數(shù)字電位器為 X9C102，電容 C1 = C3 = C4 = InF7C2 = 10nF，電阻 R1 = R6 = 3.3K Ω , R2=5K Ω , R4 = 2K Ω , R3 = R5 = R7 = R8 = 1K Ω ,電位器 Rpi = Rp2 = Rp4 = Rp5 = Rp6 = Rp7=1K Ω，Rp3 = 50K Ω，Rp8 = 100K Ω，參考電壓 Vki = VE3 = +5V, VE2 = -5V。
[0060]通過調(diào)整本發(fā)明電路的調(diào)整旋鈕可以觀測系統(tǒng)的全部或局部的分岔圖。本發(fā)明既可以方便的用通用模擬示波器也可以用數(shù)字示波器觀測混沌系統(tǒng)的分岔圖，從而達(dá)到實時觀測系統(tǒng)的各種狀態(tài)。本發(fā)明電路既可用于研究混沌系統(tǒng)或一些非線性系統(tǒng)的運行狀態(tài)，也可以用于混沌特性的教學(xué)演示。
【權(quán)利要求】
1.一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，包括可控電阻網(wǎng)絡(luò)電路(1)、CPLD信號電路(2)、參數(shù)信號電路(3)、獲取信號位置電路(4)和獲取信號電路(5)，其特征在于=CPLD信號電路(2)分別連接可控電阻網(wǎng)絡(luò)(I)和參數(shù)信號電路(3)，獲取信號位置電路(4)連接獲取信號電路(5)，可控電阻網(wǎng)絡(luò)(I)的兩個外接端并接到被測混沌系統(tǒng)的待測電阻兩端，獲取信號位置電路(4)和獲取信號電路(5)同時接收被測混沌系統(tǒng)產(chǎn)生的信號V1,參數(shù)信號電路(3)輸出送入不波器X軸輸入端的信號Vx,獲取信號電路(5)輸出送入不波器Y軸輸入端的信號Vy。
2.根據(jù)權(quán)利要求1所述的一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，其特征在于:所述的可控電阻網(wǎng)絡(luò)⑴包括第一電位器(Rpi)、第一數(shù)字電位器、第二數(shù)字電位器、第三數(shù)字電位器、第四數(shù)字電位器、第一開關(guān)(K1)、第二開關(guān)(K2)、第三開關(guān)(K3),第一數(shù)字電位器的Vh端同時連接自身的Vw端、第二數(shù)字電位器的Vh端、第三數(shù)字電位器的Vh端和第四數(shù)字電位器的Vh端，該端作為可控電阻網(wǎng)絡(luò)的一個外接端W2，第一數(shù)字電位器的'端同時連接第一電位器(Rpi)的一端和第一開關(guān)(K1)、第二開關(guān)(K2)和第三開關(guān)(K3)的各一端；第二數(shù)字電位器的Vh端連接自身的￥?端，第二數(shù)字電位器的'端連接第一開關(guān)(K1)的另一端；第三數(shù)字電位器的Vh端連接自身的Vw端，第三數(shù)字電位器的'端連接第二開關(guān)(K2)的另一端；第四數(shù)字電位器的Vh端連接自身的￥?端，第四數(shù)字電位器的'端連接第三開關(guān)(K3)的另一端；第一電位器(Rpi)的另一端作為可控電阻網(wǎng)絡(luò)的一個外接端W1,第一電位器(Rpi)的中間滑動端與第一電位器(Rpi)兩端的任意一端相連；可控電阻網(wǎng)絡(luò)中的四個數(shù)字電位器的U/D端同時接收CPLD信號電路輸出的控制信號Vu/D，可控電阻網(wǎng)絡(luò)中的四個數(shù)字電位器的INC端同時接收CPLD信號電路輸出的控制信號Vin。，可控電阻網(wǎng)絡(luò)中的四個數(shù)字電位器的CS端同時接收CPLD信號電路輸出的片選信號Ves。
3.根據(jù)權(quán)利要求1所述的一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，其特征在于:所述的CPLD信號電路(2)包括CPLD芯片和時鐘電路；時鐘電路的輸出端連接CPLD芯片的輸入端；CPLD芯片有一個輸入端和四個輸出端，其中一個輸出端產(chǎn)生八位數(shù)字信號\，一個輸出端產(chǎn)生一位數(shù)字信號VK，一個輸出端產(chǎn)生一位數(shù)字信號VIN。，一個輸出端產(chǎn)生一位數(shù)字信號V2。
4.根據(jù)權(quán)利要求1所述的一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，其特征在于:所述的參數(shù)信號電路(3)包括數(shù)模轉(zhuǎn)換器、第一運算放大器(A1)、模擬開關(guān)、第二運算放大器(A2)、第一電阻(R1)、第二電阻(R2)、第二電位器(Rp2)、第三運算放大器(A3)、第三電阻(R3)、第四電阻(R4)、第三電位器(Rp3);數(shù)模轉(zhuǎn)換器的一端接收CPLD信號電路產(chǎn)生的八位數(shù)字信號Vt，除此之外數(shù)模轉(zhuǎn)換器還有四個端:第一端連接第一運算放大器(A1)的反相輸入端，第二端同時連接第一運算放大器(A1)的同相輸入端和地；第三端連接參考電源Vk1、第四端同時連接第一運算放大器(A1)輸出端和模擬開關(guān)的一個輸入端，該端輸出信號為Vtm ;第二運算放大器(A2)的同相輸入端連接第一電阻(R1)的一端，它的反相輸入端同時連接第二電阻(?)和第二電位器(Rre)的一端，它的輸出端同時連接模擬開關(guān)的一個控制輸入端和第二電位器(Rp2)的另一端，第二電位器(Rp2)的中間滑動端與第二電位器(Rp2)兩端的任意一端相連，第一電阻(R1)的另一端接收CPLD信號電路輸出的信號V2 ;第二電阻(R2)的另一端接地；模擬開關(guān)的輸出端連接第三電阻(R3)的一端，第三電阻(R3)的另一端同時連接第四電阻(R4)的一端和第三運算放大器(A3)的反相輸入端，第四電阻(R4)的另一端連接第三電位器(Rp3)的一端，第三電位器(Rp3)的另一端連接第三運算放大器(A3)的輸出端，第三電位器(Rp3)的中間滑動端與第三電位器(Rp3)兩端的任意一端相連，第三運算放大器(A3)的同相輸入端接地，第三運算放大器(A3)的輸出端輸出信號Vx。
5.根據(jù)權(quán)利要求1所述的一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，其特征在于:所述的獲取信號位置電路⑷包括比較器、第四電位器(Rp4)、參考電壓Vk2、參考電壓Vk3、第一集成單穩(wěn)態(tài)觸發(fā)器、第五電位器(Rp5)、第一電容(C1)、555定時器、第六電位器(Rre)和第二電容(C2),比較器的同相端接收待測信號V1，比較器的反相端連接第四電位器(Rp4)的中間滑動端，第四電位器(Rp4)的一端連接參考電壓(Vk2)，它的另一端連接參考電壓(Vk3)，比較器的輸出端連接第一集成單穩(wěn)態(tài)觸發(fā)器的B輸入端，其A輸入端連接低電平，第一集成單穩(wěn)態(tài)觸發(fā)器的外接電阻/電容端同時外接第一電容(C1)的一端和第五電位器(Rp5)的一端，第一電容(C1)的另一端連接第一集成單穩(wěn)態(tài)觸發(fā)器的外接電容端，第五電位器(Rp5)的另一端連接第一集成單穩(wěn)態(tài)觸發(fā)器的電源端，第五電位器(Rp5)的中間滑動端與第五電位器(Rp5)兩端的任意一端相連，第一集成單穩(wěn)態(tài)觸發(fā)器的輸出端連接555定時器的觸發(fā)輸入端，555定時器的閾值輸入端同時連接第二電容(C2)的一端和第六電位器(Rre)的一端，第六電位器(Rre)的另一端連接555定時器的電源,第六電位器(Rp6)的中間滑動端與第六電位器(Rre)兩端的任意一端相連，第二電容(C2)的另一端接地，555定時器的輸出端輸出信號V3。
6.根據(jù)權(quán)利要求1所述的一種基于CPLD的觀測混沌系統(tǒng)分岔的示波器顯示電路，其特征在于:所述的獲取信號電路(5)包括第二集成單穩(wěn)態(tài)觸發(fā)器、第三電容(C3)、第七電位器(Rp7)、取樣保持器、第四電容(C4)、第四運算放大器(A4)、第五電阻(R5)、第六電阻(R6)、第八電位器(Rp8)、第五運算放大器(A5)、第七電阻(R7)和第八電阻(R8)，第二集成單穩(wěn)態(tài)觸發(fā)器的A輸入端接收獲取信號位置電路的輸出信號V3，它的B輸入端接高電平，第二集成單穩(wěn)態(tài)觸發(fā)器的外接電阻/電容端同時外接第三電容(C3)的一端和第七電位器(Rp7)的一端，第三電容(C3)的另一端連接第二集成單穩(wěn)態(tài)觸發(fā)器的外接電容端，第七電位器(Rp7)的另一端連接第二集成單穩(wěn)態(tài)觸發(fā)器的電源端，第七電位器(Rp7)的中間滑動端與第七電位器(Rp7)兩端的任意一端相連，第二集成單穩(wěn)態(tài)觸發(fā)器的輸出端連接取樣保持器的輸入控制端，取樣保持器的輸入端接收待測信號V1，取樣保持器的外接電容端連接第四電容(C4)的一端，第四電容(C4)的另一端接地，取樣保持器的輸出端連接第五電阻(R5)的一端，第五電阻(R5)的另一端同時連接第四運算放大器(A4)的反相輸入端和第六電阻(R6)的一端，第六電阻(R6)的另一端連接第八電位器(Rre)的一端，第八電位器(Rp8)的另一端同時連接第四運算放大器(A4)的輸出端和第七電阻(R7)的一端，第八電位器(Rre)的中間滑動端與第八電位器(Rre)兩端的任意一端相連，第四運算放大器(A4)的同相輸入端接地，第七電阻(R7)的另一端同時連接第八電阻(R8)的一端和第五運算放大器(A5)的反相輸入端，第五運算放大器(A5)的同相輸入端接地，第五運算放大器(A5)的輸出端連接第八電阻(R8)的另一端，同時該端輸出信號Vy。
【文檔編號】G01R13/02GK104181367SQ201410448665
【公開日】2014年12月3日 申請日期:2014年8月29日 優(yōu)先權(quán)日:2014年8月29日
【發(fā)明者】陳紅, 楊凱, 顧書斌, 孟宇 申請人:黑龍江大學(xué)