基于fpga和dsp的雷達回波實時模擬方法
【專利摘要】本發(fā)明屬于雷達回波模擬【技術領域】，特別涉及基于FPGA和DSP的雷達回波實時模擬方法。該方法包括以下步驟：步驟1，在FPGA芯片中預先存儲以下數(shù)據(jù)：每個方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標和灰度值、距離向匹配函數(shù)的共軛項，根據(jù)FPGA芯片預先存儲的數(shù)據(jù)，得出每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號和方位向回波數(shù)據(jù)；步驟2，F(xiàn)PGA芯片將在步驟1中計算得到的兩部分數(shù)據(jù)傳輸至DSP芯片，DSP芯片對來自FPGA芯片的數(shù)據(jù)進行數(shù)據(jù)整合，得出矩陣Η；步驟3，DSP芯片將矩陣Η傳輸至FPGA芯片，F(xiàn)PGA芯片根據(jù)矩陣Η的每列元素和距離向匹配函數(shù)的共軛項，得出雷達回波數(shù)據(jù)矩陣。
【專利說明】基于FPGA和DSP的雷達回波實時模擬方法

【技術領域】
[0001]本發(fā)明屬于雷達回波模擬【技術領域】，特別涉及基于FPGA和DSP的雷達回波實時模擬方法，可為成像系統(tǒng)設計和指標評估提供精確的回波數(shù)據(jù)并對SAR成像處理系統(tǒng)進行測試和檢驗。

【背景技術】
[0002]傳統(tǒng)的SAR (Synthetic Aperture Radar合成孔徑雷達)應用于偵查領域，回波數(shù)據(jù)只需要在單次仿真任務確定后生成即可，對回波仿真的時間沒有嚴格的要求。大多數(shù)的回波模擬器都是基于PC (Personal Computer)平臺的模擬，主要目的是為系統(tǒng)設計、成像和指標評估提供精確的回波數(shù)據(jù)。隨著SAR應用領域的不斷擴展，特別是在組合導航控制中的應用，SAR仿真參與閉環(huán)仿真實驗中。SAR模擬器需要根據(jù)實時提供的雷達飛行航跡，實時地提供回波信號，以供閉環(huán)仿真中的反饋控制使用。在傳統(tǒng)的PC機和工作站平臺的SAR模擬系統(tǒng)中，由于其在模擬效率、數(shù)據(jù)傳輸和數(shù)據(jù)形式上的劣勢，無法應用在實時仿真的環(huán)境中。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提出基于FPGA和DSP的雷達回波實時模擬方法，以此實現(xiàn)實時模擬高速機動平臺對自然場景錄取回波。
[0004]為實現(xiàn)上述技術目的，本發(fā)明采用如下技術方案予以實現(xiàn)。
[0005]基于FPGA和DSP的雷達回波實時模擬方法包括以下步驟:
[0006]步驟1，利用FPGA芯片預先存儲以下數(shù)據(jù):每個方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標、矩形面目標場景中每個像素點的灰度值、距離向匹配函數(shù)的共軛項、雷達的載波波長、雷達回波第一個距離單元對應的斜距、雷達相鄰兩個距離單元對應的斜距差，根據(jù)FPGA芯片預先存儲的數(shù)據(jù)，得出每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號、以及每個方位時刻矩形面目標場景中每個像素點的方位向回波數(shù)據(jù)；
[0007]步驟2，F(xiàn)PGA芯片將每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號、以及每個方位時刻矩形面目標場景中每個像素點的方位向回波數(shù)據(jù)傳輸至DSP芯片，DSP芯片對來自FPGA芯片的數(shù)據(jù)進行數(shù)據(jù)整合，得出矩陣H ；
[0008]步驟3，DSP芯片將矩陣H傳輸至FPGA芯片，F(xiàn)PGA芯片根據(jù)矩陣H的每列元素、以及距離向匹配函數(shù)的共軛項，得出雷達回波數(shù)據(jù)矩陣。
[0009]本發(fā)明的特點和進一步改進在于:
[0010]所述步驟I的具體子步驟為:
[0011](1.1)利用FPGA芯片預先存儲以下數(shù)據(jù):第I方位時刻至第nan方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標、矩形面目標場景中每個像素點的灰度值、距離向匹配函數(shù)的共軛項、雷達的載波波長、雷達回波第一個距離單元對應的斜距、雷達相鄰兩個距離單元對應的斜距差，nan表示雷達方位點數(shù)；
[0012]每個方位時刻雷達的位置坐標包括:對應方位時刻雷達的橫坐標、縱坐標和豎坐標，對應方位時刻雷達的豎坐標指對應方位時刻雷達的高度；矩形面目標場景中每個像素點的坐標包括:矩形面目標場景中對應像素點的橫坐標、縱坐標和豎坐標，矩形面目標場景中對應像素點的豎坐標指:矩形面目標場景中對應像素點在雷達觀測場景中的對應高度；
[0013](1.2)FPGA芯片根據(jù)每個方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標，并按照以下公式計算出每個方位時刻矩形面目標場景中每個像素點相對雷達的斜距:

【權利要求】
1.基于FPGA和DSP的雷達回波實時模擬方法，其特征在于，包括以下步驟: 步驟1，利用FPGA芯片預先存儲以下數(shù)據(jù):每個方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標、矩形面目標場景中每個像素點的灰度值、距離向匹配函數(shù)的共軛項、雷達的載波波長、雷達回波第一個距離單元對應的斜距、雷達相鄰兩個距離單元對應的斜距差，根據(jù)FPGA芯片預先存儲的數(shù)據(jù)，得出每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號、以及每個方位時刻矩形面目標場景中每個像素點的方位向回波數(shù)據(jù)； 步驟2，F(xiàn)PGA芯片將每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號、以及每個方位時刻矩形面目標場景中每個像素點的方位向回波數(shù)據(jù)傳輸至DSP芯片，DSP芯片對來自FPGA芯片的數(shù)據(jù)進行數(shù)據(jù)整合，得出矩陣H ； 步驟3，DSP芯片將矩陣H傳輸至FPGA芯片，F(xiàn)PGA芯片根據(jù)矩陣H的每列元素、以及距離向匹配函數(shù)的共軛項，得出雷達回波數(shù)據(jù)矩陣。
2.如權利要求1所述的基于FPGA和DSP的雷達回波實時模擬方法，其特征在于，所述步驟I的具體子步驟為: (1.D利用FPGA芯片預先存儲以下數(shù)據(jù):第I方位時刻至第nan方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標、矩形面目標場景中每個像素點的灰度值、距離向匹配函數(shù)的共軛項、雷達的載波波長、雷達回波第一個距離單元對應的斜距、雷達相鄰兩個距離單元對應的斜距差，nan表示雷達方位點數(shù)； 每個方位時刻雷達的位置坐標包括:對應方位時刻雷達的橫坐標、縱坐標和豎坐標，對應方位時刻雷達的豎坐標指對應方位時刻雷達的高度；矩形面目標場景中每個像素點的坐標包括:矩形面目標場景中對應像素點的橫坐標、縱坐標和豎坐標，矩形面目標場景中對應像素點的豎坐標指:矩形面目標場景中對應像素點在雷達觀測場景中的對應高度； (1.2)FPGA芯片根據(jù)每個方位時刻雷達的位置坐標、矩形面目標場景中每個像素點的坐標，并按照以下公式計算出每個方位時刻矩形面目標場景中每個像素點相對雷達的斜距:
其中，Ra,i表示第a個方位時刻矩形面目標場景內(nèi)第i個像素點相對雷達的斜距，a為整數(shù)且ae [l，nan]，i為整數(shù)且i e [1，N]，N為矩形面目標場景內(nèi)像素點的個數(shù)4社乂3表不第a個方位時刻雷達的橫坐標，AntYa表不第a個方位時刻雷達的縱坐標，AntZa表不第a個方位時刻雷達的豎坐標；Xi表示矩形面目標場景內(nèi)第i個像素點的橫坐標，yi表示矩形面目標場景內(nèi)第i個像素點的縱坐標，Zi表示矩形面目標場景內(nèi)第i個像素點的豎坐標； (1.3)FPGA芯片根據(jù)以下公式計算每個方位時刻矩形面目標場景中每個像素點的方位向相位、以及每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號:
其中，P。表示第a個方位時刻矩形面目標場景內(nèi)第i個像素點的方位向相位，λ。為雷達的載波波長;Ma，i表示第a個方位時刻矩形面目標場景內(nèi)第i個像素點對應的距離單元序號，Rmin表示雷達回波第一個距離單元對應的斜距，Ar表示雷達相鄰兩個距離單元對應的斜距差； (1.4)FPGA芯片根據(jù)以下公式得出每個方位時刻矩形面目標場景中每個像素點的方位向回波數(shù)據(jù):
Ki = Pa, i X amPi 其中，Aa;i表示第a個方位時刻矩形面目標場景內(nèi)第i個像素點的方位向回波數(shù)據(jù)，amPi為矩形面目標場景中第i個像素點的灰度值。
3.如權利要求1所述的基于FPGA和DSP的雷達回波實時模擬方法，其特征在于，在步驟I中，第a個方位時刻矩形面目標場 景內(nèi)第i個像素點對應的距離單元序號為Ma，i;a為整數(shù)且ae [1，nan]，nan表示雷達方位點數(shù)，i為整數(shù)且i e [1，N]，N為矩形面目標場景內(nèi)像素點的個數(shù)；第a個方位時刻矩形面目標場景內(nèi)第i個像素點的方位向回波數(shù)據(jù)為Aiu ； 所述步驟2的具體子步驟為: FPGA芯片將子步驟(1.3)得出的每個方位時刻矩形面目標場景中每個像素點對應的距離單元序號、以及子步驟(1.4)得出的每個方位時刻矩形面目標場景中每個像素點的方位向回波數(shù)據(jù)傳輸至DSP芯片；DSP芯片對來自FPGA芯片的數(shù)據(jù)進行數(shù)據(jù)整合； DSP芯片對來自FPGA芯片的數(shù)據(jù)進行數(shù)據(jù)整合的過程為:在第a個方位時刻矩形面目標場景中第I個像素點的方位向回波數(shù)據(jù)Ay至第N個像素點的方位向回波數(shù)據(jù)Aa，N中，將具有距離單元序號的方位向回波數(shù)據(jù)進行相加，根據(jù)相加結果將第a個方位時刻矩形面目標場景中N個像素點的方位向回波數(shù)據(jù)整合為nrn個數(shù)據(jù)，按順序將整合后的nrn個數(shù)據(jù)組成長度為nrn的列向量，所述長度為nrn的列向量為矩陣H的第a列；將a從I至nan進行遍歷，從而得出矩陣H的每列元素。
4.如權利要求1所述的基于FPGA和DSP的雷達回波實時模擬方法，其特征在于，所述步驟3的具體子步驟為: (3.1)DSP芯片將矩陣H傳輸至FPGA芯片，F(xiàn)PGA芯片對矩陣H的每列元素作FFT運算，得出對應的變化后的列向量，矩陣H第a列元素作傅里葉變換后變?yōu)榱邢蛄縃' (:, a)毋為整數(shù)且ae [1，nan], nan表示雷達方位點數(shù)； (3.2)FPGA芯片根據(jù)距離向匹配函數(shù)的共軛項，得出第I列頻域數(shù)據(jù)E' (:,1)至第nan列頻域數(shù)據(jù)E ' (:, nan)，第a列頻域數(shù)據(jù)E ' (:，a)為:
E ' (:, a) = H ; (:, a) Xs 其中，s表示距離向匹配函數(shù)的共軛項； 分別對第I列頻域數(shù)據(jù)E ' (:，I)至第nan列頻域數(shù)據(jù)E，(:,nan)進行逆傅里葉變換，得出第I列時域數(shù)據(jù)E (:, I)至第nan列時域數(shù)據(jù)E (:,nan);利用第I列時域數(shù)據(jù)E (:, I)至第nan列時域數(shù)據(jù)E (:,nan)組成雷達回波數(shù)據(jù)矩陣E。
【文檔編號】G01S13/90GK104076341SQ201410317495
【公開日】2014年10月1日 申請日期:2014年7月4日 優(yōu)先權日:2014年7月4日
【發(fā)明者】李亞超, 陳露露, 全英匯, 邢孟道 申請人:西安電子科技大學