基于fpga和多dsp的sar實(shí)時(shí)成像處理方法
【專利摘要】本發(fā)明屬于雷達(dá)實(shí)時(shí)成像處理【技術(shù)領(lǐng)域】，特別涉及基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法。該處理方法包括以下步驟：利用FPGA芯片對(duì)回波數(shù)據(jù)進(jìn)行預(yù)處理，得到子孔徑數(shù)據(jù)；FPGA芯片將每個(gè)子孔徑數(shù)據(jù)按順序發(fā)送至第一DSP，并由其交替轉(zhuǎn)發(fā)至第三、四、七DSP進(jìn)行多普勒中心估計(jì)、距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)、運(yùn)動(dòng)參數(shù)估計(jì)，將處理后的數(shù)據(jù)經(jīng)第一片DSP按順序轉(zhuǎn)發(fā)至第八DSP；第八DSP對(duì)每個(gè)子孔徑數(shù)據(jù)沿距離向分成三塊，分別發(fā)送至第二、五、六DSP進(jìn)行運(yùn)動(dòng)參數(shù)擬合、相位補(bǔ)償、方位脈壓、多視處理，得到對(duì)應(yīng)的分塊圖像數(shù)據(jù)；將分塊圖像數(shù)據(jù)回傳至第八DSP進(jìn)行圖像量化、圖像拼接處理，最終得到一幅SAR圖像。
【專利說明】基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于雷達(dá)實(shí)時(shí)成像處理【技術(shù)領(lǐng)域】，特別涉及基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法。
【背景技術(shù)】
[0002]合成孔徑雷達(dá)(Synthetic Aperture Radar, SAR)具有全天時(shí)、全天候、遠(yuǎn)距離和高分辨率成像等特點(diǎn)。合成孔徑雷達(dá)的一個(gè)重要功能是成像，這已廣泛應(yīng)用于軍事和民用領(lǐng)域。隨著數(shù)字信號(hào)處理技術(shù)和合成孔徑雷達(dá)成像算法的不斷發(fā)展，對(duì)合成孔徑雷達(dá)回波信號(hào)進(jìn)行實(shí)時(shí)處理，并實(shí)現(xiàn)高分辨率的實(shí)時(shí)成像成為了研究的新熱點(diǎn)。
[0003]DSP作為專門的微處理器，主要用于計(jì)算，優(yōu)勢(shì)是軟件的靈活性，適用于條件進(jìn)程，特別是復(fù)雜的多算法任務(wù)，DSP通過匯編或聞級(jí)語目(如C語目)進(jìn)行編程，實(shí)時(shí)實(shí)現(xiàn)方案。因此，采用DSP器件的優(yōu)勢(shì)在于:軟件更新速率快，極大的提高了系統(tǒng)的可靠性、通用性、可更新性和靈活性。
[0004]FPGA具有高度并行、流水處理、資源利用率高、靈活性強(qiáng)等特點(diǎn)，開發(fā)結(jié)構(gòu)相對(duì)簡(jiǎn)單，功耗也較低，越來越多的單獨(dú)應(yīng)用到SAR成像系統(tǒng)中。
[0005]傳統(tǒng)的SAR實(shí)時(shí)成像處理采用多片DSP并聯(lián)技術(shù)，往往存在DSP資源分配不合理、DSP之間并行度不高、處理時(shí)間較長(zhǎng)等缺點(diǎn)。隨著技術(shù)的更新，不對(duì)傳統(tǒng)的方法進(jìn)行優(yōu)化，將很難達(dá)到實(shí)時(shí)處理的要求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提出基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法。本發(fā)明不僅達(dá)到了實(shí)時(shí)成像處理的要求，而且還具有較高的精確度。
[0007]為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明采用如下技術(shù)方案予以實(shí)現(xiàn)。
[0008]基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法包括以下步驟:
[0009]S1:利用機(jī)載合成孔徑雷達(dá)接收回波數(shù)據(jù)，將所述回波數(shù)據(jù)發(fā)送至FPGA芯片中，對(duì)所述回波數(shù)據(jù)依次進(jìn)行距離向脈沖壓縮處理、數(shù)字下變頻處理，將經(jīng)數(shù)字下變頻處理后的數(shù)據(jù)沿方位向進(jìn)行分塊，得到多個(gè)子孔徑數(shù)據(jù)；FPGA芯片將每個(gè)子孔徑數(shù)據(jù)按順序發(fā)送至第一 DSP芯片中；
[0010]S2:第一 DSP芯片按接收子孔徑數(shù)據(jù)的順序，將各個(gè)子孔徑數(shù)據(jù)交替發(fā)送至第三DSP芯片、第四DSP芯片以及第七DSP芯片，第三DSP芯片、第四DSP芯片或第七DSP芯片根據(jù)接收到的子孔徑數(shù)據(jù)，進(jìn)行多普勒中心估計(jì)、距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)、運(yùn)動(dòng)參數(shù)估計(jì)；得出對(duì)應(yīng)的子孔徑處理后數(shù)據(jù)，然后將對(duì)應(yīng)的子孔徑處理后數(shù)據(jù)發(fā)送至第一 DSP
-H-* I I
心片；
[0011]S3:第一 DSP芯片按接收子孔徑處理后數(shù)據(jù)的順序，將子孔徑處理后數(shù)據(jù)依次發(fā)送至第八DSP芯片；第八DSP芯片每接收到一個(gè)子孔徑處理后數(shù)據(jù)，就對(duì)該子孔徑處理后數(shù)據(jù)進(jìn)行距離向分塊處理，得到對(duì)應(yīng)的三個(gè)距離向分塊數(shù)據(jù)，第八DSP芯片將對(duì)應(yīng)的距離向三個(gè)分塊數(shù)據(jù)分別發(fā)送至第二 DSP芯片、第五DSP芯片、第六DSP芯片；第二 DSP芯片、第五DSP芯片或第六DSP芯片在接收到一幅SAR圖像數(shù)據(jù)對(duì)應(yīng)的所有距離向分塊數(shù)據(jù)之后，進(jìn)行運(yùn)動(dòng)參數(shù)擬合、相位補(bǔ)償、方位向脈沖壓縮處理、多視處理，得到對(duì)應(yīng)的多個(gè)分塊圖像數(shù)據(jù)；第二 DSP芯片、第五DSP芯片或第六DSP芯片將所述對(duì)應(yīng)的分塊圖像數(shù)據(jù)發(fā)送至第八DSP
-H-* I I
心片；
[0012]S4:第八DSP芯片實(shí)時(shí)對(duì)所述分塊圖像數(shù)據(jù)進(jìn)行整幅圖像量化、圖像拼接處理，最終得到一幅SAR圖像。
[0013]本發(fā)明的特點(diǎn)和進(jìn)一步改進(jìn)在于:
[0014]在步驟S2中，子孔徑數(shù)據(jù)處理芯片根據(jù)接收到的子孔徑數(shù)據(jù)進(jìn)行多普勒中心估計(jì)，得出子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒中心；子孔徑數(shù)據(jù)處理芯片根據(jù)接收到的子孔徑數(shù)據(jù)進(jìn)行距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)，得到子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率；子孔徑數(shù)據(jù)處理芯片根據(jù)子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率，得出載機(jī)的速度和加速度；所述子孔徑數(shù)據(jù)處理芯片為第三DSP芯片、第四DSP芯片或第七DSP芯片；
[0015]在步驟S2中，所述子孔徑處理后數(shù)據(jù)包括子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒中心、子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率、載機(jī)的速度以及載機(jī)的加速度。
[0016]在步驟S3中，距離向分塊數(shù)據(jù)處理芯片在接收到一幅SAR圖像數(shù)據(jù)對(duì)應(yīng)的所有距離向分塊數(shù)據(jù)之后，進(jìn)行運(yùn)動(dòng)參數(shù)擬合，得出多個(gè)經(jīng)運(yùn)動(dòng)參數(shù)擬合的數(shù)據(jù)；
[0017]然后分別對(duì)多個(gè)經(jīng)運(yùn)動(dòng)參數(shù)擬合的數(shù)據(jù)進(jìn)行相位補(bǔ)償，得出對(duì)應(yīng)的多個(gè)相位補(bǔ)償后數(shù)據(jù)；對(duì)多個(gè)相位補(bǔ)償后數(shù)據(jù)分別進(jìn)行方位向脈沖壓縮處理，得出對(duì)應(yīng)的多個(gè)方位脈壓后數(shù)據(jù)；對(duì)多個(gè)方位脈壓后數(shù)據(jù)分別進(jìn)行多視處理，得出對(duì)應(yīng)的多個(gè)分塊圖像數(shù)據(jù)。
[0018]在步驟S3中，在得出對(duì)應(yīng)的多個(gè)相位補(bǔ)償后數(shù)據(jù)，采用匹配濾波的方式對(duì)多個(gè)相位補(bǔ)償后數(shù)據(jù)分別進(jìn)行方位向脈沖壓縮處理。
[0019]本發(fā)明的有益效果為:第一，本發(fā)明以FPGA芯片和DSP芯片作為核心處理器，充分發(fā)揮FPGA芯片和DSP芯片處理能力優(yōu)勢(shì)，不僅達(dá)到了實(shí)時(shí)處理的要求，而且還具有較高的精確度。
[0020]第二，本發(fā)明充分利用8片DSP的資源，合理分配每片DSP的處理任務(wù)，讓數(shù)據(jù)傳輸時(shí)間和成像算法時(shí)間并行，同時(shí)實(shí)現(xiàn)了多片DSP之間的大體同步，大大節(jié)省了整個(gè)算法處理的時(shí)間，完全符合實(shí)時(shí)成像處理所給的時(shí)間要求，并且數(shù)據(jù)圖像達(dá)到了實(shí)時(shí)成像的各項(xiàng)標(biāo)準(zhǔn)。
【專利附圖】

【附圖說明】
[0021]圖1為基于FPGA和多DSP的SAR實(shí)時(shí)成像處理裝置的結(jié)構(gòu)示意圖；
[0022]圖2為本發(fā)明的基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法的流程圖；
[0023]圖3為實(shí)測(cè)數(shù)據(jù)的SAR成像結(jié)果圖。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明:
[0025]本發(fā)明提出了一種基于FPGA和多DSP的SAR實(shí)時(shí)成像處理裝置。參照?qǐng)D1，為基于FPGA和多DSP的SAR實(shí)時(shí)成像處理裝置的結(jié)構(gòu)示意圖。該基于FPGA和多DSP的SAR實(shí)時(shí)成像處理裝置包括FPGA芯片、上位機(jī)、第一 DSP芯片至第八DSP芯片；FPGA芯片的輸出端電連接第一 DSP芯片的輸入端(FPGA芯片與第一 DSP芯片之間的數(shù)據(jù)傳輸速率為300MB/s);第一 DSP芯片分別電連接第三DSP芯片、第四DSP芯片以及第七DSP芯片；第一 DSP芯片的輸出端電連接第八DSP芯片的輸入端，第八DSP芯片分別電連接第二 DSP芯片、第五DSP芯片、以及第六DSP芯片，第八DSP芯片的輸出端電連接上位機(jī)的輸入端。
[0026]參照?qǐng)D2，為本發(fā)明的基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法的流程圖。本發(fā)明的基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法，基于上述基于FPGA和多DSP的SAR實(shí)時(shí)成像處理裝置，包括以下步驟:
[0027]S1:利用機(jī)載合成孔徑雷達(dá)接收回波數(shù)據(jù)，將上述回波數(shù)據(jù)發(fā)送至FPGA芯片中，對(duì)上述回波數(shù)據(jù)依次進(jìn)行距離向脈沖壓縮處理、數(shù)字下變頻(DDC)處理，將經(jīng)數(shù)字下變頻處理后的數(shù)據(jù)沿方位向進(jìn)行分塊，得到多個(gè)子孔徑數(shù)據(jù)；FPGA芯片將每個(gè)子孔徑數(shù)據(jù)按順序發(fā)送至第一 DSP芯片中。具體說明如下:
[0028]具體地，F(xiàn)PGA芯片每接收到一個(gè)脈沖的數(shù)據(jù)，就開始進(jìn)行相應(yīng)的距離向脈沖壓縮處理、以及數(shù)字下變頻處理。
[0029]S2:第一 DSP芯片按接收子孔徑數(shù)據(jù)的順序，將各個(gè)子孔徑數(shù)據(jù)交替發(fā)送至第三DSP芯片、第四DSP芯片以及第七DSP芯片，第三DSP芯片、第四DSP芯片或第七DSP芯片根據(jù)接收到的子孔徑數(shù)據(jù)，進(jìn)行多普勒中心估計(jì)、距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)、運(yùn)動(dòng)參數(shù)估計(jì)；得出對(duì)應(yīng)的子孔徑處理后數(shù)據(jù)，然后將對(duì)應(yīng)的子孔徑處理后數(shù)據(jù)發(fā)送至第一 DSP芯片。具體說明如下:
[0030]在步驟S2中，第一 DSP芯片交替發(fā)送各個(gè)子孔徑數(shù)據(jù)的過程為:第一 DSP芯片將接收的第N個(gè)子孔徑數(shù)據(jù)發(fā)送至第三DSP芯片，將接收的第N+1個(gè)子孔徑數(shù)據(jù)發(fā)送至第四DSP芯片，將接收的第N+2個(gè)子孔徑數(shù)據(jù)發(fā)送至第七DSP芯片，N為整數(shù)且N為3的倍數(shù)。本發(fā)明實(shí)施例中，每個(gè)子孔徑數(shù)據(jù)的大小為16MB。
[0031]在步驟S2中，子孔徑數(shù)據(jù)處理芯片根據(jù)接收到的子孔徑數(shù)據(jù)進(jìn)行多普勒中心估計(jì)，得出子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒中心。下面說明多普勒中心估計(jì)的原理:如果沒有多普勒中心偏移時(shí)，則接收的子孔徑數(shù)據(jù)在方位向的功率譜表示為S (f)，它和天線方向圖相同，且以零頻對(duì)稱，功率譜對(duì)應(yīng)的相關(guān)函數(shù)R( τ )為實(shí)函數(shù)，其中，f為方位頻率，τ為方位時(shí)延。如果存在多普勒偏移時(shí)，功率譜表示為S(f_fd。)，fdc為待求的子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒中
心。此時(shí)功率譜的相關(guān)函數(shù)表示為j(r)，于是，在進(jìn)行多普勒中心估計(jì)時(shí)，可以從功
率譜的相關(guān)函數(shù)的相角估計(jì)出fd。。
[0032]在步驟S2中，子孔徑數(shù)據(jù)處理芯片根據(jù)接收到的子孔徑數(shù)據(jù)進(jìn)行距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)，得到子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率。具體地，SAR回波數(shù)據(jù)具有方位平移不變性，通常在方位多普勒域完成距離徙動(dòng)的校正，在正側(cè)視情況下，主要是對(duì)距離彎曲的校正。
[0033]在方位多普勒域，距離徙動(dòng)量可以表示為:
【權(quán)利要求】
1.基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法，其特征在于，包括以下步驟: 51:利用機(jī)載合成孔徑雷達(dá)接收回波數(shù)據(jù)，將所述回波數(shù)據(jù)發(fā)送至FPGA芯片中，對(duì)所述回波數(shù)據(jù)依次進(jìn)行距離向脈沖壓縮處理、數(shù)字下變頻處理，將經(jīng)數(shù)字下變頻處理后的數(shù)據(jù)沿方位向進(jìn)行分塊，得到多個(gè)子孔徑數(shù)據(jù)；FPGA芯片將每個(gè)子孔徑數(shù)據(jù)按順序發(fā)送至第一DSP芯片中； 52:第一 DSP芯片按接收子孔徑數(shù)據(jù)的順序，將各個(gè)子孔徑數(shù)據(jù)交替發(fā)送至第三DSP芯片、第四DSP芯片以及第七DSP芯片，第三DSP芯片、第四DSP芯片或第七DSP芯片根據(jù)接收到的子孔徑數(shù)據(jù)，進(jìn)行多普勒中心估計(jì)、距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)、運(yùn)動(dòng)參數(shù)估計(jì)；得出對(duì)應(yīng)的子孔徑處理后數(shù)據(jù)，然后將對(duì)應(yīng)的子孔徑處理后數(shù)據(jù)發(fā)送至第一 DSP芯片； 53:第一 DSP芯片按接收子孔徑處理后數(shù)據(jù)的順序，將子孔徑處理后數(shù)據(jù)依次發(fā)送至第八DSP芯片；第八DSP芯片每接收到一個(gè)子孔徑處理后數(shù)據(jù)，就對(duì)該子孔徑處理后數(shù)據(jù)進(jìn)行距離向分塊處理，得到對(duì)應(yīng)的三個(gè)距離向分塊數(shù)據(jù)，第八DSP芯片將對(duì)應(yīng)的距離向三個(gè)分塊數(shù)據(jù)分別發(fā)送至第二 DSP芯片、第五DSP芯片、第六DSP芯片；第二 DSP芯片、第五DSP芯片或第六DSP芯片在接收到一幅SAR圖像數(shù)據(jù)對(duì)應(yīng)的所有距離向分塊數(shù)據(jù)之后，進(jìn)行運(yùn)動(dòng)參數(shù)擬合、相位補(bǔ)償、方位向脈沖壓縮處理、多視處理，得到對(duì)應(yīng)的多個(gè)分塊圖像數(shù)據(jù);第二DSP芯片、第五DSP芯片或第六DSP芯片將所述對(duì)應(yīng)的分塊圖像數(shù)據(jù)發(fā)送至第八DSP芯片; 54:第八DSP芯片實(shí)時(shí)對(duì)所述分塊圖像數(shù)據(jù)進(jìn)行整幅圖像量化、圖像拼接處理，最終得到一幅SAR圖像。
2.如權(quán)利要求1所述的基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法，其特征在于，在步驟S2中，子孔徑數(shù)據(jù)處理芯片根據(jù)接收到的子孔徑數(shù)據(jù)進(jìn)行多普勒中心估計(jì)，得出子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒中心；子孔徑數(shù)據(jù)處理芯片根據(jù)接收到的子孔徑數(shù)據(jù)進(jìn)行距離徙動(dòng)校正、多普勒調(diào)頻率估計(jì)，得到子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率；子孔徑數(shù)據(jù)處理芯片根據(jù)子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率，得出載機(jī)的速度和加速度；所述子孔徑數(shù)據(jù)處理芯片為第三DSP芯片、第四DSP芯片或第七DSP芯片； 在步驟S2中，所述子孔徑處理后數(shù)據(jù)包括子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒中心、子孔徑數(shù)據(jù)對(duì)應(yīng)的多普勒調(diào)頻率、載機(jī)的速度以及載機(jī)的加速度。
3.如權(quán)利要求1所述的基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法，其特征在于，在步驟S3中，距離向分塊數(shù)據(jù)處理芯片在接收到一幅SAR圖像數(shù)據(jù)對(duì)應(yīng)的所有距離向分塊數(shù)據(jù)之后，進(jìn)行運(yùn)動(dòng)參數(shù)擬合，得出多個(gè)經(jīng)運(yùn)動(dòng)參數(shù)擬合的數(shù)據(jù)； 然后分別對(duì)多個(gè)經(jīng)運(yùn)動(dòng)參數(shù)擬合的數(shù)據(jù)進(jìn)行相位補(bǔ)償，得出對(duì)應(yīng)的多個(gè)相位補(bǔ)償后數(shù)據(jù)；對(duì)多個(gè)相位補(bǔ)償后數(shù)據(jù)分別進(jìn)行方位向脈沖壓縮處理，得出對(duì)應(yīng)的多個(gè)方位脈壓后數(shù)據(jù)；對(duì)多個(gè)方位脈壓后數(shù)據(jù)分別進(jìn)行多視處理，得出對(duì)應(yīng)的多個(gè)分塊圖像數(shù)據(jù)。
4.如權(quán)利要求3所述的基于FPGA和多DSP的SAR實(shí)時(shí)成像處理方法，其特征在于，在步驟S3中，在得出對(duì)應(yīng)的多個(gè)相位補(bǔ)償后數(shù)據(jù)，采用匹配濾波的方式對(duì)多個(gè)相位補(bǔ)償后數(shù)據(jù)分別進(jìn)行方位向脈沖壓縮處理。
【文檔編號(hào)】G01S13/90GK104007437SQ201410216266
【公開日】2014年8月27日 申請(qǐng)日期:2014年5月21日 優(yōu)先權(quán)日:2014年5月21日
【發(fā)明者】梁毅, 馬倩, 劉士杰, 邢孟道, 王虹現(xiàn) 申請(qǐng)人:西安電子科技大學(xué)