專利名稱：一種雷達(dá)接收數(shù)字相干處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及雷達(dá)接收領(lǐng)域，具體涉及一種雷達(dá)接收數(shù)字相干處理系統(tǒng)。
背景技術(shù)：
模擬相干振蕩技術(shù)的雷達(dá)接收機(jī)相干振蕩器工作不穩(wěn)定，調(diào)試復(fù)雜，對消效果不理想，整機(jī)系統(tǒng)的雜波抑制能力差。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是提供一種雷達(dá)接收數(shù)字相干處理系統(tǒng)來解決現(xiàn)有技術(shù)中雷達(dá)接收機(jī)相干振蕩器工作不穩(wěn)定，調(diào)試復(fù)雜，對消效果不理想以及雜波抑制能力差的問題。本實(shí)用新型解決上述技術(shù)問題的技術(shù)方案如下:一種雷達(dá)接收數(shù)字相干處理系統(tǒng)，包括第一放大與電平轉(zhuǎn)換模塊，用于接收定向輸入模擬信號，并對所述定向輸入模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理，并將處理后的定向輸入信號發(fā)送至雙通道模數(shù)轉(zhuǎn)換器；第二放大與電平轉(zhuǎn)換模塊，用于接收中頻回波模擬信號，并對所述中頻回波模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理，并將處理后的中頻回波模擬信號發(fā)送至雙通道模數(shù)轉(zhuǎn)換器；雙通道模數(shù)轉(zhuǎn)換器，用于接收并將所述定向輸入模擬信號轉(zhuǎn)換成發(fā)射樣本數(shù)字信號，并發(fā)送至FPGA (Field-Programmable Gate Array現(xiàn)場可編程門陣列)相干處理模塊；還用于將所述中頻回波模擬信號轉(zhuǎn)換成中頻回波數(shù)字信號，并發(fā)送至FPGA相干處理模塊；FPGA相干處理模塊，用于對接收的所述發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行數(shù)字相干處理，生成相參I數(shù)字信號和相參Q數(shù)字信號，并根據(jù)接口電平轉(zhuǎn)換模塊發(fā)出的控制信號和同步脈沖信號以及系統(tǒng)時鐘信號將相參I數(shù)字信號和相參Q數(shù)字信號分別進(jìn)行發(fā)射時間對齊調(diào)整，并將調(diào)整后的相參I數(shù)字信號和相參Q數(shù)字信號分別發(fā)送至雙通道數(shù)模轉(zhuǎn)換器；還用于輸出模數(shù)轉(zhuǎn)換時鐘同步對雙通道模數(shù)轉(zhuǎn)換器進(jìn)行時鐘同步；系統(tǒng)時鐘模塊，用于向FPGA相干處理模塊發(fā)送系統(tǒng)時鐘信號；接口電平轉(zhuǎn)換模塊，用于向FPGA相干處理模塊發(fā)送同步脈沖信號和控制信號；雙通道數(shù)模轉(zhuǎn)換器，用于將所述相參I數(shù)字信號和相參Q數(shù)字信號分別轉(zhuǎn)換成相參I模擬信號和相參Q模擬信號，并將所述相參I模擬信號和相參Q模擬信號分別發(fā)送至第一放大器和第二放大器；第一放大器，用于將所述相參I模擬信號進(jìn)行放大并輸出；第二放大器，用于將所述相參Q模擬信號進(jìn)行放大并輸出；電源變換模塊，用于為第一放大與電平轉(zhuǎn)換模塊、第二放大與電平轉(zhuǎn)換模塊、雙通道模數(shù)轉(zhuǎn)換器、FPGA相干處理模塊、接口電平轉(zhuǎn)換模塊、雙通道數(shù)模轉(zhuǎn)換器、第一放大器和第二放大器提供各自所需的不同工作電壓。本實(shí)用新型的有益效果是:在使用本實(shí)用新型采用數(shù)字相干技術(shù)取代模擬相干振蕩技術(shù)，在FPGA相干處理模塊中利用數(shù)字信號處理技術(shù)，采取中頻直接數(shù)字化，通過發(fā)射主波樣本信號與中頻回波數(shù)字信號進(jìn)行卷積運(yùn)算，消除發(fā)射信號初相、頻率不穩(wěn)、幅度不穩(wěn)的影響，實(shí)現(xiàn)數(shù)字穩(wěn)頻穩(wěn)相、自適應(yīng)頻率補(bǔ)償、接收相干處理，能增加系統(tǒng)的穩(wěn)定性和可靠性，并提高整機(jī)系統(tǒng)的雜波抑制能力。在上述技術(shù)方案的基礎(chǔ)上，本實(shí)用新型還可以做如下改進(jìn)。進(jìn)一步，所述FPGA相干處理模塊包括零點(diǎn)漂移抑制單元，用于對發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行平均計(jì)算，并通過濾波平滑得到直流分量估值，并根據(jù)直流分量估值進(jìn)行直流抑制；數(shù)字鑒相單元，用于對輸入的發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號直接采樣后通過數(shù)字混頻正交變換提取基帶信號，產(chǎn)生混頻輸出數(shù)字信號；抽取濾波單元，用于對混頻輸出數(shù)字信號進(jìn)行低通濾波；數(shù)字鑒頻單元，用于通過對相鄰采樣數(shù)據(jù)的相位差分進(jìn)行發(fā)射樣本數(shù)字信號的頻率估算；直接數(shù)字式頻率合成單元，用于根據(jù)發(fā)射樣本數(shù)字信號的頻率估算產(chǎn)生自適應(yīng)頻率補(bǔ)償所需要的數(shù)字本振信號；數(shù)字混頻單元，用于對抽取濾波后的混頻輸出數(shù)字信號和數(shù)字本振信號進(jìn)行數(shù)字混頻；數(shù)字穩(wěn)定單元，用于對發(fā)射樣本數(shù)字信號進(jìn)行采樣并存儲，并通過對中頻回波數(shù)字信號連續(xù)采樣并和發(fā)射樣本數(shù)字信號進(jìn)行數(shù)字相關(guān)或卷積運(yùn)算，使中頻回波數(shù)字信號的幅度和相位校正，并輸出相參I數(shù)字信號和相參Q數(shù)字信號；時序單元，用于接收同步脈沖信號，通過控制信號和系統(tǒng)時鐘信號產(chǎn)生模數(shù)時鐘同步信號，同步信號和時鐘信號。采用上述進(jìn)一步方案的有益效果是:通過采樣主波樣本信號，對中頻回波數(shù)字信號進(jìn)行逐點(diǎn)相位和幅度校正，實(shí)現(xiàn)接收相干處理，對輸入信號進(jìn)行數(shù)字鑒頻和自適應(yīng)頻率補(bǔ)償，實(shí)現(xiàn)寬頻帶工作，進(jìn)一步減小定相誤差，提高系統(tǒng)穩(wěn)定性。

圖1為本實(shí)用新型數(shù)字相干處理系統(tǒng)結(jié)構(gòu)圖；圖2為本實(shí)用新型FPGA相干處理模塊結(jié)構(gòu)圖；圖3為本實(shí)用新型FPGA相干處理模塊內(nèi)時序單元圖；圖4為本實(shí)用新型實(shí)施例流程圖。附圖中，各標(biāo)號所代表的部件列表如下:1、第一放大與電平轉(zhuǎn)換模塊，2、第二放大與電平轉(zhuǎn)換模塊，3、雙通道模數(shù)轉(zhuǎn)換器，
4、FPGA相干處理模塊，5、系統(tǒng)時鐘模塊，6、接口電平轉(zhuǎn)換模塊，7、雙通道數(shù)模轉(zhuǎn)換器，8、第一放大器，9、第二放大器，10、電源變換模塊，11、零點(diǎn)漂移抑制單元，12、數(shù)字鑒相單元，13、抽取濾波單元，14、數(shù)字鑒頻單元，15、直接數(shù)字式頻率合成單元，16、數(shù)字混頻單元，17、數(shù)字穩(wěn)定單元，18、時序單元。
具體實(shí)施方式
[0031]
以下結(jié)合附圖對本實(shí)用新型的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本實(shí)用新型，并非用于限定本實(shí)用新型的范圍。如圖1所示，為本實(shí)用新型數(shù)字相干處理系統(tǒng)結(jié)構(gòu)圖，包括第一放大與電平轉(zhuǎn)換模塊I，用于接收定向輸入模擬信號，并對所述定向輸入模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理，并將處理后的定向輸入信號發(fā)送至雙通道模數(shù)轉(zhuǎn)換器；第二放大與電平轉(zhuǎn)換模塊2，用于接收中頻回波模擬信號，并對所述中頻回波模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理，并將處理后的中頻回波模擬信號發(fā)送至雙通道模數(shù)轉(zhuǎn)換器；雙通道模數(shù)轉(zhuǎn)換器3，用于接收并將所述定向輸入模擬信號轉(zhuǎn)換成發(fā)射樣本數(shù)字信號，并發(fā)送至FPGA相干處理模塊4 ；還用于將所述中頻回波模擬信號轉(zhuǎn)換成中頻回波數(shù)字信號，并發(fā)送至FPGA相干處理模塊4 ；FPGA相干處理模塊4，用于對接收的所述發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行數(shù)字相干處理，生成相參I數(shù)字信號和相參Q數(shù)字信號，并根據(jù)接口電平轉(zhuǎn)換模塊6發(fā)出的控制信號和同步脈沖信號以及系統(tǒng)時鐘信號將相參I數(shù)字信號和相參Q數(shù)字信號分別進(jìn)行發(fā)射時間對齊調(diào)整，并將調(diào)整后的相參I數(shù)字信號和相參Q數(shù)字信號分別發(fā)送至雙通道數(shù)模轉(zhuǎn)換器7 ;還用于輸出模數(shù)轉(zhuǎn)換時鐘同步對雙通道模數(shù)轉(zhuǎn)換器進(jìn)行時鐘同步；系統(tǒng)時鐘模塊5,用于向FPGA相干處理模塊4發(fā)送系統(tǒng)時鐘信號；接口電平轉(zhuǎn)換模塊6,用于向FPGA相干處理模塊4發(fā)送同步脈沖信號和控制信號；雙通道數(shù)模轉(zhuǎn)換器7，用于將所述相參I數(shù)字信號和相參Q數(shù)字信號分別轉(zhuǎn)換成相參I模擬信號和相參Q模擬信號，并將所述相參I模擬信號和相參Q模擬信號分別發(fā)送至第一放大器8和第二放大器9 ;第一放大器8,用于將所述相參I模擬信號進(jìn)行放大并輸出；第二放大器9，用于將所述相參Q模擬信號進(jìn)行放大并輸出；電源變換模塊10，用于為第一放大與電平轉(zhuǎn)換模塊1、第二放大與電平轉(zhuǎn)換模塊2、雙通道模數(shù)轉(zhuǎn)換器3、FPGA相干處理模塊4、接口電系統(tǒng)時鐘模塊5、平轉(zhuǎn)換模塊6、雙通道數(shù)模轉(zhuǎn)換器7、第一放大器8和第二放大器9提供各自所需的不同工作電壓。圖2為本實(shí)用新型FPGA相干處理模塊結(jié)構(gòu)圖，包括零點(diǎn)漂移抑制單元11，用于對發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行平均計(jì)算，并通過濾波平滑得到直流分量估值，并根據(jù)直流分量估值進(jìn)行直流抑制；數(shù)字鑒相單元12，用于對輸入的發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號直接采樣后通過數(shù)字混頻正交變換提取基帶信號，產(chǎn)生混頻輸出數(shù)字信號；抽取濾波單元13，用于對混頻輸出數(shù)字信號進(jìn)行低通濾波；數(shù)字鑒頻單元14，用于通過對相鄰采樣數(shù)據(jù)的相位差分進(jìn)行發(fā)射樣本數(shù)字信號的頻率估算；直接數(shù)字式頻率合成單元15，用于根據(jù)發(fā)射樣本數(shù)字信號的頻率估算產(chǎn)生自適應(yīng)頻率補(bǔ)償所需要的數(shù)字本振信號；數(shù)字混頻單元16，用于對抽取濾波后的混頻輸出數(shù)字信號和數(shù)字本振信號進(jìn)行數(shù)字混頻；數(shù)字穩(wěn)定單元17，用于對發(fā)射樣本數(shù)字信號進(jìn)行采樣并存儲，并通過對中頻回波數(shù)字信號連續(xù)采樣并和發(fā)射樣本數(shù)字信號進(jìn)行數(shù)字相關(guān)或卷積運(yùn)算，使中頻回波數(shù)字信號的幅度和相位校正，并輸出相參I數(shù)字信號和相參Q數(shù)字信號；時序單元18，用于接收同步脈沖信號，通過控制信號和系統(tǒng)時鐘信號產(chǎn)生模數(shù)時鐘同步信號，同步信號和時鐘信號。圖3是本實(shí)用新型FPGA相干處理模塊內(nèi)時序單元圖，輸入信號包括同步脈沖信號、系統(tǒng)時鐘信號、定相開關(guān)信號和撥碼開關(guān)信號，輸出信號包括時鐘信號、同步信號和模數(shù)轉(zhuǎn)換時鐘同步信號。所述控制信號包括撥碼開關(guān)信號和定相開關(guān)信號；所述直接數(shù)字式頻率合成單元15的頻率控制字通過數(shù)字鑒頻單元14所得。[0036]圖4是本實(shí)用新型實(shí)施例流程圖，包括以下步驟:步驟101，第一放大與電平轉(zhuǎn)換模塊I和第二放大與電平轉(zhuǎn)換模塊2分別接收定向輸入模擬信號和中頻回波模擬信號，并分別對所述定向輸入模擬信號和中頻回波模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理；步驟102，雙通道模數(shù)轉(zhuǎn)換器3將步驟101中處理后的定向輸入模擬信號和中頻回波模擬信號轉(zhuǎn)換成發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號；步驟103，零點(diǎn)漂移抑制單元11對步驟102中發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行平均計(jì)算，并通過濾波平滑得到直流分量估值，并根據(jù)直流分量估值進(jìn)行直流抑制；步驟104，數(shù)字鑒相單元12對步驟103輸入的發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號直接采樣后通過數(shù)字混頻正交變換提取基帶信號，產(chǎn)生混頻輸出數(shù)字信號；步驟105，抽取濾波單元13對步驟104中的混頻輸出數(shù)字信號進(jìn)行低通濾波；步驟106，數(shù)字鑒頻單元14根據(jù)步驟104中基帶信號，通過對相鄰采樣數(shù)據(jù)的相位差分進(jìn)行發(fā)射樣本數(shù)字信號的頻率估算；步驟107，直接數(shù)字式頻率合成單元15根據(jù)步驟106中發(fā)射樣本數(shù)字信號的頻率估算產(chǎn)生自適應(yīng)頻率補(bǔ)償所需要的數(shù)字本振信號；步驟108，數(shù)字混頻單元16對步驟105中抽取濾波后的混頻輸出數(shù)字信號和步驟107中產(chǎn)生的數(shù)字本振信號進(jìn)行數(shù)字混頻；步驟109，數(shù)字穩(wěn)定單元17對發(fā)射樣本數(shù)字信號進(jìn)行采樣并存儲，并通過對中頻回波數(shù)字信號連續(xù)采樣并和發(fā)射樣本數(shù)字信號進(jìn)行數(shù)字相關(guān)或卷積運(yùn)算，使中頻回波數(shù)字信號的幅度和相位校正，并輸出相參I數(shù)字信號和相參Q數(shù)字信號；步驟110，雙通道數(shù)模轉(zhuǎn)換模塊7將步驟109中的相參I數(shù)字信號和相參Q數(shù)字信號轉(zhuǎn)換成相參I模擬信號和相參Q模擬信號；步驟111，第一放大器8和第二放大器9分別將步驟110中的相參I模擬信號和相參Q模擬信號進(jìn)行放大處理，并輸出至外部設(shè)備。上述步驟103中由于輸入電路中模擬元器件參數(shù)的離散性以及漂移和模數(shù)轉(zhuǎn)換本身的零點(diǎn)漂移，模數(shù)轉(zhuǎn)換輸出結(jié)果不可避免的存在直流分量，影響處理性能，因此，有必要進(jìn)行自適應(yīng)補(bǔ)償，即零點(diǎn)漂移抑制。零點(diǎn)飄移抑制單元11對發(fā)射樣本信號和中頻回波信號進(jìn)行平均計(jì)算估算其直流分量，并通過濾波平滑得到比較準(zhǔn)確的估值，再通過減法運(yùn)算實(shí)現(xiàn)直流抑制。上述步驟104中數(shù)字鑒相實(shí)質(zhì)上是對輸入的發(fā)射樣本信號和中頻回波信號直接采樣后通過數(shù)字混頻正交變換提取其基帶信息，由于兩個正交本振序列的形成和相乘都是數(shù)字運(yùn)算的結(jié)果，只需要確保運(yùn)算精度，其正交性是有保證的?；祛l后通過抽取實(shí)現(xiàn)鏡相頻率抑制。上述步驟105中抽取濾波單元13完成混頻輸出信號的低通濾波以及提高信噪比，獲得采樣增益。抽取濾波采用橫向?yàn)V波器實(shí)現(xiàn)。為解決數(shù)字穩(wěn)定單元17和自動頻率調(diào)整系統(tǒng)靜態(tài)誤差之間的矛盾，數(shù)字相干處理采用自適應(yīng)頻率補(bǔ)償技術(shù)，主要包括數(shù)字鑒頻單元14、直接數(shù)字式頻率合成單元16和數(shù)字混頻單元16。[0052]步驟106中數(shù)字鑒頻單元14完成發(fā)射樣本數(shù)字信號的頻率估算，其基本運(yùn)算原理是通過對相鄰采樣數(shù)據(jù)的相位差分實(shí)現(xiàn)。具體電路包括相位提取電路和差分運(yùn)算電路。步驟107中直接數(shù)字式頻率合成單元15產(chǎn)生自適應(yīng)頻率補(bǔ)償所需要的本振信號。在數(shù)字相干處理器中全部采用數(shù)字運(yùn)算，不需要模數(shù)轉(zhuǎn)換部分。只需要保證相位累加器的精度和波形存儲器的精度，直接數(shù)字式頻率合成單，15輸出信號的質(zhì)量可得到保證；所述直接數(shù)字式頻率合成單元15的頻率控制字通過數(shù)字鑒頻單元14所得。數(shù)字混頻單元16實(shí)質(zhì)上為一復(fù)數(shù)乘法器，其輸入為抽取濾波后的混頻輸出數(shù)字信號數(shù)據(jù)和直接數(shù)字式頻率合成單元15輸出的數(shù)字本振信號。數(shù)字穩(wěn)定單元17的基本工作過程是:對發(fā)射樣本信號進(jìn)行采樣并存儲，接著對中頻回波信號連續(xù)采樣并和發(fā)射樣本信號進(jìn)行相關(guān)或卷積運(yùn)算，實(shí)現(xiàn)中頻回波信號的幅度和相位校正，消除發(fā)射信號初相、幅度不穩(wěn)以及內(nèi)部頻率不穩(wěn)的影響。以上所述僅為本實(shí)用新型的較佳實(shí)施例，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種雷達(dá)接收數(shù)字相干處理系統(tǒng)，其特征是:包括第一放大與電平轉(zhuǎn)換模塊，用于接收定向輸入模擬信號，并對所述定向輸入模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理，并將處理后的定向輸入信號發(fā)送至雙通道模數(shù)轉(zhuǎn)換器； 第二放大與電平轉(zhuǎn)換模塊，用于接收中頻回波模擬信號，并對所述中頻回波模擬信號進(jìn)行放大處理和電平轉(zhuǎn)換處理，并將處理后的中頻回波模擬信號發(fā)送至雙通道模數(shù)轉(zhuǎn)換器； 雙通道模數(shù)轉(zhuǎn)換器，用于接收并將所述定向輸入模擬信號轉(zhuǎn)換成發(fā)射樣本數(shù)字信號，并發(fā)送至FPGA相干處理模塊；還用于將所述中頻回波模擬信號轉(zhuǎn)換成中頻回波數(shù)字信號，并發(fā)送至FPGA相干處理模塊； FPGA相干處理模塊，用于對接收的所述發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行數(shù)字相干處理，生成相參I數(shù)字信號和相參Q數(shù)字信號，并根據(jù)接口電平轉(zhuǎn)換模塊發(fā)出的控制信號和同步脈沖信號以及系統(tǒng)時鐘信號將相參I數(shù)字信號和相參Q數(shù)字信號分別進(jìn)行發(fā)射時間對齊調(diào)整，并將調(diào)整后的相參I數(shù)字信號和相參Q數(shù)字信號分別發(fā)送至雙通道數(shù)模轉(zhuǎn)換器；還用于輸出模數(shù)轉(zhuǎn)換時鐘同步對雙通道模數(shù)轉(zhuǎn)換器進(jìn)行時鐘同步； 系統(tǒng)時鐘模塊，用于向FPGA相干處理模塊發(fā)送系統(tǒng)時鐘信號； 接口電平轉(zhuǎn)換模塊，用于向FPGA相干處理模塊發(fā)送同步脈沖信號和控制信號； 雙通道數(shù)模轉(zhuǎn)換器，用于將所述相參I數(shù)字信號和相參Q數(shù)字信號分別轉(zhuǎn)換成相參I模擬信號和相參Q模擬信號，并將所述相參I模擬信號和相參Q模擬信號分別發(fā)送至第一放大器和第二放大器； 第一放大器，用于將所述相參I模擬信號進(jìn)行放大并輸出； 第二放大器，用于將所述相參Q模擬信號進(jìn)行放大并輸出； 電源變換模塊，用于為第一放大與電平轉(zhuǎn)換模塊、第二放大與電平轉(zhuǎn)換模塊、雙通道模數(shù)轉(zhuǎn)換器、FPGA相干處理模塊、接口電平轉(zhuǎn)換模塊、雙通道數(shù)模轉(zhuǎn)換器、第一放大器和第二放大器提供各自所需的不同工作電壓。
2.根據(jù)權(quán)利要求1所述的一種雷達(dá)接收數(shù)字相干處理系統(tǒng)，其特征是:所述FPGA相干處理模塊包括零點(diǎn)漂移抑制單元，用于對發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號進(jìn)行平均計(jì)算，并通過濾波平滑得到直流分量估值，并根據(jù)直流分量估值進(jìn)行直流抑制； 數(shù)字鑒相單元，用于對輸入的發(fā)射樣本數(shù)字信號和中頻回波數(shù)字信號直接采樣后通過數(shù)字混頻正交變換提取基帶信號，產(chǎn)生混頻輸出數(shù)字信號； 抽取濾波單元，用于對混頻輸出數(shù)字信號進(jìn)行低通濾波； 數(shù)字鑒頻單元，用于通過對相鄰采樣數(shù)據(jù)的相位差分進(jìn)行發(fā)射樣本數(shù)字信號的頻率估算； 直接數(shù)字式頻率合成單元，用于根據(jù)發(fā)射樣本數(shù)字信號的頻率估算產(chǎn)生自適應(yīng)頻率補(bǔ)償所需要的數(shù)字本振信號； 數(shù)字混頻單元，用于對抽取濾波后的混頻輸出數(shù)字信號和數(shù)字本振信號進(jìn)行數(shù)字混頻； 數(shù)字穩(wěn)定單元，用于對發(fā)射樣本數(shù)字信號進(jìn)行采樣并存儲，并通過對中頻回波數(shù)字信號連續(xù)采樣并和發(fā)射樣本數(shù)字信號進(jìn)行數(shù)字相關(guān)或卷積運(yùn)算，使中頻回波數(shù)字信號的幅度和相位校正，并輸出相參I數(shù)字信號和相參Q數(shù)字信號；時序單元，用于接收同步脈沖信號，通過控制信號和系統(tǒng)時鐘信號產(chǎn)生模數(shù)時鐘同步信號，同步信號和時鐘信號。
3.根據(jù)權(quán)利要求2所述的一種雷達(dá)接收數(shù)字相干處理系統(tǒng)，其特征是:所述直接數(shù)字式頻率合成單元的頻率控制字通過數(shù)字鑒頻單元所得。
4.根據(jù)權(quán)利要求1或2所述的一種雷達(dá)接收數(shù)字相干處理系統(tǒng)，其特征是:所述控制信號包括撥碼開 關(guān)信號和定相開關(guān)信號。
專利摘要本實(shí)用新型涉及雷達(dá)接收領(lǐng)域,具體涉及一種雷達(dá)接收數(shù)字相干處理系統(tǒng)。包括用于接收并放大轉(zhuǎn)換的第一放大與電平轉(zhuǎn)換模塊和第二放大與電平轉(zhuǎn)換模塊，用于模數(shù)轉(zhuǎn)換的雙通道模數(shù)轉(zhuǎn)換器，用于相干處理的FPGA相干處理模塊，系統(tǒng)時鐘，接口電平轉(zhuǎn)換模塊，用于數(shù)模轉(zhuǎn)換雙通道數(shù)模轉(zhuǎn)換器，用于對輸出信號進(jìn)行放大的第一放大器和第二放大器，用于為系統(tǒng)供電的電源變換模塊。在FPGA相干處理模塊中利用數(shù)字信號處理技術(shù)，采取中頻直接數(shù)字化，通過發(fā)射主波樣本信號與中頻回波數(shù)字信號進(jìn)行卷積運(yùn)算，消除發(fā)射信號初相、頻率不穩(wěn)、幅度不穩(wěn)的影響，實(shí)現(xiàn)數(shù)字穩(wěn)頻穩(wěn)相、自適應(yīng)頻率補(bǔ)償、接收相干處理，能增加系統(tǒng)的穩(wěn)定性和可靠性，并提高整機(jī)系統(tǒng)的雜波抑制能力。
文檔編號G01S7/36GK203084187SQ20132003625
公開日2013年7月24日 申請日期2013年1月23日 優(yōu)先權(quán)日2013年1月23日
發(fā)明者徐洪春, 王遞進(jìn) 申請人:武漢華博通訊有限公司