一種基于fpga的雷達(dá)成像并行化方法
【專利摘要】本發(fā)明涉及一種基于FPGA的雷達(dá)成像并行化方法，包括圖像并行化、數(shù)據(jù)并行化以及流水并行化，對(duì)于相互獨(dú)立的成像點(diǎn)：通過(guò)圖像級(jí)的并行化處理，將成像任務(wù)平均分配到若干個(gè)芯片中并行執(zhí)行；對(duì)于單個(gè)芯片中的成像任務(wù)，通過(guò)脈沖級(jí)的并行化處理，對(duì)各個(gè)像素點(diǎn)對(duì)應(yīng)的圖像源數(shù)據(jù)進(jìn)行反投影運(yùn)算，并將得到的反投影值輸出；對(duì)于BP算法中反投影運(yùn)算部分，通過(guò)流水級(jí)的并行化處理，將目標(biāo)圖像的像素點(diǎn)按行劃分，從而完成像素點(diǎn)的反投影運(yùn)算。有益效果為：采用混合并行化的方法，結(jié)合硬件資源條件，將圖像域并行化、脈沖域并行化與流水級(jí)并行化相結(jié)合，并充分利用FPGA高速運(yùn)行的優(yōu)勢(shì)，在運(yùn)算單元內(nèi)部采用流水線的并行化方法，使運(yùn)算單元得到更充分的優(yōu)化。
【專利說(shuō)明】—種基于FPGA的雷達(dá)成像并行化方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及成像方法，尤其涉及一種基于FPGA的雷達(dá)成像并行化方法。
【背景技術(shù)】
[0002]合成孔徑雷達(dá)(SAR)具有對(duì)區(qū)域目標(biāo)、運(yùn)動(dòng)目標(biāo)進(jìn)行成像和識(shí)別的能力，能夠提供被照射地區(qū)地表的二維甚至三維的圖像，因此在軍事和民用領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。SAR回波數(shù)據(jù)量大以及成像算法運(yùn)算量高等特性對(duì)信號(hào)處理器的速度提出了嚴(yán)格的要求。對(duì)于要求實(shí)時(shí)成像的場(chǎng)合，單個(gè)處理器的處理速度已遠(yuǎn)遠(yuǎn)達(dá)不到要求，數(shù)據(jù)處理效率低下。

【發(fā)明內(nèi)容】

[0003]本發(fā)明目的在于克服以上現(xiàn)有技術(shù)之不足，提供一種通過(guò)軟、硬件相結(jié)合實(shí)現(xiàn)的基于FPGA的雷達(dá)成像并行化方法，具體有以下技術(shù)方案實(shí)現(xiàn):
所述基于FPGA的雷達(dá)成像并行化方法，包括圖像并行化處理、數(shù)據(jù)并行化處理以及流水并行化處理，
對(duì)于相互獨(dú)立的成像點(diǎn):通過(guò)圖像級(jí)的并行化處理，將成像任務(wù)平均分配到若干個(gè)芯片中并行執(zhí)行；
對(duì)于單個(gè)芯片中的成像任務(wù)，通過(guò)脈沖級(jí)的并行化處理，對(duì)各個(gè)像素點(diǎn)對(duì)應(yīng)的圖像源數(shù)據(jù)進(jìn)行反投影運(yùn)算，并將得到的反投影值輸出；
對(duì)于BP算法中反投影運(yùn)算部分，通過(guò)流水級(jí)的并行化處理，將目標(biāo)圖像的像素點(diǎn)按行劃分，從而完成像素點(diǎn)的反投影運(yùn)算。
[0004]所述基于FPGA的雷達(dá)成像并行化方法的進(jìn)一步設(shè)計(jì)在于，所述圖像級(jí)的并行化處理將圖像劃分成若干個(gè)像素相同的部分，并將每個(gè)部分中的各個(gè)像素點(diǎn)分配至對(duì)應(yīng)的芯片。
[0005]所述基于FPGA的雷達(dá)成像并行化方法的進(jìn)一步設(shè)計(jì)在于，所述脈沖級(jí)的并行化處理將回波脈沖平均分配到對(duì)應(yīng)芯片的若干個(gè)處理單元中，待各處理單元中計(jì)算并輸出反投影值，再將各像素點(diǎn)對(duì)應(yīng)的反投影值進(jìn)行累加，從而得到最終的圖像。
[0006]所述基于FPGA的雷達(dá)成像并行化方法的進(jìn)一步設(shè)計(jì)在于，所述流水級(jí)的并行化處理將經(jīng)過(guò)劃分的目標(biāo)圖像的像素點(diǎn)按行或列劃分，采用流水線的方法，每級(jí)流水完成一行或列像素點(diǎn)的反投影運(yùn)算，通過(guò)多級(jí)流水并行執(zhí)行。
[0007]所述基于FPGA的雷達(dá)成像并行化方法的進(jìn)一步設(shè)計(jì)在于，所述芯片采用FPGA。
[0008]本發(fā)明的優(yōu)點(diǎn)如下:
本發(fā)明采用混合并行化的方法，結(jié)合硬件資源條件，將圖像域并行化、脈沖域并行化與流水級(jí)并行化相結(jié)合，并充分利用FPGA高速運(yùn)行的優(yōu)勢(shì)，在運(yùn)算單元內(nèi)部采用流水線的并行化方法，使該算法得到更充分的優(yōu)化，有效避免的FPGA片內(nèi)存儲(chǔ)資源有限的資源限制，有效提高了算法的運(yùn)算效率，在大場(chǎng)景成像中，為BP算法的實(shí)時(shí)成像提供了一種有效地解決方案，也為提高其他SAR成像算法的運(yùn)算效率提供了一種有效地解決途徑。
【專利附圖】

【附圖說(shuō)明】
[0009]圖1為本發(fā)明圖像級(jí)和脈沖級(jí)并行化過(guò)程示意圖。
[0010]圖2為實(shí)驗(yàn)平臺(tái)示意圖。
[0011]圖3為第k次BP運(yùn)算前流水級(jí)并行化示意圖。
[0012]圖4為第k次BP運(yùn)算后流水級(jí)并行化示意圖。
[0013]圖5為第k+1次BP運(yùn)算前流水級(jí)并行化示意圖。
[0014]圖6為第k+1次BP運(yùn)算后流水級(jí)并行化示意圖。
[0015]圖7為BP算法流程圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖對(duì)本發(fā)明方案進(jìn)行詳細(xì)說(shuō)明。
[0017]如圖1，本實(shí)施例提供的基于FPGA的雷達(dá)成像并行化方法，包括圖像并行化處理、數(shù)據(jù)并行化處理以及流水并行化處理。對(duì)于相互獨(dú)立的成像點(diǎn)，通過(guò)圖像級(jí)的并行化處理，將成像任務(wù)平均分配到若干個(gè)芯片中并行執(zhí)行。對(duì)于單個(gè)芯片中的成像任務(wù)，通過(guò)脈沖級(jí)的并行化處理，對(duì)各個(gè)像素點(diǎn)對(duì)應(yīng)的圖像源數(shù)據(jù)進(jìn)行反投影運(yùn)算，并將得到的反投影值輸出。對(duì)于BP算法中反投影運(yùn)算部分，通過(guò)流水級(jí)的并行化處理，將目標(biāo)圖像的像素點(diǎn)按行劃分，從而完成像素點(diǎn)的反投影運(yùn)算。BP算法是一種基于時(shí)域處理的SAR成像算法，該算法用時(shí)延代替了相位的概念，與頻率無(wú)關(guān)，故適用于載機(jī)任意運(yùn)動(dòng)的SAR成像，其流程參見(jiàn)圖7。本實(shí)施例中的芯片采用FPGA。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化和自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期，提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理等方面有非常廣泛的應(yīng)用。
[0018]圖像級(jí)的并行化是指，將圖像中的各個(gè)像素點(diǎn)的反投影運(yùn)算分配到不同的處理器(FPGA芯片)中并行計(jì)算。理論上來(lái)說(shuō)，可以給每一個(gè)像素點(diǎn)的反投影運(yùn)算分配一個(gè)處理單元，從而實(shí)現(xiàn)在圖像域的完全并行。而實(shí)際應(yīng)用中，由于硬件資源的限制，這種理想化的分配方案很難實(shí)現(xiàn)，可以根據(jù)實(shí)際的硬件條件將圖像進(jìn)行合理的劃分，如本實(shí)施例采用四片F(xiàn)PGA芯片，則可將圖像平均分成四塊，每片F(xiàn)PGA完成1/4圖像的反投影成像，最后在拼接成整幅圖像輸出。
[0019]脈沖級(jí)的并行化處理將經(jīng)過(guò)處理后的波脈沖數(shù)據(jù)分配到多個(gè)反投影運(yùn)算單元中并行處理。由于算法中每一個(gè)回波脈沖均需反投影到目標(biāo)圖像的所有像素點(diǎn)上，即每個(gè)像素點(diǎn)均需累加該脈沖的反投影值，故將回波脈沖平均分配到各個(gè)處理單元中，待各處理單元中的反投影值計(jì)算完后，將各像素點(diǎn)對(duì)應(yīng)的反投影值進(jìn)行累加，從而得到最終的圖像。
[0020]流水級(jí)的并行化處理將經(jīng)過(guò)劃分的目標(biāo)圖像的像素點(diǎn)按行或列劃分，采用流水線的方法，每級(jí)流水完成一行或列像素點(diǎn)的反投影運(yùn)算，通過(guò)多級(jí)流水并行執(zhí)行。根據(jù)該流水級(jí)的并行化處理方式提出了一種脈動(dòng)BP數(shù)據(jù)流程。以兩個(gè)數(shù)據(jù)存儲(chǔ)器MemO、Meml為例，每個(gè)存儲(chǔ)器包括兩個(gè)存儲(chǔ)體分別以O(shè)、I標(biāo)記。反投影運(yùn)算的數(shù)據(jù)傳輸方式如圖3-6所示。當(dāng)流水建立后，如圖3、4，對(duì)應(yīng)于第k次BP組運(yùn)算前后，反投影運(yùn)算單元從標(biāo)號(hào)為0的存儲(chǔ)體讀取源圖像數(shù)據(jù)，經(jīng)過(guò)反投影運(yùn)算后，結(jié)果圖像數(shù)據(jù)存儲(chǔ)在標(biāo)號(hào)為I的存儲(chǔ)體，每個(gè)反投影運(yùn)算單元都這樣脈動(dòng)進(jìn)行上述過(guò)程，數(shù)據(jù)流從DDRl不斷脈動(dòng)到DDR2 ;與此同時(shí)DMA從DDRl向MemO中標(biāo)號(hào)為I的存儲(chǔ)體搬運(yùn)第M=k次BP組運(yùn)算源圖像數(shù)據(jù)，且DMA從Meml中標(biāo)號(hào)為O的存儲(chǔ)體向DDR2中搬運(yùn)第M=k次BP組運(yùn)算結(jié)果圖像數(shù)據(jù)。如圖5、6，對(duì)應(yīng)于第M=k+1次BP組運(yùn)算前后，反投影運(yùn)算單元從標(biāo)號(hào)為I的存儲(chǔ)體讀取源圖像數(shù)據(jù)，經(jīng)過(guò)反投影運(yùn)算后，結(jié)果圖像數(shù)據(jù)存儲(chǔ)在標(biāo)號(hào)為O的存儲(chǔ)體，每個(gè)反投影運(yùn)算單元都這樣脈動(dòng)進(jìn)行上述過(guò)程；與此同時(shí)DMA從DDRl向MemO中標(biāo)號(hào)為O的存儲(chǔ)體搬運(yùn)第M=k+1次BP組運(yùn)算源圖像數(shù)據(jù)，且DMA從Meml中標(biāo)號(hào)為I的存儲(chǔ)體向DDR2中搬運(yùn)第M= k+Ι次BP組運(yùn)算結(jié)果圖像數(shù)據(jù)。
[0021]為驗(yàn)證本發(fā)明的有效性，在Xilinx公司的Virtex-6 FPGA上完成該算法的雷達(dá)回波數(shù)據(jù)成像。其中，合成孔徑雷達(dá)回波數(shù)據(jù)個(gè)數(shù)為8192個(gè)，目標(biāo)圖像大小為4096*2048，系統(tǒng)共有四塊FPGA芯片，芯片間通過(guò)ROCKET I/O完成數(shù)據(jù)通信。芯片內(nèi)的架構(gòu)圖如圖2所
/Jn ο
[0022]首先，對(duì)目標(biāo)圖像進(jìn)行任務(wù)劃分。每片F(xiàn)PGA完成1/4圖像的反投影成像。其次，考慮到芯片內(nèi)的存儲(chǔ)資源有限，故在每片F(xiàn)PGA中集成8個(gè)反投影運(yùn)算加速核，即每片F(xiàn)PGA可同時(shí)進(jìn)行完成8個(gè)回波脈沖的反投影運(yùn)算，4片F(xiàn)PGA則可同時(shí)完成32個(gè)脈沖的反投影運(yùn)
笪
ο
[0023]通過(guò)DMA將若干個(gè)脈沖數(shù)據(jù)從片外讀到片內(nèi)存儲(chǔ)器，然后，對(duì)這些脈沖數(shù)據(jù)進(jìn)行距離壓縮后，反投影運(yùn)算處理單元即可同時(shí)從相應(yīng)的存儲(chǔ)器中讀取數(shù)據(jù)并進(jìn)行反投影運(yùn)算。運(yùn)算完成后，將圖像數(shù)據(jù)搬運(yùn)到片外，將下一行網(wǎng)格點(diǎn)數(shù)據(jù)讀取到片內(nèi)存儲(chǔ)器中進(jìn)行運(yùn)算，直到所有網(wǎng)格點(diǎn)數(shù)據(jù)均完成運(yùn)算。`
[0024]本實(shí)施實(shí)例中，F(xiàn)PGA的運(yùn)行頻率為62.5MHz，最終的運(yùn)算時(shí)間為72s，比未經(jīng)過(guò)并行化的算法運(yùn)行時(shí)間快了近20倍。
【權(quán)利要求】
1.一種基于FPGA的雷達(dá)成像并行化方法，其特征在于包括圖像并行化、數(shù)據(jù)并行化以及流水并行化， 對(duì)于相互獨(dú)立的成像點(diǎn):通過(guò)圖像級(jí)的并行化處理，將成像任務(wù)平均分配到若干個(gè)芯片中并行執(zhí)行； 對(duì)于單個(gè)芯片中的成像任務(wù)，通過(guò)脈沖級(jí)的并行化處理，對(duì)各個(gè)像素點(diǎn)對(duì)應(yīng)的圖像源數(shù)據(jù)進(jìn)行反投影運(yùn)算，并將得到的反投影值輸出； 對(duì)于BP算法中反投影運(yùn)算部分，通過(guò)流水級(jí)的并行化處理，將目標(biāo)圖像的像素點(diǎn)按行劃分，從而完成像素點(diǎn)的反投影運(yùn)算。
2.根據(jù)權(quán)利要求1所述的基于FPGA的雷達(dá)成像并行化方法，其特征在于所述圖像級(jí)的并行化處理將圖像劃分成若干個(gè)像素相同的部分，并將每個(gè)部分中的各個(gè)像素點(diǎn)分配至對(duì)應(yīng)的芯片。
3.根據(jù)權(quán)利要求2所述的基于FPGA的雷達(dá)成像并行化方法，其特征在于所述脈沖級(jí)的并行化處理將回波脈沖平均分配到對(duì)應(yīng)芯片的若干個(gè)處理單元中，待各處理單元中計(jì)算并輸出反投影值，再將各像素點(diǎn)對(duì)應(yīng)的反投影值進(jìn)行累加，從而得到最終的圖像。
4.根據(jù)權(quán)利要求3所述的基于FPGA的雷達(dá)成像并行化方法，其特征在于所述流水級(jí)的并行化處理將經(jīng)過(guò)劃分的目標(biāo)圖像的像素點(diǎn)按行或列劃分，采用流水線的方法，每級(jí)流水完成一行或列像素點(diǎn)的反投影運(yùn)算，通過(guò)多級(jí)流水并行執(zhí)行。
5.根據(jù)權(quán)利要求4所述的基于FPGA的雷達(dá)成像并行化方法，其特征在于所述芯片采用FPGA。
【文檔編號(hào)】G01S13/90GK103809177SQ201310738571
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】潘紅兵, 魯亞楠, 李麗, 何書專, 魯恒亞, 李偉, 沙金 申請(qǐng)人:南京大學(xué)