基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)的制作方法
【專利摘要】一種基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)，包括上位機(jī)、模擬量采集卡、模擬量轉(zhuǎn)換模塊，還包括主CPU、FPGA控制的報(bào)文檢測(cè)模塊、恒溫晶振和暫態(tài)模擬量采集前置。本發(fā)明針對(duì)目前現(xiàn)有合并單元應(yīng)用的技術(shù)現(xiàn)狀，開發(fā)出基于模擬量數(shù)字化傳遞的合并單元精確時(shí)間離散測(cè)試的暫態(tài)測(cè)試系統(tǒng)，以滿足電力系統(tǒng)繼電保護(hù)對(duì)于智能變電站合并單元在故障情況下的時(shí)間特性的測(cè)試。本發(fā)明采用暫穩(wěn)態(tài)一體化設(shè)計(jì)，測(cè)試系統(tǒng)不僅僅支持暫態(tài)測(cè)試也支持穩(wěn)態(tài)時(shí)間測(cè)試。本發(fā)明可以精確地測(cè)試模擬量輸入合并單元基于離散數(shù)據(jù)傳輸?shù)臄?shù)字量暫態(tài)精度，為智能變電站的大面積推廣提供檢測(cè)依據(jù)。
【專利說明】基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)
[0001]【技術(shù)領(lǐng)域】
本發(fā)明涉及一種智能變電站繼電保護(hù)裝置在接入模擬量合并單元輸入過程中的時(shí)間特性測(cè)試系統(tǒng)，屬電力系統(tǒng)智能變電站繼電保護(hù)校驗(yàn)領(lǐng)域。
[0002]【背景技術(shù)】
目前，智能變電站以及數(shù)字化變電站的發(fā)展已經(jīng)進(jìn)入到大面積工程應(yīng)用階段，隨著電子式互感器、傳統(tǒng)互感器+合并單元模式的大量應(yīng)用，合并單元將正式成為智能變電站以及數(shù)字化變電站的智能設(shè)備。隨著國家電網(wǎng)公司Q/GDW441-2010《智能變電站繼電保護(hù)技術(shù)規(guī)范》的發(fā)布，基于時(shí)間控制的合并單元也已經(jīng)在智能變電站中大量應(yīng)用，其中對(duì)合并單元的延時(shí)特性以及SMV報(bào)文時(shí)間抖動(dòng)特性都已做出比較明確的規(guī)范，同步信號(hào)已經(jīng)與保護(hù)無關(guān)，那么繼電保護(hù)裝置所依賴的采樣值特性完全由合并單元的時(shí)間特性決定，目前各大模擬量輸入的合并單元的設(shè)備制造商均實(shí)現(xiàn)了合并單元數(shù)字量報(bào)文輸出的時(shí)間特性控制，其中延時(shí)特性，時(shí)間抖動(dòng)特性基本滿足了國家電網(wǎng)公司0/601441-2010《智能變電站繼電保護(hù)技術(shù)規(guī)范》中對(duì)于合并單元時(shí)間特性的要求。這些時(shí)間特性的要求主要是為明確繼電保護(hù)設(shè)備對(duì)于合并單元模擬量轉(zhuǎn)換的精度要求，而這些要求主要應(yīng)體現(xiàn)在其暫態(tài)特性方面，但目前關(guān)于這些時(shí)間特性的測(cè)試主要都是基于合并單元穩(wěn)態(tài)特性，關(guān)于合并單元離散數(shù)字的暫態(tài)性能還沒有指標(biāo)性要求，關(guān)于合并單元暫態(tài)特性測(cè)試領(lǐng)域更是一片空白。
[0003]所以從目前現(xiàn)狀來看，迫切需要一種裝置來測(cè)試基于精確離散時(shí)間控制測(cè)試合并單元的數(shù)字量離散傳輸?shù)臅簯B(tài)指標(biāo)。且這種測(cè)試是不依賴于合并單元同步系統(tǒng)的。 [0004]
【發(fā)明內(nèi)容】

本發(fā)明的目的是，為了解決智能變電站以及數(shù)字化變電站對(duì)于合并單元在暫態(tài)情況下的延時(shí)特性以及時(shí)間抖動(dòng)特性等方面的測(cè)試要求，并針對(duì)目前現(xiàn)有合并單元應(yīng)用的技術(shù)現(xiàn)狀，開發(fā)出基于模擬量數(shù)字化傳遞的合并單元精確時(shí)間離散測(cè)試的暫態(tài)測(cè)試系統(tǒng)，以滿足電力系統(tǒng)繼電保護(hù)對(duì)于智能變電站合并單元在故障情況下的時(shí)間特性的測(cè)試。
[0005]實(shí)現(xiàn)本發(fā)明的技術(shù)方案是，基于模擬量數(shù)字化傳遞的合并單元精確時(shí)間特性測(cè)試儀依賴暫態(tài)采集的模擬量前置與被試合并單元相同的模擬信號(hào)，依托FPGA的精確時(shí)間測(cè)量以獲得模擬量合并單元的暫態(tài)延時(shí)值，以及報(bào)文發(fā)送的延時(shí)抖動(dòng)數(shù)據(jù)。同時(shí)采用錄波技術(shù)在暫態(tài)過程以及同步異常等情況造成延時(shí)抖動(dòng)的突然變化過程中來測(cè)試合并單元的模擬量變化情況，以期獲得模擬量輸入合并單元在同步正常與異常、暫態(tài)過程等各種極端工況下的時(shí)間變化特性與模擬量之間的關(guān)系。
[0006]合并單元MU由于同步處理，數(shù)據(jù)打包，程序任務(wù)調(diào)度，光纖收發(fā)接口等環(huán)節(jié)的影響，數(shù)據(jù)幀到達(dá)保護(hù)裝置時(shí)，存在一定的隨機(jī)時(shí)間抖動(dòng)，即采樣值報(bào)文的到達(dá)時(shí)刻Θ l(t)是帶有隨機(jī)抖動(dòng)的，尤其是經(jīng)過網(wǎng)絡(luò)以后的該抖動(dòng)值可達(dá)到30~40微秒。為了解決上述問題，采用數(shù)字式相位鎖定器(DPLL)的原理對(duì)時(shí)標(biāo)0 1(t)進(jìn)行消抖，得到最終時(shí)標(biāo)0 2(t)。原理示意圖如圖1所示。
[0007]原始采樣值報(bào)文的到達(dá)節(jié)拍構(gòu)成DPLL的初始輸入量Θ I⑴，在DPLL啟動(dòng)初始時(shí)，θ2α)=θ ?α)。不論是累計(jì)誤差或是時(shí)間抖動(dòng)造成的θ ?α)與θ2α)的失步，均由鑒相器完成兩者時(shí)間差值計(jì)算。該差值作為環(huán)路濾波器的輸入量Vl (t)，設(shè)計(jì)一個(gè)IIR型低通濾波器來保證良好的跟蹤速度和穩(wěn)定性，濾波輸出為V2(t)。V2(t)作為壓控振蕩器的輸入量，按其幅值的大小來確定跟蹤調(diào)節(jié)步長(zhǎng)，在不超過IS的時(shí)間內(nèi)完成0 2(t)的整個(gè)跟蹤過程，以上環(huán)節(jié)在DPLL的運(yùn)行中連續(xù)循環(huán)進(jìn)行。
[0008]本發(fā)明基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)包括主CPU、模擬量采集板卡、模擬量轉(zhuǎn)換模塊、FPGA控制的報(bào)文檢測(cè)模塊、恒溫晶振、暫態(tài)模擬量采集前置和上位機(jī)。主CPU分別與上位機(jī)、FPGA控制的報(bào)文檢測(cè)模塊連接；模擬量采集板卡一端連接上位機(jī)，一端連接模擬量轉(zhuǎn)換模塊；恒溫晶振分別連接主CPU、模擬量轉(zhuǎn)換模塊和FPGA控制的報(bào)文檢測(cè)模塊；被試合并單元的輸出端接FPGA控制的報(bào)文檢測(cè)模塊；測(cè)試系統(tǒng)與合并單元同時(shí)接入模擬量信號(hào)，接入測(cè)試系統(tǒng)的模擬量信號(hào)通過暫態(tài)模擬量采集前置到FPGA控制的報(bào)文檢測(cè)模塊,再通過FPGA控制的報(bào)文檢測(cè)模塊到主CPU的報(bào)文控制模塊。
[0009]本發(fā)明基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)是為智能變電站數(shù)字化采樣體系采樣值點(diǎn)對(duì)點(diǎn)傳輸合并單元暫態(tài)時(shí)間特性的測(cè)試而開發(fā)的，通過繼電保護(hù)測(cè)試儀外加模擬量，測(cè)試系統(tǒng)與合并單元同時(shí)接入模擬信號(hào)，高精度板卡采集模擬信號(hào)，F(xiàn)PGA接收來自被試合并單元的9-2報(bào)文信號(hào)，通過計(jì)算板卡接收數(shù)據(jù)與被試合并單元數(shù)字量之間的相位角差計(jì)算出合并單元的額定延時(shí)，并通過鎖相環(huán)計(jì)算出被試合并單元延時(shí)發(fā)送抖動(dòng)度。利用FPGA硬件高可靠性以及分辨率實(shí)時(shí)計(jì)算出合并單元發(fā)送報(bào)文的延時(shí)抖動(dòng)度。利用暫態(tài)采樣前置采集暫態(tài)電流信號(hào)，采用錄播技術(shù)比較暫態(tài)采樣前置的模擬量采集起始點(diǎn)時(shí)刻與被試合并單元的起始點(diǎn)時(shí)刻。
[0010]本發(fā)明系統(tǒng)采用外置暫態(tài)采集單元，將暫態(tài)采集與測(cè)試系統(tǒng)本體分開，防止暫態(tài)大電流信號(hào)進(jìn)入測(cè)試系統(tǒng)造成損壞。
[0011]本發(fā)明采集單元采用電池供電，采樣系統(tǒng)采用浮地系統(tǒng)保證大電流信號(hào)干擾不影響測(cè)試的整體精度。
[0012]本發(fā)明系統(tǒng)采用實(shí)時(shí)電流相位判別，按照暫態(tài)相位角關(guān)系測(cè)試合并單元的暫態(tài)延時(shí)；本發(fā)明支持多種暫態(tài)指標(biāo)測(cè)試，可分別測(cè)試同步暫態(tài)精度、離散暫態(tài)精度、離散鎖相暫態(tài)精度。
[0013]本發(fā)明的有益效果是，本發(fā)明系統(tǒng)外置暫態(tài)采集單元，將暫態(tài)采集與測(cè)試系統(tǒng)本體分開，防止暫態(tài)大電流信號(hào)進(jìn)入測(cè)試系統(tǒng)造成損壞。本發(fā)明采集單元采用電池供電，采樣系統(tǒng)采用浮地系統(tǒng)保證大電流信號(hào)干擾不影響測(cè)試的整體精度。因?yàn)楸景l(fā)明采用強(qiáng)大的嵌入式操作系統(tǒng)以及FPGA作為測(cè)試系統(tǒng)的終端測(cè)試設(shè)備，所以具有很好的實(shí)時(shí)性測(cè)試，快速響應(yīng)，能滿足智能變電站過程層報(bào)文的實(shí)時(shí)性要求，時(shí)間分辨率可以達(dá)到20ns。本發(fā)明不用導(dǎo)入CID文件格式，直接按照?qǐng)?bào)文里的配置信息來實(shí)現(xiàn)合并單元校驗(yàn)工作。本發(fā)明采用實(shí)時(shí)電流相位判別，按照暫態(tài)相位角關(guān)系測(cè)試合并單元的暫態(tài)延時(shí)。本發(fā)明支持多種暫態(tài)指標(biāo)測(cè)試，可分別測(cè)試同步暫態(tài)精度、離散暫態(tài)精度、離散鎖相暫態(tài)精度。本發(fā)明采用暫穩(wěn)態(tài)一體化設(shè)計(jì)，測(cè)試系統(tǒng)不僅僅支持暫態(tài)測(cè)試也支持穩(wěn)態(tài)時(shí)間測(cè)試。本發(fā)明可以精確地測(cè)試模擬量輸入合并單元基于離散數(shù)據(jù)傳輸?shù)臄?shù)字量暫態(tài)精度，為智能變電站的大面積推廣提供檢測(cè)依據(jù)。
【專利附圖】

【附圖說明】[0014]圖1為數(shù)字式相位鎖定器進(jìn)行時(shí)間的消抖原理框圖；
圖2為本發(fā)明基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0015]本發(fā)明實(shí)施例基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)由主CPU、模擬量采集板卡、模擬量轉(zhuǎn)換模塊、FPGA控制的報(bào)文檢測(cè)模塊、恒溫晶振、暫態(tài)模擬量采集前置和上位機(jī)組成。
[0016]其中，F(xiàn)PGA采用Xilinx的Spartan3系列產(chǎn)品XC3S1500，來實(shí)現(xiàn)合并單元MU的以太網(wǎng)采樣值和FT3采樣值接收，F(xiàn)PGA同樣基于上述恒溫晶振，對(duì)每個(gè)采樣值進(jìn)行精確時(shí)間標(biāo)定，F(xiàn)PGA良好的時(shí)序控制能力能將接收環(huán)節(jié)的時(shí)間抖動(dòng)控制在納秒級(jí)別。
[0017]采用Freescale公司的MPC8247嵌入式微處理器，該處理器屬于PowerQUICC II系列，包含一個(gè)基于PowerPC MPC603e的內(nèi)核，和一個(gè)通信處理內(nèi)核CPM。測(cè)試裝置的應(yīng)用軟件以vxworks嵌入式實(shí)時(shí)操作系統(tǒng)為平臺(tái)，C語言編寫。
[0018]連接本系統(tǒng)的光纖收發(fā)器采用Agilent的AFBR5803，以保證有足夠的帶寬和響應(yīng)速度。
[0019]上位機(jī)的程序基于美國NI公司的Labview平臺(tái)開發(fā)，該平臺(tái)在虛擬儀器、測(cè)量控制和仿真領(lǐng)域，具有獨(dú)到的優(yōu)勢(shì)，延時(shí)測(cè)試充分利用其數(shù)據(jù)和圖形處理能力，以及方便的圖形化G語言開發(fā)能力，完成標(biāo)準(zhǔn)源和試品的數(shù)據(jù)接收，誤差分析，波形繪制，數(shù)據(jù)存儲(chǔ)和事后分析功能。
[0020]在沒有外接同步信號(hào)源的情況下，依靠自身的恒溫晶振來實(shí)現(xiàn)被試合并單元的時(shí)間特性測(cè)試。
【權(quán)利要求】
1.一種基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)，包括上位機(jī)、模擬量采集卡、模擬量轉(zhuǎn)換模塊，其特征在于，所述系統(tǒng)還包括主CPU、FPGA控制的報(bào)文檢測(cè)模塊、恒溫晶振和暫態(tài)模擬量采集前置；主CPU分別與上位機(jī)、FPGA控制的報(bào)文檢測(cè)模塊連接；模擬量采集板卡一端連接上位機(jī)，一端連接模擬量轉(zhuǎn)換模塊；恒溫晶振分別連接主CPU、模擬量轉(zhuǎn)換模塊和FPGA控制的報(bào)文檢測(cè)模塊；被試合并單元的輸出端接FPGA控制的報(bào)文檢測(cè)模塊；測(cè)試系統(tǒng)與合并單元同時(shí)接入模擬量信號(hào)，接入測(cè)試系統(tǒng)的模擬量信號(hào)通過暫態(tài)模擬量采集前置到FPGA控制的報(bào)文檢測(cè)模塊，再通過FPGA控制的報(bào)文檢測(cè)模塊到主CPU的報(bào)文控制模塊。
2.根據(jù)權(quán)利要求1所述的基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)，其特征在于，所述測(cè)試系統(tǒng)與合并單元同時(shí)接入模擬信號(hào)，高精度板卡采集模擬信號(hào)，所述FPGA接收來自被試合并單元的9-2報(bào)文信號(hào)，通過計(jì)算板卡接收數(shù)據(jù)與被試合并單元數(shù)字量之間的相位角差計(jì)算出合并單元的額定延時(shí)，并通過鎖相環(huán)計(jì)算出被試合并單元延時(shí)發(fā)送抖動(dòng)度。
3.根據(jù)權(quán)利要求1所述的基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)，其特征在于，所述測(cè)試系統(tǒng)采用實(shí)時(shí)電流相位判別，按照暫態(tài)相位角關(guān)系測(cè)試合并單元的暫態(tài)延時(shí)；所述系統(tǒng)支持多種暫態(tài)指標(biāo)測(cè)試，可分別測(cè)試同步暫態(tài)精度、離散暫態(tài)精度、離散鎖相暫態(tài)精度。
4.根據(jù)權(quán)利要求1所述的基于精確離散時(shí)間控制的合并單元暫態(tài)測(cè)試系統(tǒng)，其特征在于，所述測(cè)試系統(tǒng)采用外置暫態(tài)采集單元，將暫態(tài)采集與測(cè)試系統(tǒng)本體分開，防止暫態(tài)大電流信號(hào)進(jìn)入測(cè)試系統(tǒng)造成損壞。
【文檔編號(hào)】G01R31/00GK103869182SQ201310710509
【公開日】2014年6月18日 申請(qǐng)日期:2013年12月20日 優(yōu)先權(quán)日:2013年12月20日
【發(fā)明者】舒展, 鄒進(jìn), 謝國強(qiáng), 余侃勝, 熊麗霞 申請(qǐng)人:國家電網(wǎng)公司, 國網(wǎng)江西省電力科學(xué)研究院