測(cè)量小電容失配特性的測(cè)試結(jié)構(gòu)和方法
【專利摘要】本發(fā)明提出了一種小電容失配特性的測(cè)試結(jié)構(gòu)，包括由兩對(duì)PMOS/NMOS管組成的兩個(gè)完全對(duì)稱設(shè)置的類反相器，其中PMOS管的柵極共同連接PMOS時(shí)鐘信號(hào)端；NMOS管的柵極共同連接NMOS時(shí)鐘信號(hào)端，PMOS時(shí)鐘信號(hào)端和NMOS時(shí)鐘信號(hào)端控制每一對(duì)PMOS管和NMOS管不同時(shí)導(dǎo)通。每一對(duì)PMOS管和NMOS管的漏極連接待測(cè)的小電容的一端，且漏極與地之間有寄生電容。兩個(gè)小電容的另一端均連接控制信號(hào)端，在第一測(cè)量時(shí)間段內(nèi)控制信號(hào)端發(fā)出的控制信號(hào)為低電平；在第二測(cè)量時(shí)間段內(nèi)，當(dāng)PMOS管導(dǎo)通時(shí)控制信號(hào)為高電平，當(dāng)NMOS管導(dǎo)通時(shí)控制信號(hào)為低電平。兩個(gè)電流計(jì)在兩個(gè)測(cè)量時(shí)段內(nèi)分別測(cè)量流經(jīng)類反相器的電流值，以獲得兩個(gè)小電容的電容值及電容失配特性。本發(fā)明能夠準(zhǔn)確測(cè)量和表征小電容失配特性。
【專利說明】測(cè)量小電容失配特性的測(cè)試結(jié)構(gòu)和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種準(zhǔn)確測(cè)量小電容失配特性的測(cè)試結(jié)構(gòu)和測(cè)量方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，金屬連線的寄生電容對(duì)集成電路性能的影響越來越舉足輕重，因此，如何準(zhǔn)確表征金屬連線的寄生電容受到越來越多的關(guān)注和研究。常見的電容測(cè)試儀器一般可準(zhǔn)確測(cè)量到PF量級(jí)(I(T12F)，而單位面積的金屬連線電容通常很小，因此人們通常需要設(shè)計(jì)很大面積的測(cè)試結(jié)構(gòu)才可準(zhǔn)確測(cè)量金屬連線的電容。近年來，人們提出了一種 CBCM 技術(shù)(Charge-based Capacitance Measurement),可用于小電容(PF及pF以下量級(jí)電容)的準(zhǔn)確測(cè)量和表征，從而大大節(jié)省了金屬電容測(cè)試結(jié)構(gòu)的面積(J.C.Chen, etc., “An on-chip, attofarad interconnect charge-based capacitancemeasurement (CBCM) technique, ”in Proc.1EDM1996, pp.3.4.1 - 3.4.4)。圖 la 及圖1b 所不為典型的CBCM技術(shù)的測(cè)試原理圖。如圖1a所示，傳統(tǒng)的CBCM測(cè)試結(jié)構(gòu)主要由兩組NMOS/PMOS構(gòu)成兩個(gè)類反相器(pseudo-1nverter)的結(jié)構(gòu),每一個(gè)類反相器都有一個(gè)獨(dú)立的柵極輸入。圖中左邊的NM0S/PM0S構(gòu)成的類反相器連接電容校準(zhǔn)結(jié)構(gòu)，而右邊的NM0S/PM0S構(gòu)成的類反相器連接接地的待測(cè)電容結(jié)構(gòu)(圖1a中為兩條金屬互連線Metall及Metal2的互連線電容)。左右兩邊的電流I’及I分別通過兩個(gè)電流計(jì)進(jìn)行測(cè)量，而NMOS管和PMOS管的輸入信號(hào)則分別由兩個(gè)非交疊的時(shí)鐘信號(hào)Vl和V2進(jìn)行控制，時(shí)鐘信號(hào)Vl和V2的頻率相同，但信號(hào)周期中的占空比不同，即Vl的低電平持續(xù)時(shí)間完全包含V2的低電平持續(xù)時(shí)間，而V2的高電平持續(xù)時(shí)間完全包含Vl的高電平持續(xù)時(shí)間，如圖1b所示。之所以要求Vl和V2為非交疊的時(shí)鐘信號(hào)，這是為了保證在測(cè)量電容大小的任一時(shí)刻，NM0S/PM0S管中只有一個(gè)器件可以導(dǎo)通，當(dāng)PMOS管導(dǎo)通NMOS管截止時(shí)，右邊測(cè)試結(jié)構(gòu)中的待測(cè)電容結(jié)構(gòu)被充電；隨后當(dāng)NMOS管導(dǎo)通PMOS管截止時(shí)，這些電荷被釋放到接地端，于是在任何一個(gè)信號(hào)周期T內(nèi)，PMOS管和NMOS管可分別實(shí)現(xiàn)對(duì)待測(cè)電容結(jié)構(gòu)的充放電，其電荷變化所引起的電流則可通過電流計(jì)測(cè)得，從而待測(cè)電容Cdut可通過如下公式進(jìn)行計(jì)算，其中f為時(shí)鐘信號(hào)Vl和V2的信號(hào)頻率。
[0003]1-1' =Inet=CDUT.Vdd.f
[0004]小電容的失配特性(mismatch)對(duì)于集成電路性能的影響現(xiàn)在也是至關(guān)重要。目前對(duì)于小電容失配特性的表征主要還是通過設(shè)計(jì)一對(duì)面積很大的電容測(cè)試結(jié)構(gòu)進(jìn)行測(cè)量，其主要原因仍然是受限于測(cè)試儀器的精度。這種測(cè)試結(jié)構(gòu)的主要問題一方面是需要占用非常大的測(cè)試芯片的面積，增加了設(shè)計(jì)和研發(fā)成本，另一方面則是由于單個(gè)電容的測(cè)試結(jié)構(gòu)占用了相當(dāng)大的面積，這使得所表征的mismatch性能已經(jīng)不能完全反映電容的局部漲落特性。上述的CBCM技術(shù)雖然可以進(jìn)行小電容的準(zhǔn)確測(cè)量和表征，但仍無法測(cè)量小電容的失配特性。
【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的缺陷，在傳統(tǒng)CBCM技術(shù)的基礎(chǔ)上通過改進(jìn)測(cè)試結(jié)構(gòu)和控制信號(hào)提出了一種用于測(cè)量小電容失配特性的結(jié)構(gòu)和方法，能夠準(zhǔn)確測(cè)量和表征小電容失配特性，從而在節(jié)省成本的同時(shí)又保證了所表征的失配特性的合理性。
[0006]為達(dá)成上述目的，本發(fā)明提供一種小電容失配特性的測(cè)試結(jié)構(gòu)，用于測(cè)量尺寸完全相同的第一小電容和第二小電容的失配特性，所述測(cè)試結(jié)構(gòu)包括:
[0007]兩個(gè)完全對(duì)稱設(shè)置的第一類反相器和第二類反相器，所述第一類反相器包括相互連接的第一 PMOS管和第一匪OS管，所述第二類反相器包括相互連接的第二 PMOS管和第二NMOS管；所述第一 PMOS管和第二 PMOS管的源極共同連接至電源信號(hào)端；所述第一 NMOS管和第二 NMOS管的源極共同連接至接地信號(hào)端；所述第一 PMOS管和第一 NMOS管的漏極相連并作為所述第一類反相器的信號(hào)輸出端連接至所述第一小電容的一端，所述第二 PMOS管和第二 NMOS管的漏極相連并作為所述第二類反相器的信號(hào)輸出端連接至所述第二小電容的一端；所述第一類反相器的信號(hào)輸出端與所述接地信號(hào)端之間具有第一寄生電容，所述第二類反相器的信號(hào)輸出端與所述接地信號(hào)端之間具有第二寄生電容；
[0008]PMOS信號(hào)端及NMOS信號(hào)端，所述PMOS信號(hào)端連接至所述第一 PMOS管和第二 PMOS管的柵極并向其輸出PMOS時(shí)鐘信號(hào)，所述NMOS信號(hào)端連接至所述第一 NMOS管和第二 NMOS管的柵極并向其輸出NMOS時(shí)鐘信號(hào)，用以控制所述第一 PMOS管和第一 NMOS不同時(shí)導(dǎo)通，且所述第二 PMOS管和第二 NMOS管不同時(shí)導(dǎo)通；
[0009]控制信號(hào)端，連接所述第一小電容的另一端和所述第二小電容的另一端并輸出控制信號(hào)；在第一測(cè)量時(shí)間段內(nèi)，所述控制信號(hào)為低電平；在第二測(cè)量時(shí)間段內(nèi)，當(dāng)所述第一PMOS管和第二 PMOS管導(dǎo)通時(shí)所述控制信號(hào)為高電平，當(dāng)所述第一 NMOS管和所述第二 NMOS管導(dǎo)通時(shí)所述控制信號(hào)為低電平；
[0010]兩個(gè)電流計(jì)，用于在所述第一測(cè)量時(shí)間段和所述第二測(cè)量時(shí)間段分別測(cè)量流經(jīng)所述第一類反相器和所述第二類反相器的電流；以及
[0011]計(jì)算模塊，根據(jù)所述第一測(cè)量時(shí)間段及所述第二測(cè)量時(shí)間段檢測(cè)到的電流值，計(jì)算所述第一小電容和所述第二小電容的電容值及電容失配特性。
[0012]優(yōu)選的，所述PMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間完全包含所述NMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間，所述NMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間完全包含所述PMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間。
[0013]優(yōu)選的，在所述第二測(cè)量時(shí)間段內(nèi)，所述控制信號(hào)的高電平持續(xù)時(shí)間介于所述PMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間和所述NMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間之間，所述控制信號(hào)的低電平持續(xù)時(shí)間介于所述NMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間和所述PMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間之間。
[0014]優(yōu)選的，所述兩個(gè)電流計(jì)分別連接于所述第一 PMOS管的源極與所述電源信號(hào)端之間以及所述第二 PMOS管的源極與所述電源信號(hào)端之間。
[0015]優(yōu)選的，所述兩個(gè)電流計(jì)分別連接于所述第一 NMOS管的源極與所述接地信號(hào)端之間以及所述第二 NMOS管的源極與所述接地信號(hào)端之間。
[0016]優(yōu)選的，所述PMOS時(shí)鐘信號(hào)與所述匪OS時(shí)鐘信號(hào)的頻率相同。
[0017]本發(fā)明還提供一種利用上述小電容失配特性的測(cè)試結(jié)構(gòu)測(cè)量所述第一小電容和所述第二小電容的失配特性的方法，所述方法包括以下步驟:
[0018]在所述第一 PMOS管和第二 PMOS管的柵極施加所述PMOS時(shí)鐘信號(hào)，在所述第一NMOS管和第二 NMOS管的柵極施加所述NMOS時(shí)鐘信號(hào)，以使所述第一 PMOS管和第一 NMOS不同時(shí)導(dǎo)通，且所述第二 PMOS管和第二 NMOS管不同時(shí)導(dǎo)通；
[0019]在所述第一測(cè)量時(shí)間段內(nèi)，向所述第一小電容的另一端和所述第二小電容的另一端施加低電平的所述控制信號(hào)，測(cè)量所述兩個(gè)電流計(jì)所檢測(cè)到的電流；
[0020]在所述第二測(cè)量時(shí)間段內(nèi)，當(dāng)所述第一 PMOS管和第二 PMOS管導(dǎo)通時(shí)，向所述第一小電容的另一端和所述第二小電容的另一端施加高電平的所述控制信號(hào)，當(dāng)所述第一 NMOS管和所述第二 NMOS管導(dǎo)通時(shí)，向所述第一小電容的另一端和所述第二小電容的另一端施加低電平的所述控制信號(hào)，測(cè)量所述兩個(gè)電流計(jì)所檢測(cè)到的電流；以及
[0021]根據(jù)所述第一測(cè)量時(shí)間段及所述第二測(cè)量時(shí)間段檢測(cè)到的電流值，計(jì)算所述第一小電容和所述第二小電容的電容值及電容失配特性。
[0022]優(yōu)選的，所述PMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間完全包含所述NMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間，所述NMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間完全包含所述PMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間。
[0023]優(yōu)選的，在所述第二測(cè)量時(shí)間段內(nèi)，所述控制信號(hào)的高電平持續(xù)時(shí)間介于所述PMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間和所述NMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間之間，所述控制信號(hào)的低電平持續(xù)時(shí)間介于所述NMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間和所述PMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間之間。
[0024]優(yōu)選的，所述PMOS時(shí)鐘信號(hào)與所述匪OS時(shí)鐘信號(hào)的頻率相同。
[0025]本發(fā)明所提出的利用CBCM技術(shù)測(cè)量小電容失配特性的測(cè)試結(jié)構(gòu)和測(cè)試方法，其測(cè)試精度可達(dá)PA量級(jí)，若測(cè)量所用的時(shí)鐘信號(hào)頻率達(dá)到MHz，則測(cè)試精度可達(dá)aF量級(jí)(10_18F)，從而可準(zhǔn)確表征小電容的失配特性，一方面顯著減小了測(cè)試芯片的面積，另一方面也實(shí)現(xiàn)了兩個(gè)物理距離很小的電容的失配特性的測(cè)量和表征，使得測(cè)量和表征的結(jié)果更加合理，且更接近于實(shí)際應(yīng)用。
【專利附圖】

【附圖說明】
[0026]圖1 (a)為現(xiàn)有技術(shù)的CBCM測(cè)試結(jié)構(gòu)的電路示意圖；
[0027]圖1 (b)為現(xiàn)有技術(shù)的CBCM測(cè)試結(jié)構(gòu)在測(cè)量電容時(shí)時(shí)鐘信號(hào)示意圖；
[0028]圖2為本發(fā)明一實(shí)施例小電容失配特性測(cè)試結(jié)構(gòu)的示意圖；
[0029]圖3為本發(fā)明一實(shí)施例小電容失配特性測(cè)試方法的第一測(cè)量時(shí)間段內(nèi)時(shí)鐘信號(hào)示意圖；
[0030]圖4為本發(fā)明一實(shí)施例小電容失配特性測(cè)試方法的第二測(cè)量時(shí)間段內(nèi)時(shí)鐘信號(hào)示意圖。
【具體實(shí)施方式】
[0031]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。[0032]圖2所示為本發(fā)明一實(shí)施例的測(cè)量小電容失配特性的測(cè)試結(jié)構(gòu)的示意圖，如圖所示，測(cè)試結(jié)構(gòu)包括兩個(gè)完全對(duì)稱設(shè)置的第一類反相器(pseudo-1nverter)和第二類反相器，3個(gè)時(shí)鐘信號(hào)端Vp，Vn, Vapp，兩個(gè)電流計(jì)以及計(jì)算模塊(圖中未示)。第一類反相器由相連的PMOS管Ml和NMOS管M2構(gòu)成，第二類反相器由相連的PMOS管M3和NMOS管M4構(gòu)成，且PMOS管Ml和M3的尺寸完全相同，NMOS管M2和M4的尺寸完全相同。兩個(gè)PMOS管Ml，M3的源極共同連接至電源信號(hào)端VDD ;兩個(gè)NMOS管M2，M4的源極共同連接至接地信號(hào)端GND ；PMOS管Ml和NMOS管M2的漏極相連并作為第一類反相器的信號(hào)輸出端連接至第一小電容Cduti的一端，PMOS管M3和NMOS管M4的漏極相連作為第二類反相器的信號(hào)輸出端連接至第二小電容Cdut2的一端,第一小電容Cduti的另一端和第二小電容Cdut2的另一端均連接至控制信號(hào)端VAPP。第一類反相器的信號(hào)輸出端與接地信號(hào)端GND之間具有寄生電容Cpart，第二類反相器的信號(hào)輸出端與接地信號(hào)端GND之間具有第二寄生電容Cpm2。
[0033]PMOS管Ml，M3的柵極共同連接至PMOS時(shí)鐘信號(hào)端VP，NMOS管M2，M4的柵極共同連接到NMOS時(shí)鐘信號(hào)端VN，從而由PMOS時(shí)鐘信號(hào)端Vp發(fā)出時(shí)鐘信號(hào)控制PMOS管Ml，M3的通斷，由NMOS時(shí)鐘信號(hào)端Vn發(fā)出時(shí)鐘信號(hào)控制NMOS管M2，M4的通斷。在本實(shí)施例中，電流計(jì)I1和I2分別連接在PMOS管的源極和電源信號(hào)端VDD之間，用于分別測(cè)量流經(jīng)兩個(gè)類反相器的電流值。在其他實(shí)施例中，電流計(jì)I1和I2也可分別連接在NMOS管的源極和接地信號(hào)端GND之間。
[0034]圖3及圖4所示為本發(fā)明一實(shí)施例的小電容失配特性測(cè)試結(jié)構(gòu)在測(cè)量電容失配特性時(shí)所施加的時(shí)鐘信號(hào)示意圖，以下將結(jié)合圖2至圖4詳細(xì)說明本發(fā)明測(cè)量小電容失配特性的方法。
[0035]首先，NMOS信號(hào)端Vn在NMOS管M2，M4的柵極施加NMOS時(shí)鐘信號(hào)Vn，同時(shí)PMOS信號(hào)端Vp在PMOS管Ml，M3的柵極施加PMOS時(shí)鐘信號(hào)Vp，時(shí)鐘信號(hào)Vn和Vp分別為兩個(gè)非交疊的時(shí)鐘信號(hào)，以使得PMOS管Ml和NMOS管M2不同時(shí)導(dǎo)通，且PMOS管M3和NMOS管M4不同時(shí)導(dǎo)通，具體的，在本實(shí)施例中Vp的高電平持續(xù)時(shí)間TA完全包含Vn的高電平持續(xù)時(shí)間TB，相應(yīng)的Vn的低電平持續(xù)時(shí)間完全包含Vp的低電平持續(xù)時(shí)間。
[0036]接下來，在第一測(cè)量時(shí)間段，控制信號(hào)端Vapp輸出恒定的低電平的控制信號(hào)Vapp，如圖3所示，此時(shí)兩個(gè)小電容CDUT1、CDUT2和兩個(gè)寄生電容Cpml、Cpm2都將在時(shí)鐘信號(hào)Vn和Vp的信號(hào)周期內(nèi)實(shí)現(xiàn)電容的充放電，在本實(shí)施例中，PMOS時(shí)鐘信號(hào)Vp和NMOS時(shí)鐘信號(hào)Vn的頻率相同均為f，則兩個(gè)電流計(jì)I1和I2所檢測(cè)到的充放電電流分別為:
[0037]l!=(CDUT1+Cparl).Vdd.f (I)
[0038]I2=(CDUT2+Cpar2).Vdd.f (2)
[0039]之后，在第二測(cè)量時(shí)間段，控制信號(hào)端Vapp輸出變化的控制信號(hào)Vapp,當(dāng)PMOS管Ml， M3導(dǎo)通時(shí)輸出的控制信號(hào)為高電平，當(dāng)NMOS管M2，M4導(dǎo)通時(shí)輸出的控制信號(hào)為低電平。如圖4所示，本實(shí)施例中控制信號(hào)在PMOS管導(dǎo)通之前從低電平GND上升到高電平Vdd，并一直維持高電平Vdd，直至NMOS管導(dǎo)通之前再從高電平Vdd下降到低電平GND，亦即，該控制信號(hào)Vapp的低電平持續(xù)時(shí)間TC介于Vn和Vp低電平的持續(xù)時(shí)間TA、TB之間，控制信號(hào)Vapp的高電平持續(xù)時(shí)間介于時(shí)鐘信號(hào)Vn和Vp低電平的持續(xù)時(shí)間之間。在該控制信號(hào)作用下，當(dāng)PMOS管導(dǎo)通時(shí)，小電容Cran和Cdut2的兩端都是高電平Vdd，不會(huì)進(jìn)行充電，但可對(duì)寄生電容Cparl和Cpm2進(jìn)行充電；而后當(dāng)NMOS管導(dǎo)通時(shí)，小電容Cduti和Cdut2的兩端都是低電平GND，也不會(huì)進(jìn)行放電，但可對(duì)寄生電容Cpart和Cpm2進(jìn)行放電；即兩個(gè)小電容Cduti和Cdut2在第二測(cè)量時(shí)間段內(nèi)不會(huì)進(jìn)行充放電，而檢測(cè)到的只有兩個(gè)寄生電容Cpart和Cpm2產(chǎn)生充放電的電流，因此此時(shí)兩個(gè)電流計(jì)I1和I2所檢測(cè)到的充放電電流分別為:
[0040]I' 1=Cparl.Vdd.f (3)
[0041]I' 2=Cpar2.Vdd.f (4)
[0042]最后，計(jì)算模塊根據(jù)公式(I)、(2)、(3)、(4)即可計(jì)算出兩個(gè)小電容Cduti和Cdut2的電容值以及其失配特性:
[0043]Cduti= (Ι1-I'1/(Vdd.f) (5)
[0044]Cdiit,= (I2-1' 2)/ (Vdd.f)(6)
[0045]
【權(quán)利要求】
1.一種小電容失配特性的測(cè)試結(jié)構(gòu)，用于測(cè)量尺寸完全相同的第一小電容和第二小電容的失配特性，其特征在于，所述測(cè)試結(jié)構(gòu)包括: 兩個(gè)完全對(duì)稱設(shè)置的第一類反相器和第二類反相器，所述第一類反相器包括相互連接的第一 PMOS管和第一 NMOS管，所述第二類反相器包括相互連接的第二 PMOS管和第二 NMOS管；所述第一 PMOS管和第二 PMOS管的源極共同連接至電源信號(hào)端；所述第一 NMOS管和第二 NMOS管的源極共同連接至接地信號(hào)端；所述第一 PMOS管和第一 NMOS管的漏極相連并作為所述第一類反相器的信號(hào)輸出端連接至所述第一小電容的一端，所述第二 PMOS管和第二NMOS管的漏極相連并作為所述第二類反相器的信號(hào)輸出端連接至所述第二小電容的一端；所述第一類反相器的信號(hào)輸出端與所述接地信號(hào)端之間具有第一寄生電容，所述第二類反相器的信號(hào)輸出端與所述接地信號(hào)端之間具有第二寄生電容； PMOS信號(hào)端及NMOS信號(hào)端，所述PMOS信號(hào)端連接至所述第一 PMOS管和第二 PMOS管的柵極并向其輸出PMOS時(shí)鐘信號(hào)，所述NMOS信號(hào)端連接至所述第一 NMOS管和第二 NMOS管的柵極并向其輸出NMOS時(shí)鐘信號(hào)，用以控制所述第一 PMOS管和第一 NMOS不同時(shí)導(dǎo)通，且所述第二 PMOS管和第二 NMOS管不同時(shí)導(dǎo)通； 控制信號(hào)端，連接所述第一小電容的另一端和所述第二小電容的另一端，并輸出控制信號(hào)；其中在第一測(cè)量時(shí)間段內(nèi)，所述控制信號(hào)為低電平；在第二測(cè)量時(shí)間段內(nèi)，當(dāng)所述第一 PMOS管和第二 PMOS管導(dǎo)通時(shí)所述控制信號(hào)為高電平，當(dāng)所述第一 NMOS管和所述第二NMOS管導(dǎo)通時(shí)所述控制信號(hào)為低電平； 兩個(gè)電流計(jì)，用于在所述第一測(cè)量時(shí)間段和所述第二測(cè)量時(shí)間段分別測(cè)量流經(jīng)所述第一類反相器和所述第二類反相器的電流；以及 計(jì)算模塊，根據(jù)所述第一測(cè)量時(shí)間段及所述第二測(cè)量時(shí)間段檢測(cè)到的電流值，計(jì)算所述第一小電容和所述第二小電容的電容值及電容失配特性。
2.根據(jù)權(quán)利要求1所述的小電容失配特性的測(cè)試結(jié)構(gòu)，其特征在于，所述PMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間完全包含所述NMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間，所述NMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間完全包含所述PMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間。
3.根據(jù)權(quán)利要求2所述的小電容失配特性的測(cè)試結(jié)構(gòu)，其特征在于，在所述第二測(cè)量時(shí)間段內(nèi)，所述控制信號(hào)的高電平持續(xù)時(shí)間介于所述PMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間和所述NMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間之間，所述控制信號(hào)的低電平持續(xù)時(shí)間介于所述NMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間和所述PMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間之間。
4.根據(jù)權(quán)利要求1所述的小電容失配特性的測(cè)試結(jié)構(gòu)，其特征在于，所述兩個(gè)電流計(jì)分別連接于所述第一 PMOS管的源極與所述電源信號(hào)端之間以及所述第二 PMOS管的源極與所述電源信號(hào)端之間。
5.根據(jù)權(quán)利要求1所述的小電容失配特性的測(cè)試結(jié)構(gòu)，其特征在于，所述兩個(gè)電流計(jì)分別連接于所述第一 NMOS管的源極與所述接地信號(hào)端之間以及所述第二 NMOS管的源極與所述接地信號(hào)端之間。
6.根據(jù)權(quán)利要求1所述的小電容失配特性的測(cè)試結(jié)構(gòu)，其特征在于，所述PMOS時(shí)鐘信號(hào)與所述NMOS時(shí)鐘信號(hào)的頻率相同。
7.一種利用權(quán)利要求1所述的小電容失配特性的測(cè)試結(jié)構(gòu)測(cè)量小電容失配特性的方法，其特征在于，所述方法包括以下步驟:在所述第一 PMOS管和第二 PMOS管的柵極施加所述PMOS時(shí)鐘信號(hào)，在所述第一 NMOS管和第二 NMOS管的柵極施加所述NMOS時(shí)鐘信號(hào)，以使所述第一 PMOS管和第一 NMOS不同時(shí)導(dǎo)通，且所述第二 PMOS管和第二 NMOS管不同時(shí)導(dǎo)通； 在所述第一測(cè)量時(shí)間段內(nèi)，向所述第一小電容的另一端和所述第二小電容的另一端施加低電平的所述控制信號(hào)，測(cè)量所述兩個(gè)電流計(jì)所檢測(cè)到的電流； 在所述第二測(cè)量時(shí)間段內(nèi)，當(dāng)所述第一 PMOS管和第二 PMOS管導(dǎo)通時(shí)，向所述第一小電容的另一端和所述第二小電容的另一端施加高電平的所述控制信號(hào)，當(dāng)所述第一 NMOS管和所述第二匪OS管導(dǎo)通時(shí)，向所述第一小電容的另一端和所述第二小電容的另一端施加低電平的所述控制信號(hào)，測(cè)量所述兩個(gè)電流計(jì)所檢測(cè)到的電流；以及 根據(jù)所述第一測(cè)量時(shí)間段及所述第二測(cè)量時(shí)間段檢測(cè)到的電流值，計(jì)算所述第一小電容和所述第二小電容的電容值及電容失配特性。
8.根據(jù)權(quán)利要求7所述的測(cè)量小電容失配特性的方法，其特征在于，所述PMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間完全包含所述NMOS時(shí)鐘信號(hào)的高電平持續(xù)時(shí)間，所述NMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間完全包含所述PMOS時(shí)鐘信號(hào)的低電平持續(xù)時(shí)間。
9.根據(jù)權(quán)利要求8所述的測(cè)量小電容失配特性的方法，其特征在于，在所述第二測(cè)量時(shí)間段內(nèi)，所述控制信號(hào)的高電平持續(xù)時(shí)間介于所述PMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間和所述NMOS時(shí)鐘信號(hào)低電平持續(xù)時(shí)間之間，所述控制信號(hào)的低電平持續(xù)時(shí)間介于所述NMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間和所述PMOS時(shí)鐘信號(hào)高電平持續(xù)時(shí)間之間。
10.根據(jù)權(quán)利要求7所述的測(cè)量小電容失配特性的方法，其特征在于，所述PMOS時(shí)鐘信號(hào)與所述NMOS時(shí)鐘信號(hào)的頻.率相同。
【文檔編號(hào)】G01R27/26GK103472311SQ201310419521
【公開日】2013年12月25日 申請(qǐng)日期:2013年9月13日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】郭奧, 任錚, 胡少堅(jiān), 周偉 申請(qǐng)人:上海集成電路研發(fā)中心有限公司