專利名稱：用于電流傳感器的磁電阻集成芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于傳感器的集成芯片技術(shù)領(lǐng)域，特別涉及一種用于電流傳感器的磁電阻集成芯片。
背景技術(shù)：
電流傳感器在工業(yè)中的應(yīng)用非常廣泛。如圖I所示,現(xiàn)有技術(shù)中的感應(yīng)線圈式電流傳感器包括鐵心I、線圈2、敏感元件3、電阻4和運算放大器5。敏感元件3的輸出端與運算放大器5的輸入端連接，運算放大器5的輸出端與線圈2的一端連接，線圈2的另一端與電阻4的一端連接，電阻4的另一端接地。待測導(dǎo)線6從鐵心I的內(nèi)空間穿過。敏感元件3 —般采用霍爾元件或者磁電阻元件。當(dāng)待測導(dǎo)線6中有電流流過時，通過測量電阻4兩端的電壓即可得到流過待測導(dǎo)線6中的電流大小。但是，上述電流傳感器存在如下缺陷(I)由于鐵心和線圈的尺寸較大，整個電流傳感器的尺寸也較大，一般為厘米量級；(2)制作成本很高； (3)產(chǎn)品的一致性較差；(4)對外磁場的抗干擾能力較差。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用于電流傳感器的磁電阻集成芯片。本發(fā)明提供的用于電流傳感器的磁電阻集成芯片包括4N(N=1，2，3，4···)個結(jié)構(gòu)相同的芯片單元，每一個所述芯片單元為多層膜結(jié)構(gòu)，每一個所述芯片單元包括補償導(dǎo)線層、磁電阻元件和至少一個軟磁層；所述補償導(dǎo)線層、所述磁電阻元件和所述軟磁層彼此之間的間隙設(shè)有絕緣層，所述絕緣層的形狀與所述補償導(dǎo)線層、所述磁電阻元件和所述軟磁層的形狀匹配；所述4N個芯片單元的補償導(dǎo)線層是一體形成的，該補償導(dǎo)線層在平行于基片的平面內(nèi)呈“U”字形；所述4N個芯片單元的磁電阻元件相同，所述4N個芯片單元的磁電阻元件連接構(gòu)成一個電橋。優(yōu)選地，所述至少一個軟磁層為第一軟磁層、第二軟磁層和第三軟磁層，所述第二軟磁層、所述第三軟磁層和所述磁電阻元件設(shè)于基片上，所述磁電阻元件設(shè)于所述第二軟磁層與所述第三軟磁層之間的間隙內(nèi)，所述磁電阻元件的厚度小于所述第二軟磁層和所述第三軟磁層的厚度，所述補償導(dǎo)線層設(shè)于所述第二軟磁層和所述第三軟磁層上，所述第一軟磁層設(shè)于補償導(dǎo)線層上。優(yōu)選地，所述第二軟磁層和第三軟磁層在平行于基片的平面內(nèi)呈矩形。優(yōu)選地，所述第二軟磁層和第三軟磁層在平行于基片的平面內(nèi)呈梯形，且第二軟磁層和第三軟磁層的較短的邊靠近磁電阻元件。
優(yōu)選地，所述第一軟磁層在垂直于基片的平面內(nèi)呈“U”字形，且所述第一軟磁層的開口端朝向所述補償導(dǎo)線層、所述第二軟磁層和所述第三軟磁層。優(yōu)選地，所述軟磁層包括第一底軟磁層、第二底軟磁層、頂軟磁層、第一連接層和第二連接層；所述第一底軟磁層和所述第二底軟磁層設(shè)于基片上，且所述第一底軟磁層與第二底軟磁層之間設(shè)有間隙，所述第一底軟磁層通過所述第一連接層與所述頂軟磁層連接，所述第二底軟磁層通過所述第二連接層與所述頂軟磁層連接，所述軟磁層在垂直于基片的平面內(nèi)呈帶缺口的環(huán)形；所述磁電阻元件設(shè)于所述第一底軟磁層與所述第二底軟磁層之間的間隙內(nèi)，且所述磁電阻元件的厚度小于所述第一底軟磁層和所述第二底軟磁層的厚度；所述補償導(dǎo)線層設(shè)于所述第一底軟磁層和所述第二底軟磁層上，所述頂軟磁層設(shè)于所述補償導(dǎo)線層上。優(yōu)選地，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內(nèi)呈矩形。優(yōu)選地，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內(nèi)呈梯形，且所述第一底軟磁層和所述第二底軟磁層的較短的邊靠近所述磁電阻元件。
優(yōu)選地，當(dāng)N彡2時，所述磁電阻集成芯片的任意N個芯片單元的磁電阻元件串聯(lián)和/或并聯(lián)構(gòu)成所述電橋的一個橋臂。優(yōu)選地,所述磁電阻元件為TMR元件、GMR元件或AMR元件。本發(fā)明具有如下有益效果與現(xiàn)有技術(shù)的感應(yīng)線圈式電流傳感器相比，本發(fā)明的用于電流傳感器的磁電阻集成芯片具有如下優(yōu)點(I)由于不再需要鐵心和線圈，尺寸由厘米量級縮小為毫米量級，同時制作成本明顯降低；(2)由于本發(fā)明的磁電阻集成芯片采用多層膜結(jié)構(gòu)，芯片中相同的層采用相同的材料和工藝一次鍍膜制備形成，產(chǎn)品的一致性較好；(3)由于所述磁電阻集成芯片采用電橋結(jié)構(gòu)，其對外磁場的抗干擾能力明顯增強。


圖I為現(xiàn)有技術(shù)的感應(yīng)線圈式電流傳感器的示意圖；圖2為本發(fā)明實施例I提供的用于電流傳感器的磁電阻集成芯片的俯視圖；圖3為本發(fā)明實施例I提供的用于電流傳感器的磁電阻集成芯片的芯片單元的橫截面示意圖；圖4為本發(fā)明實施例2提供的用于電流傳感器的磁電阻集成芯片的俯視圖；圖5為本發(fā)明實施例2提供的用于電流傳感器的磁電阻集成芯片的芯片單元的橫截面示意圖；圖6為本發(fā)明實施例3提供的用于電流傳感器的磁電阻集成芯片的俯視圖；圖7為本發(fā)明實施例3提供的用于電流傳感器的磁電阻集成芯片的芯片單元的橫截面示意圖；圖8為本發(fā)明實施例4提供的用于電流傳感器的磁電阻集成芯片的俯視圖。
具體實施方式
下面結(jié)合附圖及實施例對本發(fā)明的內(nèi)容作進(jìn)一步的描述。實施例I本實施例提供的用于電流傳感器的磁電阻集成芯片包括例如四個芯片單元，即第一芯片單元11、第二芯片單元12、第三芯片單元13和第四芯片單元14，如圖2所示。第一芯片單元11、第二芯片單元12、第三芯片單元13和第四芯片單元14的結(jié)構(gòu)都相同，且都為
多層膜結(jié)構(gòu)。以第一芯片單元11為例介紹本實施例的磁電阻集成芯片的每一個芯片單元的膜層結(jié)構(gòu)。如圖3所示，第一芯片單元11包括第一軟磁層111、補償導(dǎo)線層112、第二軟磁層113、第三軟磁層114和磁電阻元件115。第二軟磁層113、第三軟磁層114和磁電阻元件115設(shè)于基片116上。磁電阻兀件115位于第二軟磁層113與第三軟磁層114之間的間隙內(nèi)，且磁電阻元件115的厚度小于第二軟磁層113和第三軟磁層114的厚度。補償導(dǎo)線層112設(shè)于第二軟磁層113和第三軟磁層114上。第一軟磁層111設(shè)于補償導(dǎo)線層112上。第一軟磁層111、補償導(dǎo)線層112、第二軟磁層113、第三軟磁層114和磁電阻元件115彼此之間的間隙設(shè)有絕緣層(圖中未示出)，該絕緣層的形狀與第一軟磁層111、補償導(dǎo)線層112、第二軟磁層113、第三軟磁層114和磁電阻元件115的形狀匹配。第二軟磁層113和第三軟磁層114在平行于基片116的平面內(nèi)呈矩形或者梯形。在本實施例中，第二軟磁層113 和第三軟磁層114在平行于基片116的平面內(nèi)呈例如梯形，且第二軟磁層113和第三軟磁層114的較短的邊靠近磁電阻元件115，用于起聚磁作用，如圖2所示。磁電阻元件115為TMR(隧道磁電阻)元件、GMR(巨磁電阻)元件或AMR(各向異性磁電阻)元件。在本實施例中，磁電阻元件115為例如TMR元件,磁電阻元件115包括至少一個TMR。當(dāng)磁電阻元件115中包括多個TMR時，該多個TMR串聯(lián)和/或并聯(lián)。在本實施例中，磁電阻元件115包括例如一個TMR (圖中未示出)。第二芯片單元12、第三芯片單元13和第四芯片單元14的結(jié)構(gòu)與第一芯片單元11的結(jié)構(gòu)完全相同。如圖2所示，第二芯片單元12、第三芯片單元13和第四芯片單元14的補償導(dǎo)線層與第一芯片單元11的補償導(dǎo)線層112是一體形成的，即第一芯片單元11的補償導(dǎo)線層112也是第二芯片單元12、第三芯片單元13和第四芯片單元14的補償導(dǎo)線層。補償導(dǎo)線層112在平行于基片116的平面內(nèi)呈“U”字形。第一芯片單元11、第二芯片單元12、第三芯片單元13和第四芯片單元14沿補償導(dǎo)線層112走向的排布方式如圖2所示。第一芯片單元11、第二芯片單元12、第三芯片單元13和第四芯片單元14中的磁電阻兀件各自作為一個橋臂電連接構(gòu)成一個電橋。使用時，將由四個芯片單元的磁電阻元件構(gòu)成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成芯片的補償導(dǎo)線層112的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成芯片的補償導(dǎo)線層112的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導(dǎo)線制作成U形，并將所述磁電阻芯片置于U形的待測導(dǎo)線的上方。當(dāng)待測導(dǎo)線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導(dǎo)線中的電流大小。實施例2本實施例提供的用于電流傳感器的磁電阻集成芯片包括例如四個芯片單元，即第一芯片單元21、第二芯片單元22、第三芯片單元23和第四芯片單元24，如圖4所示。第一芯片單元21、第二芯片單元22、第三芯片單元23和第四芯片單元24的結(jié)構(gòu)都相同，且都為
多層膜結(jié)構(gòu)。以第一芯片單元21為例介紹本實施例的磁電阻集成芯片的每一個芯片單元的膜層結(jié)構(gòu)。如圖5所示，第一芯片單元21包括第一軟磁層211、補償導(dǎo)線層212、第二軟磁層213、第三軟磁層214和磁電阻兀件215。第二軟磁層213、第三軟磁層214和磁電阻兀件215設(shè)于基片216上。磁電阻兀件215位于第二軟磁層213與第三軟磁層214之間的間隙內(nèi)，且磁電阻元件215的厚度小于第二軟磁層213和第三軟磁層214的厚度。補償導(dǎo)線層212設(shè)于第二軟磁層213和第三軟磁層214上。第一軟磁層211設(shè)于補償導(dǎo)線層212上。第一軟磁層211在垂直于基片216的平面內(nèi)呈“U”字形，且第一軟磁層211的開口端朝向補償導(dǎo)線層212、第二軟磁層213和第三軟磁層214。第一軟磁層211、補償導(dǎo)線層212、第二軟磁層213、第三軟磁層214和磁電阻元件215彼此之間的間隙設(shè)有絕緣層(圖中未示出)，該絕緣層的形狀與第一軟磁層211、補償導(dǎo)線層212、第二軟磁層213、第三軟磁層214和磁電 阻元件215的形狀匹配。第二軟磁層213和第三軟磁層214在平行于基片216的平面內(nèi)呈矩形或者梯形。在本實施例中，第二軟磁層213和第三軟磁層214在平行于基片216的平面內(nèi)呈例如矩形，如圖4所示。磁電阻元件215為TMR元件、GMR元件或AMR元件。在本實施例中，磁電阻元件215為例如GMR元件,磁電阻元件215包括至少一個GMR。當(dāng)磁電阻元件215中包括多個GMR時，該多個GMR串聯(lián)和/或并聯(lián)。在本實施例中，磁電阻元件215包括例如兩個串聯(lián)的GMR (圖中未示出)。第二芯片單元22、第三芯片單元23和第四芯片單元24的結(jié)構(gòu)與第一芯片單元21的結(jié)構(gòu)完全相同。如圖4所示，第二芯片單元22、第三芯片單元23和第四芯片單元24的補償導(dǎo)線層與第一芯片單元21的補償導(dǎo)線層212是一體形成的，即第一芯片單元21的補償導(dǎo)線層212也是第二芯片單元22、第三芯片單元23和第四芯片單元24的補償導(dǎo)線層。補償導(dǎo)線層212在平行于基片216的平面內(nèi)呈“U”字形。第一芯片單元21、第二芯片單元22、第三芯片單元23和第四芯片單元24沿補償導(dǎo)線層212走向的排布方式如圖4所示。第一芯片單元21、第二芯片單元22、第三芯片單元23和第四芯片單元24中的磁電阻兀件各自作為一個橋臂電連接構(gòu)成一個電橋。使用時，將由四個芯片單元的磁電阻元件構(gòu)成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成芯片的補償導(dǎo)線層212的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成芯片的補償導(dǎo)線層212的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導(dǎo)線制作成U形，并將所述磁電阻芯片置于U形的待測導(dǎo)線的上方。當(dāng)待測導(dǎo)線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導(dǎo)線中的電流大小。實施例3本實施例提供的用于電流傳感器的磁電阻集成芯片包括例如四個芯片單元，即第一芯片單元31、第二芯片單元32、第三芯片單元33和第四芯片單元34，如圖6所示。第一芯片單元31、第二芯片單元32、第三芯片單元33和第四芯片單元34的結(jié)構(gòu)都相同，且都為多層膜結(jié)構(gòu)。
以第一芯片單元31為例介紹本實施例的磁電阻集成芯片的每一個芯片單元的膜層結(jié)構(gòu)。如圖7所示，第一芯片單元31包括軟磁層311、補償導(dǎo)線層312和磁電阻元件313。軟磁層311包括第一底軟磁層3111、第二底軟磁層3112、頂軟磁層3113、第一連接層3114和第二連接層3115。第一底軟磁層3111和第二底軟磁層3112設(shè)于基片314上，且第一底軟磁層3111與第二底軟磁層3112之間設(shè)有間隙。第一底軟磁層3111通過第一連接層3114與頂軟磁層3113連接；第二底軟磁層3112通過第二連接層3115與頂軟磁層3113連接。軟磁層311在垂直于基片的平面內(nèi)呈帶缺口的環(huán)形。磁電阻元件313設(shè)于第一底軟磁層3111與第二底軟磁層3112之間的間隙內(nèi)，且磁電阻兀件313的厚度小于第一底軟磁層3111和第二底軟磁層3112的厚度。補償導(dǎo)線層312設(shè)于第一底軟磁層3111和第二底軟磁層3112上。頂軟磁層3112設(shè)于補償導(dǎo)線層312上。軟磁層311、補償導(dǎo)線層312和磁電阻元件313彼此之間的間隙設(shè)有絕緣層(圖中未示出)，該絕緣層的形狀與軟磁層311、補償導(dǎo)線層312和磁電阻元件313的形狀匹配。第一底軟磁層3111和第二底軟磁層3112在平行于基片314的平面內(nèi)呈矩形或梯形。在本實施例中，第一底軟磁層311 1和第二底軟磁層3112在平行于基片314的平面內(nèi)呈例如矩形。磁電阻元件313為TMR元件、GMR元件或AMR元件。在本實施例中,磁電阻元件313為例如AMR元件,磁電阻元件313包括至少一個AMR。當(dāng)磁電阻元件313中包括多個AMR時，該多個AMR串聯(lián)和/或并聯(lián)。在本實施例中，磁電阻元件313包括例如兩個并聯(lián)的AMR (圖中未示出)。第二芯片單元32、第三芯片單元33和第四芯片單元34的結(jié)構(gòu)與第一芯片單元31的結(jié)構(gòu)完全相同。如圖6所示，第二芯片單元32、第三芯片單元33和第四芯片單元34的補償導(dǎo)線層與第一芯片單元31的補償導(dǎo)線層312是一體形成的，即第一芯片單元31的補償導(dǎo)線層312也是第二芯片單元32、第三芯片單元33和第四芯片單元34的補償導(dǎo)線層。補償導(dǎo)線層312在平行于基片314的平面內(nèi)呈“U”字形。第一芯片單元31、第二芯片單元32、第三芯片單元33和第四芯片單元34沿補償導(dǎo)線層312走向的排布方式如圖6所示。第一芯片單元31、第二芯片單元32、第三芯片單元33和第四芯片單元34中的磁電阻兀件各自作為一個橋臂電連接構(gòu)成一個電橋。使用時，將由四個芯片單元的磁電阻元件構(gòu)成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成芯片的補償導(dǎo)線層312的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成芯片的補償導(dǎo)線層312的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導(dǎo)線制作成U形，并將所述磁電阻芯片置于U形的待測導(dǎo)線的上方。當(dāng)待測導(dǎo)線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導(dǎo)線中的電流大小。實施例4如圖8所示，本實施例提供的用于電流傳感器的磁電阻集成芯片包括例如八個芯片單元，即第一芯片單元41、第二芯片單元42、第三芯片單元43、第四芯片單元44、第五芯片單元45、第六芯片單元46、第七芯片單元47、第八芯片單元48。所述磁電阻集成芯片的芯片單元采用實施例I、實施例2或?qū)嵤├?的磁電阻集成芯片的芯片單元。所述磁電阻集成芯片的八個芯片單元的磁電阻元件相同。在本實施例中，所述磁電阻集成芯片的每一個芯片單元包括例如三個串聯(lián)的TMR (圖中未示出)。所述磁電阻集成芯片的八個芯片單元的磁電阻元件連接構(gòu)成一個電橋。所述磁電阻集成芯片的任意兩個芯片單元的磁電阻元件串聯(lián)和/或并聯(lián)構(gòu)成所述電橋的一個橋臂。在本實施例中，第一芯片單元41和第三芯片單元43的磁電阻元件串聯(lián)構(gòu)成所述電橋的例如第一橋臂；第五芯片單元45和第七芯片單元47串聯(lián)構(gòu)成所述電橋的例如第二橋臂；第二芯片單元42和第四芯片單元44串聯(lián)構(gòu)成所述電橋的例如第三橋臂，第六芯片單元46和第八芯片單元48串聯(lián)構(gòu)成所述電橋的例如第四橋臂。使用時，將由八個芯片單元的磁電阻元件構(gòu)成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成芯片的補償導(dǎo)線層的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成芯片的補償導(dǎo)線層的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導(dǎo)線制作成U形，并將所述磁電阻芯片置于U形的待測導(dǎo)線的上方。當(dāng)待測導(dǎo)線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導(dǎo)線中的電流大小。應(yīng)當(dāng)理解，以上借助優(yōu)選實施例對本發(fā)明的技術(shù)方案進(jìn)行的詳細(xì)說明是示意性的
而非限制性的。本領(lǐng)域的普通技術(shù)人員在閱讀本發(fā)明說明書的基礎(chǔ)上可以對各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
權(quán)利要求
1.用于電流傳感器的磁電阻集成芯片，其特征在于，該磁電阻集成芯片包括4N(N=1,2, 3,4···)個結(jié)構(gòu)相同的芯片單元，每一個所述芯片單元為多層膜結(jié)構(gòu)，每一個所述芯片單元包括補償導(dǎo)線層、磁電阻元件和至少一個軟磁層； 所述補償導(dǎo)線層、所述磁電阻元件和所述軟磁層彼此之間的間隙設(shè)有絕緣層，所述絕緣層的形狀與所述補償導(dǎo)線層、所述磁電阻元件和所述軟磁層的形狀匹配； 所述4N個芯片單元的補償導(dǎo)線層是一體形成的，該補償導(dǎo)線層在平行于基片的平面內(nèi)呈“U”字形； 所述4N個芯片單元的磁電阻元件相同，所述4N個芯片單元的磁電阻元件連接構(gòu)成一個電橋。
2.根據(jù)權(quán)利要求I所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述至少一個軟磁層為第一軟磁層、第二軟磁層和第三軟磁層，所述第二軟磁層、所述第三軟磁層和所述磁電阻元件設(shè)于基片上，所述磁電阻元件設(shè)于所述第二軟磁層與所述第三軟磁層之間的間隙內(nèi)，所述磁電阻元件的厚度小于所述第二軟磁層和所述第三軟磁層的厚度，所述補償導(dǎo)線層設(shè)于所述第二軟磁層和所述第三軟磁層上，所述第一軟磁層設(shè)于補償導(dǎo)線層上。
3.根據(jù)權(quán)利要求2所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述第二軟磁層和第三軟磁層在平行于基片的平面內(nèi)呈矩形。
4.根據(jù)權(quán)利要求2所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述第二軟磁層和第三軟磁層在平行于基片的平面內(nèi)呈梯形，且第二軟磁層和第三軟磁層的較短的邊靠近磁電阻元件。
5.根據(jù)權(quán)利要求2所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述第一軟磁層在垂直于基片的平面內(nèi)呈“U”字形，且所述第一軟磁層的開口端朝向所述補償導(dǎo)線層、所述第二軟磁層和所述第三軟磁層。
6.根據(jù)權(quán)利要求I所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述軟磁層包括第一底軟磁層、第二底軟磁層、頂軟磁層、第一連接層和第二連接層； 所述第一底軟磁層和所述第二底軟磁層設(shè)于基片上，且所述第一底軟磁層與第二底軟磁層之間設(shè)有間隙，所述第一底軟磁層通過所述第一連接層與所述頂軟磁層連接，所述第二底軟磁層通過所述第二連接層與所述頂軟磁層連接，所述軟磁層在垂直于基片的平面內(nèi)呈帶缺口的環(huán)形； 所述磁電阻元件設(shè)于所述第一底軟磁層與所述第二底軟磁層之間的間隙內(nèi)，且所述磁電阻元件的厚度小于所述第一底軟磁層和所述第二底軟磁層的厚度； 所述補償導(dǎo)線層設(shè)于所述第一底軟磁層和所述第二底軟磁層上，所述頂軟磁層設(shè)于所述補償導(dǎo)線層上。
7.根據(jù)權(quán)利要求6所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內(nèi)呈矩形。
8.根據(jù)權(quán)利要求6所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內(nèi)呈梯形，且所述第一底軟磁層和所述第二底軟磁層的較短的邊靠近所述磁電阻元件。
9.根據(jù)權(quán)利要求I所述的用于電流傳感器的磁電阻集成芯片，其特征在于，當(dāng)N> 2時，所述磁電阻集成芯片的任意N個芯片單元的磁電阻元件串聯(lián)和/或并聯(lián)構(gòu)成所述電橋的一個橋臂。
10.根據(jù)權(quán)利要求I所述的用于電流傳感器的磁電阻集成芯片，其特征在于，所述磁電阻元件為TMR元件、GMR元件或AMR元件。
全文摘要
本發(fā)明公開了一種用于電流傳感器的磁電阻集成芯片，該磁電阻集成芯片包括4N(N=1,2,3,4…)個結(jié)構(gòu)相同的芯片單元，每一個所述芯片單元為多層膜結(jié)構(gòu)，每一個所述芯片單元包括補償導(dǎo)線層、磁電阻元件和至少一個軟磁層；補償導(dǎo)線層、磁電阻元件和軟磁層彼此之間的間隙設(shè)有絕緣層，絕緣層的形狀與補償導(dǎo)線層、磁電阻元件和軟磁層的形狀匹配；4N個芯片單元的補償導(dǎo)線層是一體形成的，該補償導(dǎo)線層在平行于基片的平面內(nèi)呈“U”字形；4N個芯片單元的磁電阻元件相同，4N個芯片單元的磁電阻元件連接構(gòu)成一個電橋。所述磁電阻集成芯片的優(yōu)點為尺寸由厘米量級縮小為毫米量級；制作成本明顯降低；產(chǎn)品的一致性較好；對外磁場的抗干擾能力明顯增強。
文檔編號G01R15/00GK102890175SQ20121041128
公開日2013年1月23日 申請日期2012年10月24日 優(yōu)先權(quán)日2012年10月24日
發(fā)明者王建國 申請人:無錫樂爾科技有限公司