專利名稱：減少數字控制振蕩器的輸出信號中的信號邊沿抖動的方法和裝置的制作方法
技術領域：
本發(fā)明涉及按照獨立權利要求的用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的方法和裝置、以及計算機程序產品。
背景技術：
振蕩器應用在許多信號處理領域中。通過二進制數字信息的傳播，數字控制振蕩器的應用得到進展。因為二進制信號不含有兩個信號狀態(tài)之間的中間狀態(tài)，所以模擬信號的逼真的再現僅可以經由適當高的采樣速率實現。該采樣速率經由可激勵的、能振蕩的系統(例如微型機械振蕩器或環(huán)形振蕩器)的諧振頻率來控制。對此，大多數需要將諧振頻率降到較低的頻率。在將輸入頻率降低到所期望的輸出頻率情況下，不期望的副效應可能導致信號的干擾。如果輸入頻率與輸出頻率的比例不是整數的，那么可能輸出帶有邊沿起伏的輸出頻率。于是這導致相位噪聲、所謂的抖動。尤其是鎖相環(huán)(Phase Locked Loop，也稱為PLL)廣泛應用在消息、調節(jié)和測量技術中。信號的解調/調制、時鐘恢復或與可能平息(verrauscht)的、可變頻率的輸入信號同步地對PLL輸出頻率的自動跟蹤是典型的應用例子。后者也應用在傳感技術領域、例如在微型機械振蕩器或轉速傳感器中。分析電子裝置的處理時鐘經由PLL由微型機械振蕩器或轉速傳感器的基波振蕩推導出。由此能夠高效地設計濾波器和調節(jié)回路。在集成電路中純數字PLL特別是允許空間高效的(fljicheneffizient)實現。鑒相器、環(huán)路濾波器和數字控制振蕩器(NCO)由數字邏輯塊構建。例如石英振蕩器或集成在電路上的環(huán)形振蕩器產生NCO的基本時鐘 _。一個或多個累加器能夠作為數字控制振蕩器(NCO)使用，所述一個或多個累加器將(例如與相位誤差有關的)計數器增量相加。如果預給定的閾值被超過，計數機構溢出并且加法從頭(von vorn)開始。計數器經過表示在NCO的輸出端處的時鐘周期。因為閾值通常不是計數器增量的整數多倍，所以在溢出情況下產生余數，其在下一經過中在帶有進位(Obertrag)繼續(xù)使用的累加器情況下被一同接受或者被一同考慮。PLL的輸出時鐘(以下稱為系統時鐘)由此僅平均地耦合到輸入信號上。各個時鐘周期在其長度上可以以l/fosc變化，這稱為相位抖動。US 2008/0069284 Al描述了一種用于使數字控制振蕩器的輸出信號平滑的方法。在此，輸出信號的相位誤差被測定并且在可控制的延遲模塊中被減少，以便獲得經平滑的輸出信號。

發(fā)明內容
以此為背景，利用本發(fā)明介紹按照獨立權利要求的一種方法、此外一種應用該方法的裝置以及最后相應的計算機程序產品。有利的擴展方案從相應的從屬權利要求中和以下描述中得出。本發(fā)明提供了用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的方法，其中該方法具有以下步驟
通過第一累加器提供第一累加器輸出信號，該累加器構成為用于處理輸入信號，其中該第一累加器在溢出情況下繼續(xù)使用進位，并且通過第二累加器提供第二累加器輸出信號，該第二累加器構成為用于處理輸入信號，其中該第二累加器在溢出情況下丟棄進位；在數字控制振蕩器的輸出端處輸出第二累加器輸出信號；和在使用第一累加器輸出信號情況下使第二累加器同步化。
此外，本發(fā)明提出了用于調節(jié)鎖相環(huán)的方法，其中該方法具有前述方法的步驟并且具有將在數字控制振蕩器的輸出端處輸出的信號與輸入信號耦合的步驟。此外，本發(fā)明提供了用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的裝置，其中該裝置具有以下特征
第一累加器，其構成為在溢出情況下繼續(xù)使用進位，并且其中第一累加器構成為在使用輸入信號情況下在輸出端處提供第一累加器輸出信號；
第二累加器，其構成為在溢出情況下不繼續(xù)使用進位并且其中第二累加器構成為在使用輸入信號情況下在輸出端處提供第二累加器輸出信號；和用于將第二累加器與第一累加器同步化的設備。此外，本發(fā)明提出了具有以下特征的鎖相環(huán)
用于對輸入信號與反饋信號進行相位比較的設備；
用于過濾所比較的輸入信號的設備；
帶有前述裝置的數字控制振蕩器；和
用于將前述裝置的輸出信號反饋給用于相位比較的設備的設備。此外，本發(fā)明提供了轉速傳感器，其構成為在使用前述裝置情況下測定轉速。當前，該裝置能夠理解為電設備，其處理傳感器信號并且據此輸出控制或時鐘信號。該裝置可以具有至少一個接口，其能夠按照硬件和/軟件地構造。在按照硬件構造情況下，這些接口例如能夠是所謂的系統ASIC的部分，其包含了該裝置的最不同的功能。然而也可能的是，這些接口是自身的集成電路或至少部分地由分立器件組成。在按照軟件構造情況下，這些接口能夠是軟件模塊，其除了其它軟件模塊外例如在微控制器上存在。帶有程序代碼的計算機程序產品也是有利的，該程序代碼被存儲在可機讀的載體、例如半導體存儲器、硬盤存儲器或光學存儲器上并且當該程序在控制設備上被實施時用于執(zhí)行根據前述實施形式之一的方法。數字控制振蕩器能夠是信號發(fā)生器，其反應于例如來自機電振動器(如石英振蕩器)的振蕩器時鐘，對累加器中的輸入信號相加或積分。該輸入信號能夠通過其值直接對數字控制振蕩器的輸出信號的脈沖重復率發(fā)生影響。因為該累加器反應于振蕩器時鐘的脈沖將輸入信號的代表值添加到已經存放在累加器中的值上，所以該值在累加器中隨著每個時鐘生長。在值超過預給定的閾值的時鐘中，產生累加器溢出并且在累加器中的值被復位到事先確定的初始值。該初始值能夠為零。在發(fā)生溢出情況下，在累加器中的值一般大于閾值。超過預給定的閾值的數值被稱為進位(Obertrag)并且在帶有進位繼續(xù)處理的累加器情況下對于下一振蕩器時鐘可以被添加到相關的累加器的初始值。
在無進位繼續(xù)處理的累加器情況下，一般丟棄進位，也就是說這種累加器總是在為零的初始值處開始。在兩次相繼的閾值超過、即溢出之間的間隔代表這種累加器輸出信號的輸出時鐘。帶有進位的累加器能夠完全再現輸入信號中的信息，其中不丟失輸入信號的分量。由此，帶有進位的繼續(xù)使用或繼續(xù)處理的累加器在(時鐘)間隔長度方面具有變化。該效應能夠作為相位抖動表征出來。為此，該輸出信號能夠無誤差地、越過多個間隔平均地對應于輸入信號的信息內容。無進位繼續(xù)處理的累加器僅能夠不完全地再現輸入信號中的信息。由于丟棄進位，輸入信號的一部分可能丟失。因為在累加器中的相加總是以起始值開始，所以只要輸入信號代表恒定值，則在溢出之間的得出的間隔是相同的。通過省去輸入信號中的信息的一部分，該累加器輸出信號可以以丟棄的進位領先。在此，預給定的容差范圍可以與振蕩器時鐘的兩個信號邊沿的間距相應。如果該輸入信號代表具有振蕩器時鐘的整數多倍的頻率，則不產生進位，并且?guī)в羞M位繼續(xù)使用的累加器和無進位繼續(xù)使用的累加器的輸出信號是相同的。通過將第二累加器的信號耦合到第一累加器的信號上，該第二累加器同樣也能夠完全地再現輸入信號中的信息，或至少能夠進行第二累加器輸出信號的相位矯正。兩個信號的相位和頻率在同步化期間是相同的。本發(fā)明基于以下認識，即通過使用用于使第一累加器與第二累加器同步化的設備能夠有效地防止相位抖動。在此能夠充分利用，相位抖動在確定的時間點能夠保持得非常小并且數字控制振蕩器的輸出信號與該數字振蕩器的輸入信號仍處于確定的比例。這里介紹的方案的主要優(yōu)點是明顯減少了通過相位抖動引起的噪聲。由此，例如傳感器調節(jié)回路能夠基于純數字PLL實現。這如下簡化了電路設計，即它能夠以純數字的方式，也即在沒有模擬濾波器或模擬控制振蕩器的情況下被設計，提高了靈活性，因為例如能夠更簡單地后來改變?yōu)V波器/調節(jié)器參數并且產生集成電路的較小的面積需求。附加地，數字回路在新的處理工藝中具有較好的面積定標效應(Fljichenskal ierungseffekte)。如果在數字控制振蕩器的輸出信號中的事先確定的時鐘中信號邊沿抖動的停止比在輸出信號的其它時鐘中具有較大的重要性，通過在該事先確定的時鐘期間將數字控制振蕩器的輸出端切換到無進位繼續(xù)處理的累加器的累加器輸出信號上能夠在數字控制振蕩器的輸出端處獲得在信號的脈沖之間的均勻的間距。由此輸出信號的相位抖動能夠平均地被減少。通過改變數字控制振蕩器的輸入信號，鎖相環(huán)能夠使NCO的輸出信號匹配于鎖相環(huán)的輸入信號的頻率和相位。調節(jié)能夠通過經由可選的分頻器將NCO的輸出信號回引到鎖相環(huán)的輸入信號進行。對此，兩個信號的相位比較能夠得出NCO的輸入信號?？蛇x地，同樣也能夠進行輸入信號的過濾。轉速傳感器可以是用于測定該設備和/或與之固定相連的部件的轉速的設備。該轉速給出了關于部件的轉動速度的情況。該轉速能夠通過在傳感器的可轉動的元件處測定離心力來確定。對此，同樣大的反作用力能夠抵抗離心力。轉速傳感器的信號能夠代表反作用力的尺度，其對于離心力的補償是需要的。
按照本發(fā)明的另一實施形式，同步化的步驟能夠反應于可預先確定的時鐘示意圖循環(huán)地進行。可預先確定的時鐘示意圖能夠是信號電平中的確定數目的改變。由此能夠實現將第二累加器輸出信號平均地I禹合到第一累加器輸出信號上。按照本發(fā)明的另一實施形式，該方法此外包括步驟切換數字控制振蕩器的輸出端，以便在數字控制振蕩器的輸出端處輸出第一累加器輸出信號。由此能夠以具有特別高的信息內容的時鐘確保第一累加器的輸出信號的無損傳輸。
此外，切換步驟也能夠反應于可預先確定的時鐘示意圖(Taktschema)循環(huán)地進行。由此，數字控制振蕩器的輸出信號能夠在切換之前平均地完全再現輸入信號中的信息，并且在切換之后不具有或者僅具有非常小的相位抖動或信號邊沿抖動。當不再需要避免相位抖動時，數字控制振蕩器的輸出端能夠重新接回到第一累加器輸出信號上。此外，如果第一累加器輸出信號經過了可預先確定數目的時鐘，則在同步化步驟中也能夠進行在第一和第二累加器輸出信號之間的同步化，其中該第二累加器輸出信號在提供可預先確定數目的時鐘之后直到同步化為止經過不提供時鐘的保持階段。由此，兩個輸出信號的時鐘的數目一致。兩個輸出信號的用于經過預先確定數目的時鐘的經過時間同樣一致，其中該第二累加器輸出信號在時鐘示意圖結束時具有暫停。根據本發(fā)明的另一實施形式，如果數字控制振蕩器的輸出端與第一累加器的輸出端相連，則在同步化步驟中能夠進行第一和第二累加器輸出信號之間的同步化。由此能夠無中斷地提供數字控制振蕩器的輸出信號。在同步化期間，該輸出信號具有抖動，而在切換到第二累加器上的時間間隔中，該信號不具有抖動并且領先于第一累加器的累加器輸出信號。按照本發(fā)明的另一實施形式，該方法此外包括步驟切換回數字控制振蕩器的輸出端，以便在數字控制振蕩器的輸出端處輸出第二累加器輸出信號，其中該切換回步驟反應于可預先確定的時鐘示意圖循環(huán)地進行。由此在將輸出端切換到第一信號上之后能夠重新變換到第二信號上并且在示意圖的抖動特別敏感的時鐘中輸出無抖動的信號。在另一實施形式中，如果數字控制振蕩器的輸出端與第二累加器的輸出端相連，則在同步化步驟中第一和第二累加器輸出信號之間的同步化能夠被中斷。本發(fā)明的這種實施形式提供的優(yōu)點是，存在帶有非常小的相位抖動的至少短的階段，該短的階段例如對于相位環(huán)路或使用數字控制振蕩器的輸出信號的裝置的反向調節(jié)能夠是精確的。由此能夠使用純數字電路PLL電路，這對于實施該方法的裝置明顯降低了制造成本。


對本發(fā)明根據附圖示例性地詳細闡述。其中
圖I示出了本發(fā)明的作為方法的第一實施例的流程 圖2示出了按照本發(fā)明的實施例的裝置的框 圖3示出了帶有按照本發(fā)明的實施例的裝置的鎖相環(huán)的框 圖4示出了按照本發(fā)明的實施例的第一和第二累加器輸出信號的信號曲線走向的圖
表;
圖5示出了按照本發(fā)明的另一實施例的第一和第二累加器輸出信號的信號曲線走向的圖表；和
圖6示出了帶有圖5的實施例的另一圖示的圖表。
具體實施例方式在圖中，同樣的或類似的元件能夠通過同樣的或類似的參考記號表示，其中放棄重復的描述。此外，附圖的圖、其描述以及權利要求包含有大量組合式特征。在此對于技術人員是清楚的，這些特征也能夠單獨地被考慮或它們能夠被組合成另外的、在這里未明確描述的組合。此外，本發(fā)明在下面的描述中可能在使用不同尺度和維度的情況下來闡述，其中本發(fā)明應被理解為不局限于這些尺度和維度。此外，按照本發(fā)明的方法步驟能夠重復地以及以不同于以所描述的順序的順序實施。如果實施例包括第一特征/步驟和第二特征/步驟之間的“和/或”關聯，那么這可以被讀為，該實施例按照一種實施形式不僅具有第一特征/第一步驟，而且具有第二特征/第二步驟并且按照另一實施形式或者僅具有第一特征/步驟或僅具有第二特征/步驟。與模擬電壓或電流控制振蕩器(VCO、CC0)相比，該NCO按過采樣具有或多或少大的相位抖動。在過渡到時間連續(xù)的系統(例如傳感器元件)中時，隨著相位抖動而出現的可變時鐘周期可能負面地對噪聲產生影響。具體的應用情況是用于轉速傳感器的位置反向調節(jié)的機電德爾塔-西格瑪(Delta-Sigma)轉換器。在優(yōu)選使用的時間離散開關電容前端(switched-capacitor Frontend)電路情況下,測量階段和反向調節(jié)階段在時鐘示意圖中在時間上是分開的，以便例如使通過電串擾引起的干擾影響最小化。對于德爾塔-西格瑪轉換器的少量噪聲和穩(wěn)定運行有利的是，尤其是在反向調節(jié)階段期間不出現相位抖動。為了實現這一點，以下提出了一種應該盡可能使相位噪聲最小化的方案。圖I示出了用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的按照本發(fā)明的方法的實施例的流程圖。該方法具有第一步驟提供110，其中提供第一累加器的第一輸出信號。該第一累加器處理輸入信號和振蕩器時鐘。該輸入信號以振蕩器時鐘的時鐘被相力口。該第一累加器在有進位的情況下工作，這意味著，如果總和超過確定的值，則該總和被復位，并且超過所確定的值的余數構成新總和的第一加數。隨著復位，在累加器的輸出端處提供脈沖或者信號邊沿變換。在步驟110中同樣也提供第二累加器的第二輸出信號。該第二累加器處理與第一累加器相同的輸入信號和相同的振蕩器時鐘。該第二累加器在無進位的情況下工作，這意味著，如果總和超過確定的值，則總和這里也被復位，但是超過所確定的值的余數被丟棄。通過“切除”和丟棄余數，在第二累加器的輸出端處以代表余數的、t匕在第一累加器情況下短的間距提供脈沖。在輸出的步驟120中在數字控制振蕩器的輸出端處，累加器輸出信號被輸出。在切換的步驟130中，數字控制振蕩器的輸出端從第一累加器的輸出信號被切換到第二累加器的輸出信號上，以便在數字控制振蕩器的輸出端處輸出第二累加器輸出信號。按照這里提出的方案，NCO抖動原則上被允許，因為它大多數不干擾。由此產生的結果是，在轉速傳感器的反饋階段期間應該盡可能不出現抖動。對于反饋階段的相應的時鐘，從與傳感器元件相關的頻率同步的信號變換到通過ASIC振蕩器限定的時鐘。在第一近似中該時鐘與傳動頻率一致，然而并不準確，為此它不顯露由NCO累加器引起的抖動。該時鐘始終稍微更快地運行，以便利用接著稍微較長的時鐘重新彌補頻率失配和使兩個時鐘同步化。由此對于確定的時鐘,在NCO情況下固有的相位或者時鐘周期抖動例如在反向調節(jié)階段期間在時鐘示意圖中被消除。然而確保，平均的時鐘周期可變地耦合到傳感器頻率上。本發(fā)明的重要方面是NCO的實施變型方案，所述NCO如在傳統意義下產生作為傳感器振蕩頻率的多倍的時鐘，然而在確定的時鐘期間排除了可變時鐘周期的出現。于是，NCO會、(幾乎)如VCO那樣表現。原則上，也能夠通過提高的過采樣(也即石英/環(huán)形振蕩器時鐘與系統時鐘的比例)抵抗相位抖動。然而，在這種行為方式情況下的主要限制是處理極限和通過更快運行的NCO的提高的電流消耗。這里提出的NCO變型方案在小的過采樣情況下也行。它取決于在時鐘示意圖中帶有固定時鐘周期的時鐘數目。
圖2示出了按照本發(fā)明的、用于減少數字控制振蕩器NCO的輸出信號中的信號邊沿抖動的裝置的實施例。數字控制振蕩器200具有輸入端202、以及輸出端204。在輸入端202處，該數字控制振蕩器200構成用于接收輸入信號。在輸出端204處，該數字控制振蕩器200構成用于提供輸出信號或系統時鐘。此外，該數字控制振蕩器200具有用于振蕩器時鐘206的輸入端。在振蕩器200內有兩個累加器208和210。兩個累加器208和210分別具有輸入端，其與輸入端202相連。兩個累加器208和210同樣也具有輸出端，其中輸出端中的每一個均能夠與輸出端204相連。為了分別僅將累加器208和210的輸出端中的一個與輸出端204相連，該振蕩器200具有用于切換的設備212。該用于切換的設備212操作換接開關，其能夠分別將輸出端中的一個與輸出端204接觸。因為第二累加器210在無進位的情況下工作，所以其累加器輸出信號比第一累加器208具有較高的輸出頻率。因此，該第二累加器210可通過用于同步化(Sync)的設備214與第一累加器208同步化。該用于同步化的設備214能夠操作用于同步化的可切換的線路。如果第二累加器210通過用于同步化的設備214與第一累加器208相連，則第一累加器208強制地對第二累加器210印上(aufpdgen)其信號。由此兩個累加器208和210是同步的。該第一累加器208在有進位的情況下工作。這意味著，模數、也就是超過可預先確定的閾值的總和的余數構成用于后續(xù)的時鐘循環(huán)的新總和的初始值或第一加數。由此，累加器208能夠經由多個相加循環(huán)平均地遵循輸入端202處的輸入信號。在時鐘示意圖監(jiān)控單元概念下，設備212和214能夠被組合。圖3示出了鎖相環(huán)(PLL)的框圖。該PLL具有鑒相器302、環(huán)路濾波器304、按照這里介紹的方案的裝置200、以及分頻器306。該鑒相器302將輸入信號或參考時鐘與反饋信號進行比較，該反饋信號經由來自裝置200的輸出端的反饋線路由分頻器306反饋。該鑒相器302提供相位差信號。該相位差信號經過環(huán)路濾波器304并且作為輸入信號到達裝置200。該裝置200在其構造和功能方面與圖2的裝置200相應。該鎖相環(huán)輸出輸出信號或系統時鐘。換句話說，能夠使用按照圖3的圖示的鎖相環(huán)的傳感器元件的參考時鐘在鑒相器中能夠與NCO輸出端的所劃分的系統時鐘進行比較。取決于兩個時鐘信號的相位誤差，經由環(huán)路濾波器為NCO產生計數器增量。NCO的基本時鐘經由振蕩器(例如石英或環(huán)形振蕩器)提供。時鐘監(jiān)控確保，NCO在時鐘示意圖中處于何處。在反向調節(jié)階段之外，自由運行的NCO時鐘通過“帶有進位的累加器”208產生。并行運行的“無進位的累加器”210其間被持續(xù)地與第一累加器同步化。僅在反向調節(jié)階段期間中斷同步化。NCO 200的輸出端204被切換到“無進位的累加器”210上。因此，在反向調節(jié)階段期間時鐘周期的變化被抑制?？纱娴?，反饋能夠利用固定的計數器被導出，該計數器直接從振蕩器獲得其時鐘。在此，在反饋時鐘開始時起動計數器并且在達到最大值時停止反饋。在此情況下，要注意的是，在達到最大值時在所有處理不安全性情況下它仍處在反饋時鐘內。
圖4示出了帶有兩個曲線的圖解。第一曲線402代表圖2的第一累加器208的累加器輸出信號。第二曲線404代表圖2的第二累加器210的累加器輸出信號。兩個曲線402和404上下重疊地布置并且通過垂直的輔助線406示出了上信號的連續(xù)的時鐘編號。圖解的橫坐標表示連續(xù)的時間；在此，曲線402的連續(xù)的時鐘編號提供在橫坐標上。圖解的縱坐標對于兩個曲線402和404分別表示信號狀態(tài)。這些信號僅能夠采用兩種狀態(tài)，也就是它們是二進制的。兩個曲線402和404以其曲線走向分別不同地被表明。實線表示施加在圖2的數字控制振蕩器的輸出端處的信號部分。虛線表示不施加在振蕩器的輸出端處的信號部分。點劃線表示信號中的同樣施加在輸出端處的保持階段。上曲線402代表第一累加器的輸出信號的時間曲線走向。在曲線402的段408中，帶有進位的累加器的信號被輸出。該信號曲線走向是有抖動的。這意味著，在垂直的信號邊沿之間的間距是不規(guī)律的。在段408中的曲線以實線方式(durchgezogen)示出。在曲線404的段410中，第二累加器與第一累加器同步化。因此，在段410中第二累加器的信號與第一累加器的信號相同。在段410中第二累加器的信號不施加在振蕩器的輸出端處，因此，在段410中的曲線以虛線方式示出?？蛇x地，第二累加器的信號也能夠作為輸出信號被輸出，因為信號404和402是相同的。在曲線404的段412中第二累加器不與第一累加器同步化。無進位的累加器的信號被輸出。在段412中的信號曲線走向具有在垂直的信號邊沿之間的有規(guī)律的間距。該信號是無抖動的。在段412中的信號施加在振蕩器的輸出端處并且該線是以實線方式示出的。在該圖示中，在段408和段412之間將信號路徑從第一振蕩器的輸出端切換到第二振蕩器的輸出端。在段414中，曲線402的信號曲線走向遵循與在段408中相同的前提。然而，在段414中信號不施加在振蕩器的輸出端處。因此該信號用虛線示出。在曲線404的段416中，第二累加器的信號在保持階段中保持并且因此以點劃線方式示出，直到反應于在曲線404中的時間點418，第二累加器的信號重新與曲線402的信號同步化。在該圖示中，在段416結束后，重新將數字控制振蕩器的輸出端切換到第一累加器的輸出端并且由此切換到第二段408。該第二段408被重新以實線方式示出。段的該序列循環(huán)地進行。在信號402中，在段408之后是段414并且之后重新是段408。在信號404中，在段410之后是段412，緊接著是段416并且之后重新是段410。換句話說，在圖4中示范性地在自由運行的NCO時鐘(系統時鐘，自由運行時鐘402)的上區(qū)域中示出輸出時鐘信號并且在下區(qū)域中示出在反向調節(jié)階段期間無相位抖動的NCO的時鐘?？勺兊闹芷陂L度是可識別的。假設，時鐘示意圖由6個單個時鐘組成并且在時鐘(時鐘編號)4和5中發(fā)生反向調節(jié)。為了抑制在反向調節(jié)期間的相位抖動，現在能夠使用第二、并行運行的NCO(控制時鐘(Controlled clock) 404)，其在時鐘4和5期間確保，計數器增量在累加器的計數范圍中整數地被映射。余數被丟棄。時鐘周期由此提早地被結束。因此確保反向調節(jié)時鐘始終具有較短的時鐘周期。在反向調節(jié)階段結束時，第二 NCO再次與第一、自由運行的NCO同 步化(Sync，418)。因此，系統時鐘平均地作為傳感器諧振的多倍被保證。信號404的點劃式的時鐘416被輸出。此外，信號402和404之間的同步化在時鐘1_3或者7-9期間是有效的(開關214在圖2被閉合)?？纱娴兀虼艘材軌蛲耆貎H輸出信號404并且放棄切換(圖2的開關212)。同步化于是應該在時鐘5結束時開始。
圖5示出了本發(fā)明的另一實施例。該時鐘示意圖能夠如此被改變，使得在整個基本周期(時鐘1-6)期間該無抖動的較高頻信號504被輸出。分別僅在最后的時鐘中補入較長的同步化時鐘506直到同步化時間點508，其中該最后的時鐘典型地是復位或暫停時鐘，在所述復位或暫停時鐘中不實施調節(jié)臨界的任務。由此，信號504變得與信號502同步、或者平均地與傳感器頻率同步。該同步化利用上升信號邊沿進行。圖6示出了圖5的實施例的另一圖示。對在時鐘示意圖中改變?yōu)?6個的數目的時鐘附加地，示出了無進位的累加器的另一無抖動的信號600。該累加器振蕩并且預先給定頻率。該無抖動的信號600經由時鐘示意圖的16個時鐘施加在輸出端處。接著，施加在輸出端處的信號的信號電平保持在低的水平上并且在有抖動的參考時鐘同樣也完成了時鐘 示意圖的第16個時鐘之后，時鐘示意圖才重新開始。該信號600不保持，可是同樣反應于在參考時鐘處的時鐘示意圖的結束重新被同步化，也就是被設置成高信號電平和重新開始振蕩。使用帶有環(huán)形振蕩器的純數字PLL以面積減少的目的在ASIC中尤其是對于在汽車和消耗品領域中的將來的轉速傳感器是令人感興趣的。所介紹的方案并不限于轉速傳感器的該應用情況。更確切地，它能夠普遍地應用在時間連續(xù)-時間離散耦合的調節(jié)環(huán)路，所述調節(jié)環(huán)路以時分復用的方式測量和反向調節(jié)(riickregeln)。
權利要求
1.用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的方法，具有以下步驟 通過第一累加器(208)提供(110)第一累加器輸出信號，所述第一累加器(208)被構成用于處理輸入信號，其中第一累加器在溢出情況下繼續(xù)使用進位，并且通過第二累加器(210)提供第二累加器輸出信號，所述第二累加器(210)被構成用于處理輸入信號，其中第二累加器在溢出情況下丟棄進位； 在數字控制振蕩器(200)的輸出端(204)處輸出(120)第二累加器輸出信號；并且 在使用第一累加器輸出信號情況下使第二累加器同步化。
2.按照權利要求I所述的方法，其中同步化(130)的步驟反應于可預先確定的時鐘示意圖循環(huán)地進行。
3.按照前述權利要求之一項所述的方法，具有步驟切換(130)數字控制振蕩器的輸出端，以便在數字控制振蕩器的輸出端處輸出第一累加器輸出信號。
4.按照前述權利要求之一項所述的方法，其中在同步化的步驟中，如果第一累加器輸出信號經過了可預先確定數目的時鐘，則進行第一和第二累加器輸出信號之間的同步化，其中第二累加器輸出信號在可預先確定數目的時鐘之后直到同步化為止經過保持階段。
5.按照權利要求3所述的方法，具有步驟將數字控制振蕩器的輸出端切換回，以便在數字控制振蕩器的輸出端處輸出第二累加器輸出信號，其中該切換回步驟反應于可預先確定的時鐘示意圖循環(huán)地進行。
6.用于調節(jié)鎖相環(huán)的方法，其中該方法具有以下步驟 按照權利要求I至5之一項的方法的步驟；和 將在數字控制振蕩器(200)的輸出端(204)處輸出的信號與輸入信號I禹合。
7.用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的裝置(200)，具有以下特征 第一累加器(208)，其被構成用于在溢出情況下繼續(xù)使用進位，并且其中所述第一累加器被構成用于在使用輸入信號情況下提供第一累加器輸出信號； 第二累加器(210)，其被構成用于在溢出情況下不繼續(xù)使用進位，并且其中所述第二累加器被構成用于在使用輸入信號情況下提供第二累加器輸出信號；和用于將第二累加器的輸出與第一累加器的輸出同步化的設備(212)。
8.鎖相環(huán)，具有以下特征 用于將開始信號與反饋信號進行相位比較以便獲得所比較的開始信號的設備(302)； 用于過濾所比較的輸入信號以便獲得經過濾的開始信號的設備(304); 帶有按照權利要求7所述的裝置的數字控制振蕩器(200)，其中經過濾的開始信號作為輸入信號被輸送給數字控制振蕩器并且其中所述裝置被構成用于提供輸出信號；和用于將按照權利要求7所述的裝置的輸出信號(204)反饋(306)給用于相位比較的設備(302)的設備。
9.轉速傳感器，其被構成用于在使用按照權利要求7所述的裝置情況下測定轉速。
全文摘要
本發(fā)明涉及一種用于減少數字控制振蕩器的輸出信號中的信號邊沿抖動的方法。該方法具有通過第一累加器(208)提供(110)第一累加器輸出信號的步驟，該第一累加器(208)被構成用于處理輸入信號，其中該第一累加器在溢出情況下繼續(xù)使用進位。此外在提供步驟中通過第二累加器(210)提供第二累加器輸出信號，該第二累加器(210)被構成用于處理輸入信號，其中該第二累加器在溢出情況下丟棄進位。此外，該方法包括在數字控制振蕩器(200)的輸出端(204)處輸出(120)第二累加器輸出信號的步驟和在使用第一累加器輸出信號情況下使第二累加器同步化的步驟。
文檔編號G01C19/02GK102638260SQ20121002616
公開日2012年8月15日 申請日期2012年2月7日 優(yōu)先權日2011年2月8日
發(fā)明者A.布曼, M.凱克 申請人:羅伯特·博世有限公司