專(zhuān)利名稱：三通道數(shù)字跟蹤接收機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及針對(duì)雷達(dá)接收系統(tǒng)下來(lái)的三路中頻信號(hào)進(jìn)行采樣及處理，特別用于單脈沖體制雷達(dá)系統(tǒng)中的三通道數(shù)字跟蹤接收機(jī)。
背景技術(shù)：
隨著電子芯片技術(shù)的飛速發(fā)展，高速、體積小和功耗低是其發(fā)展的主要方向。而雷達(dá)系統(tǒng)中傳統(tǒng)的模擬接收機(jī)已不能滿足現(xiàn)代應(yīng)用，所以數(shù)字接收機(jī)已經(jīng)取代了其位置，在整個(gè)雷達(dá)系統(tǒng)中起著至關(guān)重要的作用。
發(fā)明內(nèi)容為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本實(shí)用新型提出一種三通道數(shù)字跟蹤接收機(jī)， 其高速AD采樣模塊可以對(duì)目標(biāo)進(jìn)行高速采樣提高目標(biāo)距離分辨率，對(duì)目標(biāo)進(jìn)行求模、積累、MTD、恒虛警等處理可以提高發(fā)現(xiàn)目標(biāo)的能力。具體技術(shù)方案如下一種三通道數(shù)字跟蹤接收機(jī)，包括高速AD采樣部分、信號(hào)處理部分和數(shù)據(jù)處理機(jī)；AD采樣部分包括AD采樣電路和I、Q解調(diào)電路；所述AD采樣對(duì)雷達(dá)輸入的三路中頻信號(hào)進(jìn)行采樣，AD采樣電路的輸出端連接I、Q解調(diào)電路的輸入端，I、Q解調(diào)電路輸出六路I、 Q信號(hào)；所述信號(hào)處理部分包括信號(hào)處理模塊包括DSP芯片、FPGA芯片、控制單元和驅(qū)動(dòng)單元；對(duì)于DSP芯片DSP芯片與FPGA芯片連接通信，DSP芯片通過(guò)接口轉(zhuǎn)換電路與數(shù)據(jù)處理機(jī)通信；DSP芯片連接有存儲(chǔ)器；對(duì)于FPGA芯片F(xiàn)PGA芯片連接I、Q解調(diào)電路的輸出端；FPGA芯片通過(guò)驅(qū)動(dòng)單元連接控制單元；FPGA芯片通過(guò)接口轉(zhuǎn)換電路與數(shù)據(jù)處理機(jī)通信；FPGA芯片連接有存儲(chǔ)器。AD采樣部分的工作原理是AD采樣部分包括高速AD采樣功能和數(shù)字I、Q解調(diào)功能；AD采樣對(duì)雷達(dá)輸入的三路中頻信號(hào)進(jìn)行高速采樣，采樣后的數(shù)字信號(hào)經(jīng)過(guò)數(shù)字下變頻將數(shù)字中頻信號(hào)搬移至基帶作IQ解調(diào)，這個(gè)工作和數(shù)字下變頻同時(shí)完成，由數(shù)控本振分別輸出正弦、余弦信號(hào)與數(shù)字中頻信號(hào)分別混頻得到IQ基帶信號(hào)；最后信道濾波將基帶信號(hào)以外的其它頻率濾除，分別產(chǎn)生6路I、Q信號(hào)。AD采樣部分實(shí)現(xiàn)的功能，在現(xiàn)有技術(shù)中均可以由成熟電路實(shí)現(xiàn)，在此被進(jìn)一步加以限制。所述數(shù)據(jù)處理機(jī)是PC，PC對(duì)信號(hào)處理部分輸出的信息進(jìn)行處理和顯示。與DSP芯片連接的接口轉(zhuǎn)換電路包括RS232轉(zhuǎn)換芯片和RS422轉(zhuǎn)換芯片；與FPGA芯片連接的接口轉(zhuǎn)換電路是USB轉(zhuǎn)換芯片。所述采樣模塊包括耦合隔離電路、A/D變換器和時(shí)鐘電路；所述耦合隔離電路的輸入端作為本接收機(jī)的輸入端，耦合隔離電路的輸出端連接A/D變換器的輸入端，A/D變換器的輸出端連接I、Q解調(diào)電路的輸入端；時(shí)鐘電路為A/D變換器和數(shù)字信號(hào)處理電路提供時(shí)鐘信號(hào)。A/D變換器的輸入端連接有帶通濾波器。[0011]所述FPGA芯片載有差分轉(zhuǎn)換電路、求模電路、MTD、恒虛警處理電路、目標(biāo)檢測(cè)/判決電路和角誤差測(cè)量電路；所述差分轉(zhuǎn)換電路的輸入端連接I、Q解調(diào)電路的輸出端；差分轉(zhuǎn)換電路的輸出的信號(hào)依次經(jīng)過(guò)求模電路、相參檢測(cè)系統(tǒng)MTD、恒虛警處理電路和目標(biāo)檢測(cè) /判決電路處理后，傳給DSP芯片。所述目標(biāo)檢測(cè)/判決電路是滑窗檢測(cè)器。本三通道數(shù)字跟蹤接收機(jī)具有實(shí)時(shí)性高，結(jié)構(gòu)靈活，通用性強(qiáng)，模塊化設(shè)計(jì)，開(kāi)發(fā)周期短，系統(tǒng)易于維護(hù)和擴(kuò)展等優(yōu)點(diǎn)。本實(shí)用新型在單目標(biāo)雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)中，采用了一種FPGA+DSP的全數(shù)字信號(hào)處理方案，原理如下把數(shù)據(jù)量很大，處理速度要求較高，但運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單的底層算法(如求模、CFAR、相參積累、滑窗檢測(cè)、自動(dòng)跟蹤等)放在FPGA內(nèi)由硬件實(shí)現(xiàn)；而將一些數(shù)據(jù)量較低，控制結(jié)構(gòu)復(fù)雜的頂層算法(如距離計(jì)算、方位角計(jì)算、仰角計(jì)算)以及組件控制、通訊等功能由尋址方式靈活，接口豐富的DSP實(shí)現(xiàn)，這樣既可滿足實(shí)時(shí)性要求，又兼顧了系統(tǒng)的靈活性、可擴(kuò)展性，降低了設(shè)計(jì)難度，極大減小了信號(hào)處理系統(tǒng)的體積和功耗。FPGA采用Altera公司StratixII系列高性能數(shù)字邏輯器件，求模、視頻積累、 CFAR、滑窗檢測(cè)、目標(biāo)判別和角度計(jì)算等均在FPGA內(nèi)部用硬件完成，檢測(cè)到目標(biāo)之后，由 DSP讀入目標(biāo)相關(guān)距離信息和角度信息送至數(shù)據(jù)處理機(jī)做進(jìn)一步處理。雷達(dá)工作需要的定時(shí)信號(hào)重復(fù)頻率脈沖、主脈沖、發(fā)射脈沖及消隱脈沖均由信號(hào)處理系統(tǒng)產(chǎn)生。

圖1三通道數(shù)字跟蹤接收機(jī)原理組成圖，圖2三通道數(shù)字跟蹤接收機(jī)恒虛警原理圖，圖3三通道數(shù)字跟蹤接收機(jī)滑窗檢測(cè)器原理圖，圖4三通道數(shù)字跟蹤接收機(jī)信號(hào)處理流程圖。
具體實(shí)施方式
以下結(jié)合附圖與具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明一種三通道數(shù)字跟蹤接收機(jī)，包括高速AD采樣部分、信號(hào)處理部分和數(shù)據(jù)處理機(jī)；AD采樣部分包括AD采樣電路和I、Q解調(diào)電路；所述AD采樣對(duì)雷達(dá)輸入的三路中頻信號(hào)進(jìn)行采樣，AD采樣電路的輸出端連接I、Q解調(diào)電路的輸入端，I、Q解調(diào)電路輸出六路I、 Q信號(hào)；所述信號(hào)處理部分包括信號(hào)處理模塊包括DSP芯片、FPGA芯片、控制單元和驅(qū)動(dòng)單元；對(duì)于DSP芯片DSP芯片與FPGA芯片連接通信，DSP芯片通過(guò)接口轉(zhuǎn)換電路與數(shù)據(jù)處理機(jī)通信；DSP芯片連接有存儲(chǔ)器；對(duì)于FPGA芯片F(xiàn)PGA芯片連接I、Q解調(diào)電路的輸出端；FPGA芯片通過(guò)驅(qū)動(dòng)單元連接控制單元；FPGA芯片通過(guò)接口轉(zhuǎn)換電路與數(shù)據(jù)處理機(jī)通信；FPGA芯片連接有存儲(chǔ)器。所述數(shù)據(jù)處理機(jī)是PC，PC對(duì)信號(hào)處理部分輸出的信息進(jìn)行處理和顯示。與DSP芯片連接的接口轉(zhuǎn)換電路包括RS232轉(zhuǎn)換芯片和RS422轉(zhuǎn)換芯片；與FPGA芯片連接的接口轉(zhuǎn)換電路是USB轉(zhuǎn)換芯片。所述采樣模塊包括耦合隔離電路、A/D變換器和時(shí)鐘電路；所述耦合隔離電路的輸入端作為本接收機(jī)的輸入端，耦合隔離電路的輸出端連接A/D變換器的輸入端，A/D變換器的輸出端連接I、Q解調(diào)電路的輸入端；時(shí)鐘電路為A/D變換器和數(shù)字信號(hào)處理電路提供時(shí)鐘信號(hào)。A/D變換器的輸入端連接有帶通濾波器。所述FPGA芯片載有差分轉(zhuǎn)換電路、求模電路、MTD、恒虛警處理電路、目標(biāo)檢測(cè)/判決電路和角誤差測(cè)量電路；所述差分轉(zhuǎn)換電路的輸入端連接I、Q解調(diào)電路的輸出端；差分轉(zhuǎn)換電路的輸出的信號(hào)依次經(jīng)過(guò)求模電路、相參檢測(cè)系統(tǒng)MTD、恒虛警處理電路和目標(biāo)檢測(cè)/判決電路處理后，傳給DSP芯片。所述目標(biāo)檢測(cè)/判決電路是滑窗檢測(cè)器。1)對(duì)于雷達(dá)輸入的三路中頻信號(hào)進(jìn)行高速AD采樣，然后對(duì)信號(hào)進(jìn)行I、Q解調(diào)，最終輸出六路I、Q信號(hào)。高速大動(dòng)態(tài)A/D必須做到低失真、大動(dòng)態(tài)、低功耗。中頻采樣的性能除了與A/D本身的固有特性有關(guān)外，還與外圍電路關(guān)系密切。中頻采樣模塊由耦合隔離電路、A/D變換器、 時(shí)鐘電路，數(shù)字信號(hào)處理電路等組成。這些器件及印制電路的排版、其他電路對(duì)它的影響等都會(huì)影響A/D轉(zhuǎn)換、正交鑒相的性能。在A/D變換器之前的模擬輸入加上一個(gè)帶通濾波器， 用于濾除采樣帶寬以外的信號(hào)和噪聲，以防止采樣后頻譜混疊。2)在每個(gè)脈沖重復(fù)周期內(nèi)，對(duì)Is (i)和Qs⑴兩路正交信號(hào)求模后得到A^ (i)； 其它兩路得到Aa(i)、Ae(i)。再將結(jié)果依次送入恒虛警處理電路、目標(biāo)檢測(cè)、目標(biāo)判決器后，判斷出是否有目標(biāo)存在，并在檢測(cè)到目標(biāo)時(shí)再測(cè)量目標(biāo)距離及角誤差。3)恒虛警(CRAF)目的是提供相對(duì)來(lái)說(shuō)可以避免噪聲背景雜波和干擾影響的檢測(cè)閾值，使目標(biāo)檢測(cè)時(shí)具有恒定的虛警概率。也是雷達(dá)在復(fù)雜背景環(huán)境中保持恒定虛警概率， 實(shí)現(xiàn)自適應(yīng)門(mén)限檢測(cè)的有效手段，在背景噪聲分布已知的情況下，本系統(tǒng)采用瑞利分布雜波門(mén)限恒虛警的方法實(shí)現(xiàn)。4)本系統(tǒng)采用滑窗檢測(cè)器檢測(cè)判決目標(biāo)，首先用距離一維CFAR作為目標(biāo)檢測(cè)的第一門(mén)限Go，信號(hào)模值六￡ (i)與Go進(jìn)行比較后量化為“0/1”信號(hào)，如天線波束掃過(guò)目標(biāo)時(shí)收到的回波數(shù)為N，則相應(yīng)的滑窗檢測(cè)器由N-I個(gè)延遲單元組成，每個(gè)單元的延遲時(shí)間為 ；。設(shè)二次門(mén)限為K，若滑窗檢測(cè)器輸出的N次掃掠脈沖之和>K，則認(rèn)為有目標(biāo)信號(hào)。檢測(cè)到目標(biāo)后，目標(biāo)角誤差電壓的提取采用了 I、Q正交解調(diào)、數(shù)字化歸一方法完成。5)DSP讀取目標(biāo)距離信息和目標(biāo)的方位角誤差、俯仰角誤差信息送至數(shù)據(jù)處理機(jī)。6)數(shù)據(jù)處理主要對(duì)信號(hào)處理送來(lái)的距離信息和角誤差數(shù)據(jù)進(jìn)行數(shù)據(jù)處理后進(jìn)行顯不。本實(shí)用新型在雷達(dá)定時(shí)脈沖(PRF)作用下，信號(hào)處理部分首先讀取中頻數(shù)字處理器送來(lái)的和通道中每個(gè)距離單元的信號(hào)Σ工先進(jìn)行求模，進(jìn)行CFAR和目標(biāo)滑窗檢測(cè)，最后得到目標(biāo)距離數(shù)據(jù)，由DSP讀取目標(biāo)距離信息后送至其它分機(jī)。檢測(cè)到目標(biāo)之后，在系統(tǒng)軟件控制下，信號(hào)處理系統(tǒng)再讀取對(duì)應(yīng)目標(biāo)距離門(mén)的方位角誤差ΔΑ和俯仰角誤差ΔΕ進(jìn)行角誤差信號(hào)運(yùn)算，從而完成對(duì)目標(biāo)信號(hào)進(jìn)行跟蹤測(cè)量處理。
權(quán)利要求1.一種三通道數(shù)字跟蹤接收機(jī)，其特征是包括高速AD采樣部分、信號(hào)處理部分和數(shù)據(jù)處理機(jī)；AD采樣部分包括AD采樣電路和I、Q解調(diào)電路；所述AD采樣對(duì)雷達(dá)輸入的三路中頻信號(hào)進(jìn)行采樣，AD采樣電路的輸出端連接I、Q解調(diào)電路的輸入端，I、Q解調(diào)電路輸出六路I、 Q信號(hào)；所述信號(hào)處理部分包括信號(hào)處理模塊包括DSP芯片、FPGA芯片、控制單元和驅(qū)動(dòng)單元；對(duì)于DSP芯片DSP芯片與FPGA芯片連接通信，DSP芯片通過(guò)接口轉(zhuǎn)換電路與數(shù)據(jù)處理機(jī)通信；DSP芯片連接有存儲(chǔ)器；對(duì)于FPGA芯片F(xiàn)PGA芯片連接I、Q解調(diào)電路的輸出端；FPGA芯片通過(guò)驅(qū)動(dòng)單元連接控制單元；FPGA芯片通過(guò)接口轉(zhuǎn)換電路與數(shù)據(jù)處理機(jī)通信；FPGA芯片連接有存儲(chǔ)器。
2.根據(jù)權(quán)利要求1所述的三通道數(shù)字跟蹤接收機(jī)，其特征是所述數(shù)據(jù)處理機(jī)是PC，PC 對(duì)信號(hào)處理部分輸出的信息進(jìn)行處理和顯示。
3.根據(jù)權(quán)利要求1所述的三通道數(shù)字跟蹤接收機(jī)，其特征是與DSP芯片連接的接口轉(zhuǎn)換電路包括RS232轉(zhuǎn)換芯片和RS422轉(zhuǎn)換芯片；與FPGA芯片連接的接口轉(zhuǎn)換電路是USB轉(zhuǎn)換芯片。
4.根據(jù)權(quán)利要求1所述的三通道數(shù)字跟蹤接收機(jī)，其特征是所述采樣模塊包括耦合隔離電路、A/D變換器和時(shí)鐘電路；所述耦合隔離電路的輸入端作為本接收機(jī)的輸入端，耦合隔離電路的輸出端連接A/D變換器的輸入端，A/D變換器的輸出端連接I、Q解調(diào)電路的輸入端；時(shí)鐘電路為A/D變換器和數(shù)字信號(hào)處理電路提供時(shí)鐘信號(hào)。
5.根據(jù)權(quán)利要求4所述的三通道數(shù)字跟蹤接收機(jī)，其特征是A/D變換器的輸入端連接有帶通濾波器。
6.根據(jù)權(quán)利要求1所述的三通道數(shù)字跟蹤接收機(jī)，其特征是所述FPGA芯片載有差分轉(zhuǎn)換電路、求模電路、MTD、恒虛警處理電路、目標(biāo)檢測(cè)/判決電路和角誤差測(cè)量電路；所述差分轉(zhuǎn)換電路的輸入端連接I、Q解調(diào)電路的輸出端；差分轉(zhuǎn)換電路的輸出的信號(hào)依次經(jīng)過(guò)求模電路、相參檢測(cè)系統(tǒng)MTD、恒虛警處理電路和目標(biāo)檢測(cè)/判決電路處理后，傳給DSP芯片。
7.根據(jù)權(quán)利要求6所述的三通道數(shù)字跟蹤接收機(jī)，其特征是所述目標(biāo)檢測(cè)/判決電路是滑窗檢測(cè)器。
專(zhuān)利摘要一種三通道數(shù)字跟蹤接收機(jī)，包括高速AD采樣模塊和信號(hào)處理模塊，信號(hào)處理模塊由DSP芯片、FPGA、控制單元和驅(qū)動(dòng)單元等組成。本裝置可以完成對(duì)目標(biāo)的自動(dòng)檢測(cè)并將跟蹤測(cè)量目標(biāo)對(duì)距離角誤差的測(cè)量數(shù)據(jù)送出到數(shù)據(jù)處理，因其高速的AD采樣可以提高目標(biāo)距離檢測(cè)的分辨率。本收機(jī)通過(guò)對(duì)雷達(dá)輸入的三路中頻信號(hào)進(jìn)行處理實(shí)現(xiàn)對(duì)目標(biāo)距離信息的提取和角誤差的提取。
文檔編號(hào)G01S7/285GK202305792SQ201120424420
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年11月1日 優(yōu)先權(quán)日2011年11月1日
發(fā)明者帥國(guó)祥, 張向東, 房福松 申請(qǐng)人:南京鑫軒電子系統(tǒng)工程有限公司