專(zhuān)利名稱(chēng)：用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種數(shù)據(jù)采集裝置，尤其涉及一種多通道高速數(shù)據(jù)采集裝置。
背景技術(shù)：
開(kāi)關(guān)柜是電力配電系統(tǒng)中的重要設(shè)備，而絕緣故障是嚴(yán)重威脅開(kāi)關(guān)柜安全運(yùn)行的重要隱患之一。大量開(kāi)關(guān)柜故障統(tǒng)計(jì)分析表明，局部放電是造成開(kāi)關(guān)柜絕緣故障的主要原因，此外，局部放電也是絕緣劣化的重要征兆。因此，檢測(cè)局部放電可以及時(shí)有效地發(fā)現(xiàn)開(kāi)關(guān)柜內(nèi)部存在的絕緣故障缺陷。數(shù)據(jù)采集系統(tǒng)是對(duì)開(kāi)關(guān)柜的局部放電進(jìn)行檢測(cè)的裝置中必不可少的系統(tǒng)元件之一?，F(xiàn)有的用于開(kāi)光柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)所具有的采集通道較少，同時(shí)由于系統(tǒng)設(shè)置的原因，采集速度也比較慢，這就影響了數(shù)據(jù)采集的效果和效率，此外，較慢的數(shù)據(jù)采集速度還會(huì)使得所采集的局部放電信號(hào)中干擾信號(hào)的幅度較高，具有較低的信噪比，這些對(duì)局部放電信號(hào)的檢測(cè)均是不利的。
發(fā)明內(nèi)容本實(shí)用新型的目的是提供一種用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，該數(shù)據(jù)采集系統(tǒng)具有多個(gè)數(shù)據(jù)采集通道，從而能夠?qū)Χ嗦肪植糠烹娦盘?hào)進(jìn)行采集；此外本實(shí)用新型所述的數(shù)據(jù)采集系統(tǒng)通過(guò)優(yōu)選結(jié)構(gòu)設(shè)置，還能大大提高數(shù)據(jù)采集的速度，從而一方面提高數(shù)據(jù)采集的效率，另一方面提高數(shù)據(jù)采集系統(tǒng)的抗干擾能力。為了實(shí)現(xiàn)上述發(fā)明目的，本實(shí)用新型提供了一種用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其包括—主板，其上設(shè)有若干個(gè)第一總線插槽和一個(gè)第二總線插槽；若干個(gè)具有總線的AD采樣板，其分別對(duì)應(yīng)插設(shè)于所述各第一總線插槽中，通過(guò)總線與所述主板連接，其中每一個(gè)AD采樣板采集至少一路信號(hào)；一具有總線的DSP信號(hào)處理板，其插設(shè)于所述第二總線插槽中，通過(guò)總線與主板的連接以實(shí)現(xiàn)與各AD采樣板的連接和數(shù)據(jù)傳輸，所述DSP信號(hào)處理板上設(shè)有一 DSP芯片， 所述DSP芯片接收各AD采樣板傳輸?shù)臄?shù)據(jù)。在上述用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)中，所述每一個(gè)AD采樣板均包括至少一信號(hào)放大器，其將接收的信號(hào)放大；至少一低通濾波器，其與所述至少一信號(hào)放大器對(duì)應(yīng)連接，將接收的信號(hào)進(jìn)行濾波處理；至少一信號(hào)變壓器，其與至少一低通濾波器對(duì)應(yīng)連接，將經(jīng)過(guò)濾波的信號(hào)隔離處理后傳輸出去；一 AD芯片，其包括至少一 AD轉(zhuǎn)換器，所述至少一 AD轉(zhuǎn)換器與至少一信號(hào)變壓器對(duì)應(yīng)連接，所述AD芯片對(duì)信號(hào)變壓器傳輸?shù)男盘?hào)進(jìn)行采樣；一可編程器件，其與所述AD芯片連接，所述可編程器件控制AD芯片開(kāi)始進(jìn)行采樣，所述可編程器件還與所述AD采樣板總線連接；一緩存元件，其與所述可編程器件和AD芯片分別連接，所述可編程器件控制AD芯片將采樣數(shù)據(jù)傳輸至緩存元件進(jìn)行緩存。上述可編程器件為CPLD (Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)或 FPGA (Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)。上述緩存元件為一 SRAM (Static RAM)存儲(chǔ)陣列。上述信號(hào)變壓器為一射頻耦合器。在上述用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)中，所述信號(hào)放大器、低通濾波器和信號(hào)變壓器的數(shù)量均為兩個(gè)，所述AD芯片包括兩個(gè)AD轉(zhuǎn)換器。即每一個(gè)AD采樣板具有兩個(gè)采集通道，對(duì)應(yīng)采集兩路信號(hào)。在上述用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)中，所述主板上還設(shè)有一電源，其與所述各AD采樣板和一個(gè)DSP信號(hào)處理板連接，為其供電；所述主板上還設(shè)有一同步采樣控制信號(hào)產(chǎn)生電路，其與各AD采樣板連接，控制各AD采樣板同步采樣。在上述用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)中，，所述DSP信號(hào)處理板上還設(shè)有一 TCP/IP接口，用于與網(wǎng)絡(luò)連接，實(shí)現(xiàn)大量數(shù)據(jù)的遠(yuǎn)程穩(wěn)定傳輸。本實(shí)用新型所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)在進(jìn)行數(shù)據(jù)采集時(shí)，由AD采樣板接收信號(hào)，并對(duì)其進(jìn)行放大、濾波、隔離這些必要的信號(hào)調(diào)理處理，然后由AD采樣板中的AD芯片進(jìn)行數(shù)據(jù)采樣，采集到的數(shù)據(jù)可以由可編程器件控制讀入可編程器件中進(jìn)行濾波處理，然后由可編程器件控制寫(xiě)入緩存元件，由緩存元件對(duì)采集的數(shù)據(jù)進(jìn)行緩存，等待后端的數(shù)據(jù)處理裝置將采集的數(shù)據(jù)取走；也可以由編程器件控制直接寫(xiě)入緩存元件，由緩存元件對(duì)采集的數(shù)據(jù)進(jìn)行緩存，等待后端的DSP信號(hào)處理板將采集的數(shù)據(jù)取走。DSP信號(hào)處理板將采集的數(shù)據(jù)取走后，由DSP芯片進(jìn)行處理，然后傳輸至后續(xù)數(shù)據(jù)處理裝置中。本實(shí)用新型所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)由于采用了上述技術(shù)方案，使得其較之現(xiàn)有的數(shù)據(jù)采集系統(tǒng)，大大提高了數(shù)據(jù)采集的速度，同時(shí)保證了數(shù)據(jù)采集系統(tǒng)的抗干擾能力，而且還減小了數(shù)據(jù)采集系統(tǒng)的體積，因此具有很強(qiáng)的適用性。

圖1為本實(shí)用新型所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)框圖。圖2為本實(shí)用新型所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)在一種實(shí)施方式中AD采樣板的結(jié)構(gòu)框圖。圖3為本實(shí)用新型所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)在一種實(shí)施方式中DSP信號(hào)處理板的結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例來(lái)對(duì)本實(shí)用新型所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)作進(jìn)一步說(shuō)明。如圖1所示，本實(shí)施例中的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)包括主板，主板上具有4個(gè)用于插設(shè)AD采樣板的總線插槽以及一個(gè)用于插設(shè)DSP信號(hào)處理板的總線插槽，4塊AD采樣板和一塊DSP信號(hào)處理板對(duì)應(yīng)插設(shè)在上述各總線插槽中，從而實(shí)現(xiàn)了 AD采樣板與DSP信號(hào)處理板之間的相互連接和數(shù)據(jù)傳輸。主板具有電源，從而為AD采樣板和DSP信號(hào)處理板供電，此外，主板通過(guò)同步采樣控制信號(hào)產(chǎn)生電路控制4塊AD采樣板進(jìn)行同步信號(hào)采樣。AD采樣板將采集到的數(shù)據(jù)傳輸給DSP信號(hào)處理板，然后由DSP信號(hào)處理板上的DSP芯片進(jìn)行處理，然后通過(guò)設(shè)于DSP信號(hào)處理板上的TCP/IP接口與網(wǎng)絡(luò)連接，而將大量的數(shù)據(jù)傳輸?shù)胶罄m(xù)的服務(wù)器中進(jìn)行進(jìn)一步的處理。圖2為本實(shí)施例中的AD采樣板的結(jié)構(gòu)框圖。如圖2所示，本實(shí)施例中的AD采樣板可以同時(shí)采集兩路信號(hào)，其包括兩個(gè)信號(hào)放大器，將接收的差分模擬信號(hào)轉(zhuǎn)換為單端信號(hào)；兩個(gè)低通濾波器，其分別與兩個(gè)信號(hào)放大器對(duì)應(yīng)連接，對(duì)單端信號(hào)進(jìn)行濾波；兩個(gè)射頻耦合器(即信號(hào)變壓器)，其分別與兩個(gè)低通濾波器對(duì)應(yīng)連接，對(duì)經(jīng)過(guò)濾波的信號(hào)進(jìn)行隔離處理；具有兩個(gè)AD轉(zhuǎn)換器的AD芯片，與兩個(gè)射頻耦合器連接，對(duì)經(jīng)過(guò)上述放大、濾波和隔離調(diào)理處理的信號(hào)進(jìn)行數(shù)據(jù)采樣；CPLD (或者FPGA)與該AD芯片連接，控制AD芯片開(kāi)始進(jìn)行數(shù)據(jù)采樣，并控制AD芯片將采集到的數(shù)據(jù)放入SRAM存儲(chǔ)陣列進(jìn)行緩存。上述CPLD (或者FPGA)可以靈活處理AD芯片輸出的采集數(shù)據(jù)，其既可以將該采集數(shù)據(jù)先讀入CPLD (或者 FPGA)中進(jìn)行濾波處理后，再將其寫(xiě)入SRAM存儲(chǔ)陣列進(jìn)行緩存，也可以直接給出SRAM存儲(chǔ)陣列的寫(xiě)控制信號(hào)，將AD芯片輸出的采集數(shù)據(jù)直接寫(xiě)入SRAM存儲(chǔ)陣列進(jìn)行緩存。因此在本實(shí)施例中，SRAM存儲(chǔ)陣列、AD芯片與CPLD (或者FPGA)之間是相互連接的，而CPLD (或者 FPGA)還與AD采樣板的總線連接，從而將采集數(shù)據(jù)通過(guò)總線傳輸?shù)紻SP信號(hào)處理板進(jìn)行進(jìn)一步的處理。在本實(shí)施例中，AD采樣板還包括一個(gè)與CPLD (或者FPGA)連接的MCU (Micro Control Unit，微控制單元)，其與AD采樣板的總線之間通過(guò)I2C/SPI/UART等通信總線連接。本實(shí)施例中采用CPLD(或者FPGA)控制采樣過(guò)程可以很好的提高系統(tǒng)的運(yùn)轉(zhuǎn)性能，而 SRAM存儲(chǔ)陣列則具有大容量存儲(chǔ)的優(yōu)勢(shì)。圖3為本實(shí)施例中的DSP信號(hào)處理板的結(jié)構(gòu)框圖，該DSP信號(hào)處理板為本領(lǐng)域內(nèi)常用的信號(hào)處理板各塊AD采集板采集的數(shù)據(jù)由總線傳輸?shù)紻SP信號(hào)處理板，由設(shè)于其上的DSP芯片TMS320C6713B讀取并存儲(chǔ)在SDRAM中；DSP信號(hào)處理板的HPI 口提供了主機(jī)與DSP芯片的通訊，F(xiàn)LASH存儲(chǔ)程序；采集的數(shù)據(jù)在DSP芯片中進(jìn)行去噪、取樣分析后，由 W3100和RTL8201組成的網(wǎng)絡(luò)接口將采樣原始數(shù)據(jù)傳送到上位機(jī)中去。要注意的是，以上列舉的僅為本實(shí)用新型的具體實(shí)施例，顯然本實(shí)用新型不限于以上實(shí)施例，隨之有著許多的類(lèi)似變化。本領(lǐng)域的技術(shù)人員如果從本實(shí)用新型公開(kāi)的內(nèi)容直接導(dǎo)出或聯(lián)想到的所有變形，均應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其特征在于，包括一主板，其上設(shè)有若干個(gè)第一總線插槽和一個(gè)第二總線插槽；若干個(gè)具有總線的AD采樣板，其分別對(duì)應(yīng)插設(shè)于所述各第一總線插槽中，通過(guò)總線與所述主板連接，其中每一個(gè)AD采樣板采集至少一路信號(hào)；一具有總線的DSP信號(hào)處理板，其插設(shè)于所述第二總線插槽中，通過(guò)總線與主板的連接以實(shí)現(xiàn)與各AD采樣板的連接和數(shù)據(jù)傳輸，所述DSP信號(hào)處理板上設(shè)有一 DSP芯片，所述 DSP芯片接收各AD采樣板傳輸?shù)臄?shù)據(jù)。
2.如權(quán)利要求1所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其特征在于， 所述每一 AD采樣板均包括至少一信號(hào)放大器，其將接收的信號(hào)放大；至少一低通濾波器，其與所述至少一信號(hào)放大器對(duì)應(yīng)連接，對(duì)接收的信號(hào)進(jìn)行濾波處理；至少一信號(hào)變壓器，其與至少一低通濾波器對(duì)應(yīng)連接，將經(jīng)過(guò)濾波的信號(hào)隔離處理后傳輸出去；一 AD芯片，其包括至少一 AD轉(zhuǎn)換器，所述至少一 AD轉(zhuǎn)換器與至少一信號(hào)變壓器對(duì)應(yīng)連接，所述AD芯片對(duì)信號(hào)變壓器傳輸?shù)男盘?hào)進(jìn)行采樣；一可編程器件，其與所述AD芯片連接，所述可編程器件控制AD芯片開(kāi)始進(jìn)行采樣，所述可編程器件還與所述AD采樣板總線連接；一緩存元件，其與所述可編程器件和AD芯片分別連接，所述可編程器件控制AD芯片將采樣數(shù)據(jù)傳輸至緩存元件進(jìn)行緩存。
3.如權(quán)利要求2所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其特征在于， 所述信號(hào)放大器、低通濾波器和信號(hào)變壓器的數(shù)量均為兩個(gè)，所述AD芯片包括兩個(gè)AD轉(zhuǎn)換
4.如權(quán)利要求1-3中任意一項(xiàng)所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)， 其特征在于，所述主板上還設(shè)有一電源，其與所述各AD采樣板和一個(gè)DSP信號(hào)處理板連接， 為其供電；所述主板上還設(shè)有一同步采樣控制信號(hào)產(chǎn)生電路，其與各AD采樣板連接，控制其同步采樣。
5.如權(quán)利要求1-3中任意一項(xiàng)所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)， 其特征在于，所述DSP信號(hào)處理板上還設(shè)有一 TCP/IP接口。
6.如權(quán)利要求2所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其特征在于， 所述可編程器件為一 CPLD或一 FPGA。
7.如權(quán)利要求2、3、6中任意一項(xiàng)所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其特征在于，所述緩存元件為一 SRAM存儲(chǔ)陣列。
8.如權(quán)利要求2所述的用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其特征在于， 所述信號(hào)變壓器為一射頻耦合器。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種用于智能開(kāi)關(guān)柜局部放電檢測(cè)的數(shù)據(jù)采集系統(tǒng)，其包括若干個(gè)AD采樣板，其中每一個(gè)AD采樣板采集至少一路智能開(kāi)關(guān)柜局部放電信號(hào)，所述各AD采樣板中均對(duì)應(yīng)設(shè)有一AD采樣板總線；一DSP信號(hào)處理板，其上設(shè)有一DSP芯片以及一DSP信號(hào)處理板總線；一主板，其上設(shè)有若干個(gè)第一總線插槽和一個(gè)第二總線插槽，所述各AD采樣板對(duì)應(yīng)插設(shè)在第一總線插槽中，所述DSP信號(hào)處理板插設(shè)在第二總線插槽中，以實(shí)現(xiàn)各AD采樣板與DSP信號(hào)處理板以及主板之間的相互連接和數(shù)據(jù)傳輸。采用上述數(shù)據(jù)采集系統(tǒng)對(duì)智能開(kāi)關(guān)柜的局部放電信號(hào)進(jìn)行采集，能夠大大提高數(shù)據(jù)采集的速度，同時(shí)保證了數(shù)據(jù)采集系統(tǒng)的抗干擾能力，而且減小了數(shù)據(jù)采集系統(tǒng)的體積。
文檔編號(hào)G01R31/12GK202145226SQ20112024497
公開(kāi)日2012年2月15日 申請(qǐng)日期2011年7月12日 優(yōu)先權(quán)日2011年7月12日
發(fā)明者姜東升, 孫忠慶, 崔靜 申請(qǐng)人:山東魯億通智能電氣股份有限公司