專利名稱：一種針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號(hào)處理技術(shù)，具體說，是涉及一種針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法。
背景技術(shù)：
目前的高速實(shí)時(shí)數(shù)字示波器利用高速信號(hào)捕獲、實(shí)時(shí)波形成像處理，來實(shí)現(xiàn)在數(shù)字設(shè)備上存儲(chǔ)和顯示模擬波形這目標(biāo)一直是現(xiàn)在的技術(shù)難題，其傳輸過程中信號(hào)的損失尤
其嚴(yán)重。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)存在的上述問題，本發(fā)明目的是提供一種針對示波器不損失任何信號(hào)的高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法。為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用的技術(shù)方案如下
一種針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法，包括前端模擬通道、ADC模塊、 FPGA處理模塊、觸發(fā)系統(tǒng)、監(jiān)控與處理模塊、高速視頻處理、通信接口、顯示模塊及人機(jī)接口幾大模塊組成，待測信號(hào)首先通過前端模擬通道調(diào)理、放大后，輸送到ADC模塊，所述ADC模塊采樣轉(zhuǎn)換為數(shù)字信號(hào)，信號(hào)數(shù)據(jù)經(jīng)緩沖實(shí)時(shí)存儲(chǔ)在ADC模塊中，所述觸發(fā)系統(tǒng)產(chǎn)生觸發(fā)信號(hào)進(jìn)入ADC模塊進(jìn)行數(shù)據(jù)轉(zhuǎn)換，然后輸送到FPGA處理模塊中的數(shù)字熒光處理模塊，在數(shù)字熒光模塊中轉(zhuǎn)換為500X256像素、8位亮度等級(jí)的三維波形數(shù)據(jù)幀，通過高速視頻處理模塊以30 60幀/秒的速度輸送到顯示模塊進(jìn)行顯示，所述監(jiān)控與處理模塊與ADC模塊與ADC模塊和FPGA連通，負(fù)責(zé)協(xié)調(diào)整個(gè)數(shù)據(jù)流程，所述監(jiān)控與處理模塊上開設(shè)有人機(jī)接口和通訊接口。作為優(yōu)選方案，所述ADC模塊還設(shè)有A/D子系統(tǒng)、高速數(shù)據(jù)緩存存儲(chǔ)模塊、等效采樣模塊、時(shí)鐘子系統(tǒng)，所述A/D子系統(tǒng)接收前端模擬通道來的模擬信號(hào)并輸送到高速數(shù)據(jù)緩存存儲(chǔ)模塊，所述時(shí)鐘子系統(tǒng)接收觸發(fā)系統(tǒng)產(chǎn)生的觸發(fā)信號(hào)并輸送到A/D子系統(tǒng)，同時(shí)還輸送到等效采樣模塊，所述等效采樣模塊將采樣信號(hào)輸送到高速數(shù)據(jù)緩存存儲(chǔ)模塊。作為優(yōu)選方案，所述高速數(shù)據(jù)緩存存儲(chǔ)模塊內(nèi)設(shè)有波形存儲(chǔ)器，采用DDR2 SDRAM 波形存儲(chǔ)器。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果本發(fā)明采用高速率ADC，高性能FPGA 實(shí)現(xiàn)了高速信號(hào)捕獲、實(shí)時(shí)波形成像處理技術(shù)。通過本技術(shù)來實(shí)現(xiàn)在數(shù)字設(shè)備上存儲(chǔ)和顯示2. 5G以上微波信號(hào)這一目標(biāo)。通過DDR2 SDRAM高速，大容量存儲(chǔ)器來進(jìn)行波形存儲(chǔ)，可以不損失任何信號(hào)信息。


圖1為實(shí)施例中所述處理系統(tǒng)的總體結(jié)構(gòu)示意圖。圖2為本發(fā)明ADC內(nèi)部結(jié)構(gòu)示意圖。
圖3為本發(fā)明DDR2 SDRAM波形存儲(chǔ)器結(jié)構(gòu)原理圖。圖4為本發(fā)明DSP561系列處理器的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合實(shí)施例及附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。 實(shí)施例如圖1至圖4所示本實(shí)施例提供的一種針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法，包括前端模擬通道、ADC模塊、FPGA處理模塊、觸發(fā)系統(tǒng)、監(jiān)控與處理模塊、高速視頻處理、通信接口、顯示模塊及人機(jī)接口幾大模塊組成，待測信號(hào)首先通過前端模擬通道調(diào)理、放大后，輸送到ADC模塊，所述ADC模塊還設(shè)有A/D子系統(tǒng)、高速數(shù)據(jù)緩存存儲(chǔ)模塊、等效采樣模塊、時(shí)鐘子系統(tǒng)，所述A/D子系統(tǒng)接收前端模擬通道來的模擬信號(hào)并輸送到高速數(shù)據(jù)緩存存儲(chǔ)模塊，所述時(shí)鐘子系統(tǒng)接收觸發(fā)系統(tǒng)產(chǎn)生的觸發(fā)信號(hào)并輸送到A/D子系統(tǒng)，同時(shí)還輸送到等效采樣模塊，所述等效采樣模塊將采樣信號(hào)輸送到高速數(shù)據(jù)緩存存儲(chǔ)模塊，所述高速數(shù)據(jù)緩存存儲(chǔ)模塊內(nèi)設(shè)有波形存儲(chǔ)器，采用DDR2 SDRAM波形存儲(chǔ)器，波形存儲(chǔ)器中的海量數(shù)據(jù)還可供用戶回放，以及后端CPU做波形參數(shù)測量、信號(hào)分析和處理時(shí)使用，所述ADC模塊將前端模擬通道采樣信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，信號(hào)數(shù)據(jù)經(jīng)緩沖實(shí)時(shí)存儲(chǔ)在高速數(shù)據(jù)緩存存儲(chǔ)模塊中，然后輸送到FPGA處理模塊中的數(shù)字熒光處理模塊，在數(shù)字熒光模塊中轉(zhuǎn)換為500X256像素、8位亮度等級(jí)的三維波形數(shù)據(jù)幀，通過高速視頻處理模塊以 30 60幀/秒的速度輸送到顯示模塊進(jìn)行顯示，所述監(jiān)控與處理模塊與ADC模塊與ADC模塊和FPGA連通，所述監(jiān)控與處理模塊上開設(shè)有人機(jī)接口和通訊接口，所述監(jiān)控與處理模塊負(fù)責(zé)協(xié)調(diào)整個(gè)數(shù)據(jù)流程，響應(yīng)來自人機(jī)接口的用戶操作信息，控制其余各個(gè)模塊，并實(shí)現(xiàn)與外部的通信接口等功能。本發(fā)明實(shí)現(xiàn)高捕獲率信號(hào)捕獲采集，就是將前端A/D子系統(tǒng)采集產(chǎn)生的高速數(shù)據(jù)流進(jìn)行緩沖、降頻以適合后續(xù)的存儲(chǔ)和處理。前端的數(shù)據(jù)經(jīng)過數(shù)據(jù)緩沖接收后送入數(shù)據(jù)存儲(chǔ)模塊。DDR2 SDRAM存儲(chǔ)容量大、速度快、成本低，故而本系統(tǒng)中采用DDR2 SDRAM作為波形存儲(chǔ)器。
權(quán)利要求
1.一種針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法，其特征在于包括前端模擬通道、ADC模塊、FPGA處理模塊、觸發(fā)系統(tǒng)、監(jiān)控與處理模塊、高速視頻處理、通信接口、 顯示模塊及人機(jī)接口幾大模塊組成，待測信號(hào)首先通過前端模擬通道調(diào)理、放大后，輸送到 ADC模塊，所述ADC模塊采樣轉(zhuǎn)換為數(shù)字信號(hào)，信號(hào)數(shù)據(jù)經(jīng)緩沖實(shí)時(shí)存儲(chǔ)在ADC模塊中，所述觸發(fā)系統(tǒng)產(chǎn)生觸發(fā)信號(hào)進(jìn)入ADC模塊進(jìn)行數(shù)據(jù)轉(zhuǎn)換，然后輸送到FPGA處理模塊中的數(shù)字熒光處理模塊，在數(shù)字熒光模塊中轉(zhuǎn)換為500X256像素、8位亮度等級(jí)的三維波形數(shù)據(jù)幀，通過高速視頻處理模塊以30 60幀/秒的速度輸送到顯示模塊進(jìn)行顯示，所述監(jiān)控與處理模塊與ADC模塊與ADC模塊和FPGA連通，負(fù)責(zé)協(xié)調(diào)整個(gè)數(shù)據(jù)流程，所述監(jiān)控與處理模塊上開設(shè)有人機(jī)接口和通訊接口。
2.根據(jù)權(quán)利要求1所述的針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法，其特征在于所述ADC模塊還設(shè)有A/D子系統(tǒng)、高速數(shù)據(jù)緩存存儲(chǔ)模塊、等效采樣模塊、時(shí)鐘子系統(tǒng)，所述A/D子系統(tǒng)接收前端模擬通道來的模擬信號(hào)并輸送到高速數(shù)據(jù)緩存存儲(chǔ)模塊，所述時(shí)鐘子系統(tǒng)接收觸發(fā)系統(tǒng)產(chǎn)生的觸發(fā)信號(hào)并輸送到A/D子系統(tǒng)，同時(shí)還輸送到等效采樣模塊，所述等效采樣模塊將采樣信號(hào)輸送到高速數(shù)據(jù)緩存存儲(chǔ)模塊。
3.根據(jù)權(quán)利要求2所述的針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法，其特征在于所述高速數(shù)據(jù)緩存存儲(chǔ)模塊內(nèi)設(shè)有波形存儲(chǔ)器，采用DDR2 SDRAM波形存儲(chǔ)器。
全文摘要
本發(fā)明公開了一種針對示波器高速信號(hào)捕獲、實(shí)時(shí)波形成像處理方法，包括前端模擬通道、ADC模塊、FPGA處理模塊、觸發(fā)系統(tǒng)、監(jiān)控與處理模塊、高速視頻處理、通信接口、顯示模塊及人機(jī)接口幾大模塊組成，待測信號(hào)首先通過前端模擬通道調(diào)理、放大后，輸送到ADC模塊，所述觸發(fā)系統(tǒng)產(chǎn)生觸發(fā)信號(hào)進(jìn)入ADC模塊進(jìn)行數(shù)據(jù)轉(zhuǎn)換，然后輸送到FPGA處理模塊中，通過高速視頻處理模塊輸送到顯示模塊進(jìn)行顯示。所述監(jiān)控與處理模塊上開設(shè)有人機(jī)接口和通訊接口。與現(xiàn)有示波器信號(hào)處理技術(shù)相比較，本發(fā)明不僅實(shí)現(xiàn)了利用高速信號(hào)捕獲、實(shí)時(shí)波形成像處理來實(shí)現(xiàn)在數(shù)字設(shè)備上存儲(chǔ)和顯示模擬波形這一目標(biāo)的，而且可以不損失任何信號(hào)信息。
文檔編號(hào)G01R13/04GK102495256SQ201110411450
公開日2012年6月13日 申請日期2011年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者劉利偉, 印德榮 申請人:江蘇綠揚(yáng)電子儀器集團(tuán)有限公司