專利名稱：一種加法器和相關器一體裝置的制作方法
技術領域：
本發(fā)明屬于導航技術領域，具體涉及衛(wèi)星導航接收機的捕獲單元。
背景技術：
全球定位系統(tǒng)(GPS，Global Position System)接收機對所接收信號的處理通常包括信號的捕獲、信號載波和碼鎖定、導航電文和偽距的提取與計算以及定位值的解算。 GPS系統(tǒng)采用的是擴頻通信技術，在擴頻接收機解擴解調前必須使接收機本地恢復的擴頻碼與載波與接收信號的同步，只有在碼相位與載波頻率誤差在一定范圍內時，解調器才能正常工作。由于存在頻率源的漂移、電波傳輸?shù)臅r延、多普勒頻移、多徑效應等因素的影響， 碼相位以及載波的同步會具有一定的不確定性，因此接收機必須首先對信號進行捕獲，將碼相位與載波頻率估計誤差降低到一定范圍內才能提供給跟蹤環(huán)路，進行信號跟蹤。導航衛(wèi)星信號的捕獲是全球定位系統(tǒng)接收機信號處理的第一步和關鍵。在擴頻系統(tǒng)中，直接序列擴頻通信系統(tǒng)是目前應用最廣泛的擴頻技術。直接序列擴頻系統(tǒng)是將要發(fā)送的信息用偽隨機(PN，Pseudo-Noise)序列擴展到一個很寬的頻帶上去，然后發(fā)送，系統(tǒng)的射頻帶寬比原始帶寬要寬的多。而在系統(tǒng)的接收端，用與發(fā)射端相同的偽隨機序列對接收信號進行相關處理，恢復出原來的信息。偽隨機序列的自相關特性非常好，自相關旁瓣和互相關值極低，因此可以通過檢驗本地產生的擴頻碼序列與接收到的擴頻碼序列的互相關值來實現(xiàn)擴頻序列的同步捕獲，可以使信號頻帶內的干擾信號功率大大降低，從而提高了系統(tǒng)的輸出信噪比，達到抗干擾的目的。在系統(tǒng)的接收端，用與發(fā)射端相同的偽隨機序列對接收信號進行相關處理的就是相關器。在數(shù)字計算系統(tǒng)中，加法器電路是最重要的基本運算單元電路，利用加法器可以實現(xiàn)乘法器、除法器和減法器等很多其它的電路功能。雖然實現(xiàn)加法器電路的設計有多種形式，但構成該電路的基礎的是全加器。在接收機中，特別在多模衛(wèi)星接收機中，捕獲要是能夠根據衛(wèi)星星座、衛(wèi)星信號的信噪比和捕獲時間等隨時改變捕獲結構和相關長度。目前多模接收機中，大多數(shù)接收機都是使用固定的結構，無論是捕獲內部資源或者是捕獲和其它部分資源都不是通用的，在捕獲模塊不需要工作時候，其資源純屬浪費。在某些時候如果想根據真實環(huán)境改變相關長度、 相關結構等，這些在目前固定的接收機結構都無法實現(xiàn)。因此目前的捕獲存在資源的利用率低、通用性和靈活性差、功耗大等問題，因此研究可重組越來越有意義，但目前尚沒有相關的可重組的基本單元。

發(fā)明內容
本發(fā)明的目的是為了解決現(xiàn)有的衛(wèi)星導航接收機的捕獲單元的資源的利用率低、 通用性和靈活性差、功耗大的問題，提出了一種加法器和相關器一體裝置。本發(fā)明的技術方案是一種加法器和相關器一體裝置，包括第一全加器、第一非門和第一與門，第一全加器的和輸出端與第一非門的輸入端相連，第一全加器的進位輸出端和第一非門的輸出端分別作為第一與門的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為加法器和相關器一體裝置的和輸出端、進位輸出端、第一相關輸出端和第二相關輸出端。進一步的，所述第一全加器的兩個數(shù)據輸入端和進位端用于輸入需要進行加法運算的加法數(shù)據，第一全加器的和輸出端作為加法器和相關器一體裝置的和輸出端，第一全加器的進位輸出端作為加法器和相關器一體裝置的進位輸出端；進一步的，所述第一全加器的兩個數(shù)據輸入端用于輸入一個兩位的需要相關的數(shù)據，第一全加器的進位端用于輸入一個一位的需要相關的數(shù)據，用于輸入所述一個兩位的需要相關的數(shù)據的低位數(shù)據的第一全加器的數(shù)據輸入端作為所述加法器和相關器一體進一步的第一相關輸出端，第一與門的輸出端作為所述加法器和相關器一體裝置的第二相關輸出端。作為上述方案的等效方案，一種加法器和相關器一體裝置，包括第二全加器、第二非門和第一或非門，第二全加器的進位輸出端與第二非門的輸入端相連，第二全加器的和輸出端和第二非門的輸出端分別作為第一或非門的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為加法器和相關器一體裝置的和輸出端、進位輸出端、第一相關輸出端和第二相關輸出端。進一步的，第二全加器的兩個數(shù)據輸入端和進位端用于輸入需要進行加法運算的加法數(shù)據，第二全加器的和輸出端作為加法器和相關器一體裝置的和輸出端，第二全加器的進位輸出端作為加法器和相關器一體裝置的進位輸出端。進一步的，第二全加器的兩個數(shù)據輸入端用于輸入一個兩位的需要相關的數(shù)據， 第二全加器的進位端用于輸入一個一位的需要相關的數(shù)據，用于輸入所述一個兩位的需要相關的數(shù)據的低位數(shù)據的第二全加器的數(shù)據輸入端作為所述加法器和相關器一體裝置的第一相關輸出端，第一或非門的輸出端作為所述加法器和相關器一體裝置的第二相關輸出端。本發(fā)明的有益效果本發(fā)明提出的加法器和相關器一體裝置既能通過相關運算完成捕獲功能，同時又能通過加法運算作為其它運算的基本單元。該方案在傳統(tǒng)的全加器的基礎上進行改進，在不明顯增加資源的同時，利用本發(fā)明的加法器和相關器一體裝置既能完成加法器功能，又能完成捕獲功能，在需要的時候可以作為加法器使用也可以作為相關器使用，在不需要捕獲時候，該裝置還能參與到接收機的其它部分進行運算，大大提高資源的利用率，降低了系統(tǒng)功耗，具有較好的通用性和靈活性。


圖1為本發(fā)明的加法器和相關器一體裝置結構示意圖。圖2為本發(fā)明的加法器和相關器一體裝置等效方案結構示意圖。
具體實施例方式下面結合附圖和具體的實施例對本發(fā)明作進一步的闡述。加法器和相關器一體裝置結構如圖1所示一種加法器和相關器一體裝置，包括第一全加器Al、第一非門Bl和第一與門Cl，第一全加器Al的和輸出端與第一非門Bl的輸入端相連，第一全加器Al的進位輸出端和第一非門的輸出端分別作為第一與門的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為加法器和相關器一體裝置的和輸出端、進位輸出端、第一相關輸出端Out
和第二相關輸出端Out [1]。加法器和相關器一體裝置作為加法器使用時，第一全加器Al的兩個數(shù)據輸入端和進位端用于輸入需要進行加法運算的加法數(shù)據，第一全加器Al的和輸出端作為加法器和相關器一體裝置的和輸出端，第一全加器Al的進位輸出端作為加法器和相關器一體裝置的進位輸出端。加法器和相關器一體裝置作為相關器時，第一全加器Al的兩個數(shù)據輸入端用于輸入一個兩位的需要相關的數(shù)據，第一全加器Al的進位端用于輸入一個一位的需要相關的數(shù)據，用于輸入所述一個兩位的需要相關的數(shù)據的低位數(shù)據的第一全加器的數(shù)據輸入端作為所述加法器和相關器一體進一步的第一相關輸出端0ut
，第一與門Cl的輸出端作為所述加法器和相關器一體裝置的第二相關輸出端0ut[l]。如圖2所示，作為上述方案的等效方案，一種加法器和相關器一體裝置，包括第二全加器A2、第二非門B2和第一或非門C2，第二全加器A2的進位輸出端與第二非門B2的輸入端相連，第二全加器A2的和輸出端和第二非門B2的輸出端分別作為第一或非門C2的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為加法器和相關器一體裝置的和輸出端、進位輸出端、第一相關輸出端0ut
和第二相關輸出端0ut[l]。加法器和相關器一體裝置作為加法器使用時，第二全加器A2的兩個數(shù)據輸入端和進位端用于輸入需要進行加法運算的加法數(shù)據，第二全加器A2的和輸出端作為加法器和相關器一體裝置的和輸出端，第二全加器A2的進位輸出端作為加法器和相關器一體裝置的進位輸出端。加法器和相關器一體裝置作為相關器時，第二全加器A2的兩個數(shù)據輸入端用于輸入一個兩位的需要相關的數(shù)據，第二全加器A2的進位端用于輸入一個一位的需要相關的數(shù)據，用于輸入所述一個兩位的需要相關的數(shù)據的低位數(shù)據的第二全加器A2的數(shù)據輸入端作為所述加法器和相關器一體裝置的第一相關輸出端0ut
，第一或非門C2的輸出端作為所述加法器和相關器一體裝置的第二相關輸出端0ut[l]。加法器和相關器一體裝置作為加法器時，與傳統(tǒng)全加器實現(xiàn)的功能相同，不再進行詳細描述。在相關器中，普遍采用一位PN碼和兩位AD (相關數(shù)據)碼進行相關。PN碼1比特編碼方法補碼表示，只保留符號位，1表示-1，0表示1。AD兩比特編碼方法補碼表示，01 表示1，00表示0，11，表示-1。下面分析2bit的AD碼和Ibit的本地PN碼相關器，通過觀察輸出和輸入的關系看到0ut
ADW]，這個可以不做任何處理即可。0ut[l]與PN碼和AD 碼真值表如下PN碼編碼補碼表示，只保留符號位，1表示_1，0表示1。AD編碼補碼表示，01表示1，00表示0，11，表示-1。PN碼和AD碼相乘結果(相關真值)如表1所示。AD val代表輸入數(shù)據的實際值， AD[1], AD
代表它的編碼。PN val代表輸入數(shù)據的實際值，PN代表它的編碼。Out val 代表輸出數(shù)據的實際值，Out [1]，Out
代表它的編碼。表 1
權利要求
1.一種加法器和相關器一體裝置，其特征在于，包括第一全加器、第一非門和第一與門，第一全加器的和輸出端與第一非門的輸入端相連，第一全加器的進位輸出端和第一非門的輸出端分別作為第一與門的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為加法器和相關器一體裝置的和輸出端、進位輸出端、第一相關輸出端和第二相關輸出端。
2.根據權利要求1所述的加法器和相關器一體裝置，其特征在于，所述第一全加器的兩個數(shù)據輸入端和進位端用于輸入需要進行加法運算的加法數(shù)據，第一全加器的和輸出端作為加法器和相關器一體裝置的和輸出端，第一全加器的進位輸出端作為加法器和相關器一體裝置的進位輸出端。
3.根據權利要求1所述的加法器和相關器一體裝置，其特征在于，所述第一全加器的兩個數(shù)據輸入端用于輸入一個兩位的需要相關的數(shù)據，第一全加器的進位端用于輸入一個一位的需要相關的數(shù)據，用于輸入所述一個兩位的需要相關的數(shù)據的低位數(shù)據的第一全加器的數(shù)據輸入端作為所述加法器和相關器一體進一步的第一相關輸出端，第一與門的輸出端作為所述加法器和相關器一體裝置的第二相關輸出端。
4.一種加法器和相關器一體裝置，其特征在于，包括第二全加器、第二非門和第一或非門，第二全加器的進位輸出端與第二非門的輸入端相連，第二全加器的和輸出端和第二非門的輸出端分別作為第一或非門的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為加法器和相關器一體裝置的和輸出端、進位輸出端、第一相關輸出端和第二相關輸出端。
5.根據權利要求4所述的加法器和相關器一體裝置，其特征在于，所述第二全加器的兩個數(shù)據輸入端和進位端用于輸入需要進行加法運算的加法數(shù)據，第二全加器的和輸出端作為加法器和相關器一體裝置的和輸出端，第二全加器的進位輸出端作為加法器和相關器一體裝置的進位輸出端。
6.根據權利要求4所述的加法器和相關器一體裝置，其特征在于，所述第二全加器的兩個數(shù)據輸入端用于輸入一個兩位的需要相關的數(shù)據，第二全加器的進位端用于輸入一個一位的需要相關的數(shù)據，用于輸入所述一個兩位的需要相關的數(shù)據的低位數(shù)據的第二全加器的數(shù)據輸入端作為所述加法器和相關器一體裝置的第一相關輸出端，第一或非門的輸出端作為所述加法器和相關器一體裝置的第二相關輸出端。
全文摘要
本發(fā)明公開了一種加法器和相關器一體裝置。本發(fā)明是針對多模衛(wèi)星接收機在捕獲過程中，存在資源利用率低、通用性和靈活性差、功耗大等問題提出的。具體包括第一全加器、第一非門和第一與門，第一全加器的和輸出端與第一非門的輸入端相連，第一全加器的進位輸出端和第一非門的輸出端分別作為第一與門的兩個輸入，所述加法器和相關器一體裝置包括四個輸出端，分別為和輸出端、進位輸出端、第一相關輸出端和第二相關輸出端。本發(fā)明在全加器的基礎上進行改進，在不明顯增加資源的前提下，既能完成加法器功能，又能通過相關運算完成捕獲功能，提高了資源的利用率，增加系統(tǒng)靈活性和降低了系統(tǒng)功耗。
文檔編號G01S19/30GK102323604SQ20111012054
公開日2012年1月18日 申請日期2011年5月11日 優(yōu)先權日2011年5月11日
發(fā)明者何春, 宗竹林, 徐小良, 敖思遠, 武鵬, 田忠, 陸永彩 申請人:成都成電電子信息技術工程有限公司