專利名稱：用于測試多個被測器件的裝置和方法
用于測試多個被測器件的裝置和方法背景技術(shù)
本發(fā)明的實施例涉及用于測試多個被測器件(DUT)的裝置和用于測試多個被測器 件的方法。一些實施例涉及用于測試多個被測器件的測試布置。
根據(jù)實施例，公開了用于DUT的輸出以及輸入和輸出(I/O)管腳的自動化測試設 備(ATE)中的共享接收器的構(gòu)思。這些構(gòu)思包括測試器件的“菊鏈”方法。
在一般的元件例如電子元件或器件中，微電子芯片、存儲器芯片或其他集成電路 (IC)在其被交付給客戶之前通常被測試。為了證實和確保器件的正確功能能力，可以執(zhí)行 測試。測試通常是利用自動化測試設備或測試系統(tǒng)來執(zhí)行的。這種自動測試設備的示例是 用于測試片上系統(tǒng)和系統(tǒng)級封裝的Verigy V93000 S0C、用于測試高速存儲器件的V93000 HSM高速存儲器測試器(HSM)和Verigy V5000系列。第一種是用于測試片上系統(tǒng)、系統(tǒng)級 封裝和高速存儲器件的平臺。后一種用于在晶片分揀和最終測試時測試包括閃存和多芯片 封裝的存儲器件。
在測試期間，這些被測器件被暴露于來自ATE的各種類型的激勵信號。來自這種 被測器件的響應被ATE測量、處理并與預期響應相比較。測試可由自動化測試設備執(zhí)行，其 通常根據(jù)依器件而定的測試程序或測試流程來執(zhí)行測試。這種自動測試系統(tǒng)可包括不同驅(qū) 動器，用于驅(qū)動特定的激勵到DUT，以便激勵來自被測器件的特定預期響應。ATE的接收器 單元可分析該響應，并從而可生成關于所測量的器件的合格-不合格信息。
必須測試的元件或器件可包括大量的管腳，例如要測試的輸入和輸出管腳。因此， 測試所需要的驅(qū)動器和接收器的數(shù)目可能較高。結(jié)果，這種測試系統(tǒng)的花費可能較高。利 用測試系統(tǒng)中的共享驅(qū)動器拓撲，可以減少用于測試DUT的驅(qū)動器的數(shù)目，因為多個DUT可 由單個驅(qū)動器單元以串行化方式驅(qū)動。因此，驅(qū)動器的數(shù)目以及隨之而來的用于測試DUT 的成本可得以減小。迄今為止，共享驅(qū)動器拓撲只被應用到DUT的輸入管腳。從而，當測試 多個器件時需要大量的測試設備接收器。
鑒于此情形，希望具有在并行測試多個被測器件時允許ATE資源效率的進一步提 高的構(gòu)思。例如，希望具有允許減少多個器件的并行測試所需的測試設備接收器的數(shù)目的 構(gòu)思。發(fā)明內(nèi)容
此問題由提供根據(jù)權(quán)利要求1、13和15所述的用于測試多個被測器件的裝置、測 試布置和方法的本發(fā)明的實施例解決。
本發(fā)明的一個實施例產(chǎn)生了一種用于測試多個被測器件的裝置。用于測試多個被 測器件的裝置包括公用器件輸出線和被配置為向DUT提供激勵的驅(qū)動器單元。驅(qū)動器單元 被配置成使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移。裝置還 包括電氣耦合到公用器件輸出線的接收器單元，以及多個DUT連接，該多個DUT連接電氣耦 合到公用器件輸出線，使得多個DUT的DUT端子能夠經(jīng)由公用器件輸出線電氣耦合到接收 器單元。DUT輸出信號從DUT連接傳播到接收器單元的輸出信號傳播延遲與激勵時間偏移相適應，使得具有相同激勵響應延遲的DUT的測試在接收器單元處引起DUT輸出信號的時間上對齊的疊加。根據(jù)本發(fā)明的實施例，提供了一種用于測試多個被測器件的測試布置，其包括公用器件輸出線和被配置為向DUT提供激勵的驅(qū)動器單元。驅(qū)動器單元被配置成使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移。測試布置還包括電氣耦合到公用器件輸出線的接收器單元，電氣耦合到公用器件輸出線的多個DUT連接，以及電氣耦合到DUT連接的多個DUT。DUT輸出信號從DUT連接傳播到接收器單元的輸出信號傳播延遲與激勵時間偏移相適應，使得具有相同激勵響應延遲的多個DUT的測試在接收器單元處引起DUT輸出信號的時間上對齊的疊加。根據(jù)另外的實施例，公開了一種用于測試多個被測器件的方法。該方法包括向DUT施加激勵，使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移，并且使得DUT響應于激勵提供時間上偏移的DUT輸出信號。該方法還包括在接收器單元處接收DUT的DUT輸出信號的時間上對齊的疊加，其中DUT經(jīng)由公用輸出器件線電氣耦合到接收器單元，并且DUT輸出信號從DUT端子傳播到接收器單元的輸出信號傳播延遲與激勵時間偏移相適應，從而支持了時間對齊。根據(jù)本發(fā)明的實施例，多個DUT可共享公用測試器接收器單元，并且可選地可共享公用測試器驅(qū)動器單元。公用器件輸出線可配置成使得在電氣耦合到DUT的接收器單元處可檢測到彼此之間偏移了激勵時間偏移的DUT輸出信號的建設性疊加。從而，對于多個被測器件的準同時(時間偏移的，例如偏移了沿著公用器件輸出線的傳播延遲差)測試，單個接收器單元就足夠了。從而，單個接收器單元可用于確定多個被測器件是否提供正確的激勵響應，其中確實希望(或者甚至必須要)不同被測器件的激勵響應時間上重疊地到達公用測試器接收器單元。從而，單個公用測試器接收器單元可用于判定是否所有的被測器件都提供相同的激勵響應，其中，對公用測試器接收器單元的輸入信號的單次采樣就足以提供該判定，并且/或者對于是否所有被測器件都提供相同激勵響應的判定可在被測器件的激勵響應信號的單個比特持續(xù)時間內(nèi)執(zhí)行。從而，通過使用本發(fā)明的實施例可獲得高資源效率?？衫缋眠m當?shù)募顧C制來激勵被測器件，使得多個被測器件的激勵響應大致同時到達公用測試器接收器單元(例如對于鐘控的串行比特流數(shù)據(jù)，具有不大于一比特的持續(xù)時間的四分之一的容差)。結(jié)果，如果所有被測器件都提供相同輸出信號(相同且無缺陷的被測器件就通常是這種情況)，則在公用測試器接收器單元處存在DUT輸出信號的建設性疊加。從而，如果所有被測器件都提供相同輸出信號，則在公用測試器接收器單元的輸入處可達到明確限定、可預測的信號電平(例如與DUT輸出信號的公用第一輸出信號電平相關聯(lián)的疊加信號電平，或者與DUT輸出信號的公用第二輸出信號電平相關聯(lián)的疊加信號電平)，從而使得如果公用測試器接收器單元的輸入處的信號充分接近明確限定的信號電平之一，則在公用測試器接收器單元中可根據(jù)閾值電平判定來斷定所有被測器件都提供(至少大致)相同的輸出信號。相反，如果不是所有被測器件都提供相同輸出信號，則在公用測試器接收器單兀的輸入處可達到中間信號電平(例如在與DUT輸出信號的公用第一輸出信號電平相關聯(lián)的疊加信號電平和與DUT輸出信號的公用第二輸出信號電平相關聯(lián)的疊加信號電平之間)，從而使得如果公用測試器接收器單元的輸入處的信號與明確限定的信號電平相差大于預定值，則在公用測試器接收器單元中可根據(jù)閾值電平判定來斷定不是所有被測器件都提供(至少大致)相同的輸出信號。


隨后將參考附圖以示例方式描述本發(fā)明的實施例，附圖中
圖1示出了根據(jù)本發(fā)明的實施例的用于測試多個DUT的裝置的示意圖2示出了根據(jù)本發(fā)明的實施例的用于利用所發(fā)明的裝置來測試多個DUT的原理的示意圖示；
圖3示出了根據(jù)本發(fā)明的實施例的用于測試多個DUT的裝置的示意圖4示出了根據(jù)本發(fā)明的實施例的具有多個驅(qū)動器和接收器的用于測試多個DUT 的裝置的示意圖5示出了根據(jù)本發(fā)明的另一實施例的用于測試多個DUT的裝置的示意圖6示出了根據(jù)本發(fā)明的實施例的包括共享測試器驅(qū)動器拓撲和共享測試器接收器拓撲以及針對DUT的測試器驅(qū)動器/接收器共享拓撲的用于測試多個DUT的裝置的示意圖；并且
圖7示出了根據(jù)實施例的用于測試多個DUT的方法的流程圖。
具體實施方式
參考接下來對本發(fā)明的實施例的描述，要注意，出于簡化的原因，在整個描述中， 在不同的圖中對于功能上相同的或者動作類似的或者功能上相等、等同的元件或步驟使用相同的標號。
在圖1中，示出了根據(jù)本發(fā)明的實施例的用于測試多個被測器件(DUT)的裝置的示意圖或電路圖。圖1中的示意 圖只是用于例示用于測試多個被測器件的方法和裝置的所發(fā)明構(gòu)思。
根據(jù)本發(fā)明的實施例，用于測試多個被測器件的裝置10可包括被配置為向DUT提供激勵ST的驅(qū)動器單元2和公用器件輸出線5。驅(qū)動器單元2被配置成使得激勵ST在不同的時間Tl，T2, T3，…，TN到達不同的被測器件DUT I, 2，3，· · .，N，從而在DUT處產(chǎn)生激勵時間偏移AST1，AST2, Δ ST3, . . . , Λ STN，其中激勵時間偏移表示激勵到達不同被測器件的時間點之間的時間差。例如，ASTi表示時間基準與激勵到達第i個器件連接的時間點之間的時間。接收器單元8電氣耦合到公用器件輸出線5，并且經(jīng)由公用器件輸出線5耦合到多個DUT連接C1，C2，C3，. . .，CN，這些DUT連接電氣耦合到公用器件輸出線5。公用器件輸出線5還可包括抽頭STUB1，2，3，. . .，N，這些抽頭將相應的DUT連接與公用器件輸出線5 的主部分的節(jié)點A，B，C，... N電氣連接。
要測試的多個DUT DUTI, DUT2, DUT3,…，DUTN的DUT端子11經(jīng)由DUT連接和公用器件輸出線5電氣耦合到接收器單元8。從而，從DUT連接C1，C2，C3，...，CN 傳播到接收器單元8的DUT輸出信號0S1，0S2, 0S3,…，OSN的輸出信號傳播延遲 Δ ΟΤΙ, Δ 0T2, . . .，Λ OTN 與激勵時間偏移 Δ STl, Δ ST2, Δ ST3,…，Λ STN 相適應， 使得具有相同的激勵響應延遲的DUT的測試在接收器單元8處引起DUT輸出信號 0S1, 0S2, 0S3, · · ·，OSN的時間上對齊的疊加SPN-10例如，AOTi表示DUT連接Ci處的第i個器件的DUT輸出信號的激發(fā)與DUT輸出信號到達接收器單元8的輸入之間的時間。在一些實施例中，對于j = I至N和k=l至N，關系A STj+A OTj= A STk+A OTk可至少大致成立(例如在小于dut信號的比特持續(xù)時間的25%的容差內(nèi))。根據(jù)本發(fā)明的實施例，多個DUT可經(jīng)由公用器件輸出線5共享公用測試接收器8或測試比較器8。被測器件DUT1，DUT2, DUT3,. . .，DUTN的輸出端子可經(jīng)由DUT連接Cl, C2, C3,…，CN和公用器件輸出線5電氣耦合到共享的接收器單元8。DUT的輸出端子例如可以是DUT的輸出管腳或者輸入和輸出(I/O)管腳。DUT連接C1，C2，C3，…，CN可被配置為將被測器件與測試系統(tǒng)或自動測試設備(ATE)電氣連接。在接收到來自驅(qū)動器單元2的激勵STl至STN時，每個被測器件可被激勵以輸出輸出信號0S1，0S2, 0S3, -,OSN0DUT可在不同的時間T1，T2，T3，…，TN亦即偏移的時間接收來自驅(qū)動器單元2的激勵ST，從而使得響應于接收到的時間偏移的激勵而提供的輸出信號OSl至OSN在被測器件連接處也是時間偏移的。多個被測器件可以是相同的器件，因此它們對于給定的激勵可包括大致相同的激勵響應延遲，從而外出的輸出信號0S1，0S2, 0S3,…，OSN的時間偏移(例如在器件連接處)是可預測的。因此，例如每個輸出信號0S1-0SN的傳播延遲(或者等同 地，傳播長度)(例如從各個被測器件連接到接收器單元8)與激勵時間偏移相適應，則在接收器單元8處可實現(xiàn)單個輸出信號0S1，0S2, 0S3,…，OSN的時間對齊的疊加SPN-1。如果DUT中的至少一個沒有像預期那樣地工作(例如響應)或者如果其包括故障，則接收器單元處的疊加信號SPN-1可不同于預期的疊加信號。如果所有器件的輸出都是正確的，貝1J疊加信號SPN-1以全擺幅出現(xiàn)在ATE的接收器8處。有故障的器件可在接收器單元處導致具有“非預期”疊加信號特性(不同于預期信號特性)的疊加信號SPN-1。因此，可以檢測到有故障的被測器件或者至少可以發(fā)現(xiàn)(或者斷定)所測試的器件之一有故障?！胺穷A期”疊加信號SPN-1可具有例如當與預期疊加信號相比時太高或太低的信號電平?！胺穷A期”疊加信號SPN-1與預期疊加信號相比可包括時間偏移或“錯誤的”定時。其可包括不想要的高抖動、不想要的高噪聲、錯誤的邏輯電平，或者概括來說其可包括非預期信號高度和/或非預期信號形狀和/或非預期信號持續(xù)時間。可選地，可向被測器件DUTl至DUTN提供時鐘信號。對于被適配成使得器件響應由這種時鐘信號觸發(fā)的器件，這是可推薦的。在此情況下，或者通過類似的共享結(jié)構(gòu)(例如與用于向DUT提供激勵ST的那種類似)，或者通過相應地設定(例如各個時鐘信號的)定時，時鐘可與驅(qū)動信號或激勵信號對齊。在下文中，更詳細描述根據(jù)實施例的用于測試多個被測器件的裝置10的主要功能。注意，圖2示出了一實施例，其中器件輸出線5被共享，既用于向DUT提供激勵，又用于將DUT響應轉(zhuǎn)換到接收器單元。驅(qū)動器單元2被配置為向DUT提供激勵ST。驅(qū)動器單元可經(jīng)由公用器件輸出線5將激勵ST耦合到每個DUT。在此情況下，公用器件輸出線5可以是公用輸入和輸出線5，即輸入信號和輸出信號利用相同的電氣線或傳輸線。這種輸入信號例如可表示被發(fā)送到存儲器芯片的讀取命令或地址信息，此時讀取數(shù)據(jù)被輸出到接收器8。在替換實施例中，驅(qū)動器單元2不經(jīng)由公用器件輸出線5耦合到DUT，而是可經(jīng)由公用器件輸入線(圖1和圖2中未示出)耦合到每個DUT。這意味著激勵ST可經(jīng)由第二電氣線或傳輸線在時間偏移的狀態(tài)下耦合到每個DUT。圖3中的虛線3圖示了這兩種可能性。在兩種情況下，驅(qū)動器單元2都被配置成使得激勵ST在不同的時間T1，T2，T3，…，TN到達不同的DUT DUTI, DUT2, DUT3, - ,DUTN0
從驅(qū)動器單元2傳播到每個DUT的信號或激勵ST可在節(jié)點A處分裂離第一部分和第二部分，第一部分繼續(xù)行進到DUT2，DUT3,…，DUTN,第二部分沿著STUBl (例如在公用輸入/輸出器件線5的情況下)在朝著DUT連接Cl的方向上行進。DUTl可經(jīng)由DUT端子 11電氣耦合到DUT連接Cl，從而DUTl接收來自接收器單元5的激勵ST (或者更確切地說是激勵信號能量的一部分)。
應當注意，如果傳輸5的特性阻抗變化，則激勵ST的第三部分可在節(jié)點Α(以及剩余節(jié)點)處被反射。在節(jié)點B處，剩余的激勵ST (例如激勵能量的“第一部分”)可再次分離成第一部分和第二部分，第一部分繼續(xù)傳播到DUT3，…，DUTN，第二部分沿著STUB2在朝著 DUT連接C2的方向上傳播，DUT連接C2可經(jīng)由DUT端子電氣連接到DUT2。從而，激勵ST (或者更確切地說是其激勵信號能量的一些部分)在不同的時間到達不同的DUT連接。從而，在傳播到DUTl的激勵STl (或激勵部分)和傳播到DUT2的激勵(或激勵部分)ST2之間產(chǎn)生了激勵時間偏移AST2-AST1。與僅行經(jīng)較短的距離到DUTl的激勵(或激勵部分)ST1 相比，激勵(或激勵部分)ST2必須傳播更長的距離以到達DUT2。在此情況下，激勵時間偏移 Δ ST2- Δ STl可由節(jié)點A和B之間激勵的傳播長度、傳播延遲或運行時間差給出，如果抽頭 STUBl和STUB2的傳播長度相等或相同的話。一般來說，激勵時間偏移AST2-AST1可取決于激勵ST從驅(qū)動器單元2到DUT連接C2的傳播長度和激勵ST從驅(qū)動器單元2到DUT連接Cl的傳播長度之間的差異。激勵(或激勵部分)ST1可在時間Tl到達DUT1，該時間Tl早于激勵(或激勵部分)ST2到達DUT2的時間T2，即Τ2ΧΓ1。
以相同的方式，如上所述，激勵ST (或到達節(jié)點C的激勵ST的殘余能量)可在節(jié)點C處再次分離，其中激勵的第一部分繼續(xù)行進到DUT4，…，DUTN，并且第二部分沿著抽頭 STUB3傳播到DUT3。激勵ST2和ST3之間的激勵時間偏移Λ ST3-A ST2可依從于節(jié)點C和 B之間激勵ST的傳播長度，如果STUB2和STUB3的傳播長度相同的話。于是，DUTl和DUT3 之間的激勵時間偏移可由AST1+AST2給出(AST2-AST1) = AST3_AST1。激勵ST可繼續(xù)傳播，直到最終激勵ST在與DUTN-1相比具有激勵時間偏移Λ STN- Δ STN-1的時間TN到達 DUT連接CN (或者被測器件DUTN)為止。
根據(jù)此示例性實施例，驅(qū)動器單元2被配置為向DUT提供激勵ST，使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移。首先，激勵ST可在時間Tl到達 DUTl，然后在時間Τ2到達DUT2，然后在時間Τ3到達DUT3，依此類推，直到其在時間TN到達最后的DUTN，其中以下時間關系可有效ΤΝΧΓΝ-1，...，Τ3>Τ2>Τ1。
如果被測器件DUT1，DUT2, DUT3,…，DUTN例如是相同的并且因此具有相同的激勵響應延遲，則響應于激勵ST而提供的輸出信號0S1，0S2, 0S3,…，OSN也包括限定的時間偏移。由于來自驅(qū)動器單元的激勵ST (或者由激勵ST激發(fā)的激勵部分STl)首先到達DUT1， 所以來自DUTl的響應或輸出信號OSl也首先沿著STUBl在公用器件輸出線5上在向著節(jié)點A的方向上傳播。延遲了激勵時間偏移Λ ST2-A STl的激勵部分ST2到達DUT2。如果 DUTl和DUT2兩者包括(至少大致)相同的激勵響應延遲，則來自DUT2的輸出信號0S2 (在器件連接C2處)與DUTl的輸出信號(在器件連接Cl處)相比可延遲，延遲量為激勵時間偏移AST2-AST1。然而，在節(jié)點B處，DUT輸出信號OSl和0S2的時間上對齊的疊加SPl (SPl=OS 1+0S2)可形成，如圖1和2中示意性示出。由于(器件連接Cl處的)輸出信號OSl與(器件連接C2處)的輸出信號0S2相比具有時間領先AST2-AST1，但具有與AST2-AST1的持續(xù)時間相對應的到節(jié)點B的更長傳播長度，所以在節(jié)點B處可實現(xiàn)輸出信號OSl和0S2的時間上對齊的疊加SPl。換言之，在節(jié)點B處可以有信號成分OSl和0S2的建設性疊加。在節(jié)點C處，可產(chǎn)生組合的輸出信號0S1+0S2和DUT3的輸出信號0S3的時間上對齊的疊加SP2。隨后，所有其他輸出信號可疊加、時間上對齊，直到DUTN的最末輸出信號OSN在最終節(jié)點N處重疊以形成包括相加的單個輸出信號OSl至OSN的時間上對齊的疊加SPN-1為止。結(jié)果，DUTl至DUTN的DUT輸出信號的時間上對齊的疊加SPN-1到達接收器單元8。為了在接收器單元8處實現(xiàn)DUT輸出信號的時間上對齊的疊加，從相應的DUT連接Cl-CN傳播到接收器單元8的DUT輸出信號OSl至OSN的輸出信號傳播延遲可與激勵時間偏移ASTl至A STN相適應。應當注意，根據(jù)一些實施例，激勵ST (和/或時鐘信號)可在圖1和圖2中未示出的單獨的公用器件輸入線上被驅(qū)動到DUT。根據(jù)其他實施例，激勵ST (和/或時鐘信號)可在公用輸入和輸出器件線5上被驅(qū)動到各個DUT。不過，在任何實施例中，驅(qū)動器單元2可被配置為向DUT提供激勵(和或時鐘信號)以使得激勵(和/或時鐘信號)在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移(和/或時鐘時間偏移)。信號或激勵的傳播長度例如可受驅(qū)動器單元和DUT之間以及DUT和接收器單元8之間的電氣跡線或傳輸線的大小、形狀和使用材料的影響。如圖2中示意性示出的，根據(jù)一實施例，從驅(qū)動器單元2到相應的DUT連接Cl至CN的第一傳播長度和DUT輸出信號從各個DUT的DUT連接Cl-CN傳播到接收器單元8的第二傳播長度的總和對于所有多個被測器件都是相同的，或者在例如±5%、±3%、±1%或±0. 1%的容差范圍內(nèi)。根據(jù)此實施例，用于信號從驅(qū)動器單元傳播到DUT和輸出信號從DUT傳播到接收器單元的物理或電氣跡線長度或傳輸線長度的總和可在上述容差范圍內(nèi)物理上相同。這在圖2中示意性示出。這里，信號沿著虛線20行進到DUTl的第一傳播長度和第二傳播長度和響應信號沿著虛線20從DUTl行進到接收器單元8的第二傳播長度的總和可在上述容差范圍內(nèi)與激勵沿著虛線22傳播到DUT2的第一傳播延遲和輸出信號沿著虛線22從DUT2傳播到接收器單元8的第二傳播延遲的總和是相同的。這對于DUT3和DUTN對于沿著虛線24行進的激勵信號的第一傳播長度和響應信號的第二傳播長度的總和和沿著虛線26行進的激勵信號和響應信號的傳播長度的總和也可同樣成立。這由虛線20、點劃線22、兩點劃線24和三點劃線26這些不同線條示意性示出。這意味著傳輸路徑20、22、24等等直到傳輸路徑26的傳播長度是相同的，從而可實現(xiàn)接收器單元處的DUT輸出信號的時間上對齊的疊加。換言之，激勵ST到每個DUT的運行時間和各個DUT的輸出信號到接收器單元8的運行時間可被適配以使得在接收器單元處可實現(xiàn)DUT輸出信號的時間上對齊的疊加。接收器單元或比較器單元8可被配置為將DUT的時間上對齊的疊加輸出信號SPN-1的值與預期值或一個或多個閾值相比較?；谠摫容^，可以確定DUT1-DUTN中的至少一個是否有故障，即未正常工作。包括故障或者未正確工作的DUT例如可響應于接收到的激勵ST輸出錯誤的輸出信號，導致接收器單元處的與預期或預定的時間上對齊的疊加SPN-1不同的DUT輸出信號的時間上對齊的疊加，表明至少一個DUT有故障。這種不正確或錯誤的輸出信號例如可以是表示錯誤邏輯電平的輸出信號、具有與正確工作的DUT的定時不同的定時的輸出信號，或者具有不正確的輸出信號高度、具有非預期的高噪聲或者不想要的高抖動的輸出信號。根據(jù)實施例，接收器單元8被配置為將DUT輸出信號的時間上對齊的疊加SPN-1同時與預定的低閾值和預定的高閾值相比較。在其他實施例中，接收器單元8可被配置為在時間上接連的周期中將DUT輸出信號的時間上對齊的疊加SPN-1與預定的低閾值電平和預定的高閾值電平相比較。這意味著，根據(jù)實施例，接收器單元2可包括被配置為將接收到的疊加輸出信號SPN-1就其定時、其信號電平、噪聲、抖動。邏輯電平等等與預定值相比較的一個或多個比較器電路或單元。另外，如果來自被測試的多個DUT之一的至少一個DUT信號沒有以預定的方式對時間上對齊的疊加做出貢獻，使得具有相同的激勵響應延遲的DUT的測試導致DUT輸出信號的非預期的(時間上對齊的)疊加SPN-1，則接收器單元8可被配置為輸出不合格信號。這意味著，如果利用所發(fā)明的裝置測試的DUT之一響應于從驅(qū)動器單元接收的激勵而輸出與預期輸出信號不同的輸出信號，則可導致故障信號，表明被測試的DUT中的至少一個DUT沒有正確工作。根據(jù)實施例，可包括STUBl至STUBN的公用器件輸出線5可被配置成使得相對于彼此偏移了激勵時間偏移的DUT輸出信號的到達時間在接收器單元處彼此之間相差小于DUT輸出信號的周期持續(xù)時間。這意味著，在DUT輸出信號的時間上對齊的疊加SPN-1中，在接收器單元處DUT輸出信號的定時可相差小于被測量的器件的輸出信號的比特持續(xù)時間。根據(jù)本發(fā)明的實施例，輸出信號0S1-0SN可以是包括一定的比特率、帶寬或頻率的模擬輸出信號或數(shù)字輸出信號。因此，公用器件輸出線5可被配置成使得如果激勵以時間偏移的方式到達DUT，則不同DUT的輸出信號在接收器8處不會偏移超過輸出信號的周期時間的一半。輸出信號可具有一定的數(shù)據(jù)率或時鐘頻率和一定的指定上升時間，例如T10/90或T20/80上升時間。從而，上升時間T10/90 (T20/80)可被定義為階梯響應穿過10% (20%)閾值的時刻與階梯響應到達其最終值的90% (80%)的時刻之間的時間差。利用所發(fā)明的裝置和方法測試的被測器件可以是包括具有在例如IMHz到40GHz之間、500MHz到20GHz之間或者IGHz到IOGHz之間的范圍中的頻率或者具有IMbit/s和lOGbit/s之間的輸出數(shù)據(jù)率的輸出信號的電子器件。根據(jù)實施例，公用器件輸出或輸入和輸出線5被配置成使得在接收器單元處可檢測到相對于彼此偏移了激勵時間偏移的DUT輸出信號的建設性疊加。因此，公用器件輸出線5可包括一定的物理長度、一定的形狀、一定的材料,或者其可被集成在一定的印刷電路板(PCB)或環(huán)境中，這可影響激勵和/或DUT的輸出信號的傳播。公用器件輸出線5和接收器單元8可被配置成使得DUT輸出信號的數(shù)字電平在接收器單兀的輸入處以時間上對齊的方式提供相加的DUT輸出信號電平。這意味著，時間上對齊的疊加SPN-1可包括接收器單元8的輸入處的相加的DUT數(shù)字輸出信號電平，其中相加的DUT數(shù)字輸出信號是時間上對齊的。數(shù)字輸出信號對齊可在這種數(shù)字信號的一個比特的持續(xù)時間內(nèi)，并且可能的偏離例如可小于這種比特的T10/90或T20/80上升時間。在實施例中，公用器件輸出線5可被配置成使得對于具有相同的激勵響應延遲的DUT，在接收器單元處DUT信號的時間上對齊的疊加SPN-1的各個dut貢獻彼此之間具有小于DUT輸出信號的比特持續(xù)時間的時間偏離。在圖3中，示出了根據(jù)另一實施例的用于測試多個被測器件的裝置10的示意圖。在此實施例中，驅(qū)動器單元2和接收器單元8被配置為被多個被測器件DUT1，DUT2，…，DUTN共享。在本發(fā)明的實施例中，公用器件輸出線5可被配置為將激勵ST從驅(qū)動器單元2傳播到 DUT 連接 C1，C2, ...，CN。在此情況下，公用器件輸出線可以是公用器件輸入和輸出線5。DUTl至DUTN的各個輸入/輸出管腳或端子可電氣耦合到相應的DUT連接Cl至CN。這意味著多個DUT可經(jīng)由公用器件輸入/輸出器件線5耦合到驅(qū)動器單元2以及接收器單元8。
應當注意，在ATE測試環(huán)境中，從測試器驅(qū)動器2傳播到DUT驅(qū)動器/接收器和從DUT傳播到測試器接收器的信號可受到電容性和電感性寄生成分或效應的干擾。這種寄生效應可由傳播路徑本身或由其他元件引起。從測試器驅(qū)動器行進到DUT和從DUT行進到測試器接收器單元的激勵可受到端接電路、測試器通道、接口板、插座/探頭或DUT的封裝的電容性和電感性成分的影響。如圖3中示意性示出的，可利用特性阻抗ZO來描述公用器件輸出線5。特性阻抗ZO可由公用器件輸出線的大小、形狀和使用材料決定。特性阻抗至少是大致獨立于頻率并且恒定的。公用器件輸出線5可以是包括兩個或更多個導體的傳輸線，這兩個或更多個導體通過某種介電材料彼此絕緣，該介電材料例如可以是空氣或另外的介電材料。當傳輸線上的信號到達特性阻抗變化的某個點時，該信號只有一部分會通過，而其余的將被反射回。傳輸線可包括均一的橫截面，這可避免信號或激勵的反射，并且還可包括每單位長度的明確限定且同質(zhì)的電容和電感。傳輸線可起到將電信號從一個地方例如驅(qū)動器單元傳送到另一個地方例如DUT的作用。激勵信號和來自DUT器件的輸出信號例如可在節(jié)點A，B，…，和N處被反射。每次反射波疊加在傳輸線上當前存在的電壓上時，這種反射信號可行進回到傳輸線的開頭，在這里其可再次被反射，或者在終端中被吸收。驅(qū)動器單元2和接收器單元8可經(jīng)由公用器件輸入和輸出線5耦合到多個DUT。這意味著，實現(xiàn)了共享的測試驅(qū)動器和和測試接收器拓撲，從而使得測試系統(tǒng)中的接收器和驅(qū)動器的數(shù)目可得以減少，并且因此測試成本和測試器成本可得以減小。公用器件輸出線5可被配置為公用器件輸入和輸出線，其在該公用器件輸入和輸出線的第一端5a電氣耦合到驅(qū)動器單元2并且在第二端5b電氣耦合到接收器單元8，使得驅(qū)動器單元2經(jīng)由公用器件輸入和輸出線5向DUT連接提供激勵，并且DUT輸出信號從DUT連接經(jīng)由公用器件輸入和輸出線5傳播到接收器單元8。如圖4中示意性示出的，用于測試多個被測器件的裝置10可包括多個驅(qū)動器單元2和多個接收器單元8，它們被配置為被多個DUT共享。這意味著，一種裝置可包括經(jīng)由各個DUT連接例如C1A、C1B至C1N、C2A至C2N和CAN至CNN連接到各個DUT的輸入/輸出管腳的多個驅(qū)動器單元。DUT的輸入/輸出管腳中的每一個可經(jīng)由相應的公用器件輸出線5連接到接收器單元8。根據(jù)實施例，多個DUT可利用公用器件輸出線5或輸入/輸出線5通過菊鏈型方法來測試，即以串行化(但大致并行)的方式來測試，從而使得測試通道和測試接收器單元的數(shù)目與僅包括共享驅(qū)動器但不包括共享的測試接收器8的測試系統(tǒng)相比可得以減少。
在圖5中，示意性示出了一種用于測試多個被測器件的裝置。根據(jù)實施例，用于測試多個器件的裝置10還可包括公用器件輸入線6，其電氣耦合到驅(qū)動器單元2，并且其中驅(qū)動器單元被配置為經(jīng)由公用器件輸入線6向多個輸入DUT連接II，12，13，…，IN提供激勵ST,多個DUT的輸入DUT端子可電氣耦合到這多個輸入DUT連接。這意味著，根據(jù)實施例，激勵ST不是經(jīng)由比如由激勵ST觸發(fā)的輸出信號由其傳播到接收器單元8的那條電氣線或傳輸線發(fā)送到相應的DUT的。根據(jù)示例，驅(qū)動器單元2被配置為經(jīng)由公用器件輸入線6被多個DUT共享，并且接收器單元8被配置為經(jīng)由公用器件輸出線5被多個DUT共享。電氣線或傳輸線可再次利用特性阻抗ZO來描述。公用器件輸出線5和公用器件輸入線6可各自經(jīng)由相應的端接電阻器R連接到地電勢以便抑制可能的信號反射。在圖6中，示出了如上所述利用測試器件的這種“菊鏈”方法來測試多個被測器件·的裝置10的示意圖。該裝置可包括多個驅(qū)動器單元2a，其中每個驅(qū)動器單元2a經(jīng)由公用器件輸入線6耦合到輸入DUT連接I1A、I1B等等，并且因此耦合到要測試的DUT的多個DUT輸入端子13或管腳。每條公用器件輸入線6可包括一定的特性阻抗ZO或由一定的特性阻抗ZO描述，并且其可經(jīng)由電阻器R連接到一電勢，例如地電勢gnd。另外，該裝置可包括多個接收器單元8a或比較器單元，其中每一個經(jīng)由共享的公用器件輸出線5耦合到DUT連接CIA、ClB等等，并且其中每條公用器件輸出線5可包括到一電勢例如地電勢gnd的端接電阻器R。根據(jù)此實施例，裝置10可包括驅(qū)動器單元2a和接收器單元8a，其中它們的每一個經(jīng)由相應的公用器件輸出線5或公用器件輸入線6耦合到DUT連接I1A、I1B、C1A、C1B……等等。因此，所發(fā)明的裝置的驅(qū)動器單元2a和接收器/比較器單元8a可用于以“菊鏈”配置測試多個DUT。根據(jù)這里論述的實施例，公開了一種用于測試多個被測器件的測試布置，其中該測試布置包括公用器件輸出線5和被配置為向DUT提供激勵的驅(qū)動器單元2，其中驅(qū)動器單元被配置成使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移。另夕卜，該測試布置可包括接收器單元8，該接收器單元8電氣耦合到公用器件輸出線5并且經(jīng)由公用器件輸出線電氣耦合到多個DUT連接Cl至CN (這些DUT連接電氣耦合公用器件輸出線)并且因此電氣耦合到與DUT連接電氣耦合的多個DUT，其中從DUT連接傳播到接收器單元的DUT輸出信號的輸出信號傳播延遲與激勵時間偏移相適應，使得具有相同的激勵響應延遲的多個DUT的測試在接收器單元處引起DUT輸出信號的時間上對齊的疊加。根據(jù)測試布置的實施例，公用器件輸出線和接收器單元被配置成使得DUT輸出信號的數(shù)字電平以時間上對齊的方式在接收器單元的輸入處提供相加的數(shù)字信號電平。圖7示出了根據(jù)實施例的用于測試多個被測器件的方法的示意性流程圖。該方法包括向DUT施加(100)激勵，使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移，并且使得DUT響應于激勵提供時間上偏移的DUT輸出信號。另外，該方法包括在接收器單元處接收(110)DUT的DUT輸出信號的時間上對齊的疊加，其中DUT經(jīng)由公用器件輸出線電氣耦合到接收器單元，并且其中DUT輸出信號從DUT端子傳播到接收器單元的輸出信號傳播延遲與激勵時間偏移相適應，從而支持了時間對齊。根據(jù)所發(fā)明的方法，激勵在不同的時間被施加到不同的DUT，使得與其他DUT相t匕，激勵以一定的時間差或激勵時間偏移到達DUT。結(jié)果，如果DUT具有相同的激勵響應延遲，則響應于時間上偏移的激勵在DUT輸出或DUT輸入/輸出處提供時間上偏移的輸出信號。
所發(fā)明的方法的另一步驟包括在接收器單元處接收(110) DUT輸出信號的時間上 對齊的疊加。DUT經(jīng)由公用器件輸出線電氣耦合到接收器單元。因為激勵的激勵時間偏移， 來自DUT的輸出信號在DUT連接處時間上偏移。為了接收DUT輸出信號的時間上對齊的疊 加，從DUT端子或DUT連接傳播到接收器單元的DUT輸出信號的輸出信號傳播延遲與激勵 時間偏移相適應，從而可以實現(xiàn)單個DUT輸出信號的時間對齊。
根據(jù)其他實施例，接收(I 10)DUT輸出信號的時間上對齊的疊加的步驟包括將DUT 輸出信號相加，使得如果所有DUT都提供相同的響應，則輸出信號的時間上對齊的疊加在 接收器單元處包括預期定時和預定閾值結(jié)果。這意味著，可向DUT輸出信號施加一定的定 時調(diào)整，即，可以延遲輸出信號中的一個或多個，或者與其他輸出信號相比可以延長或縮短 傳播時間，使得在接收器單元得到具有預期定時和預定值的時間上對齊的疊加。
另外，所發(fā)明的方法可包括在選通時間或在選通窗口中將接收器單元處的DUT輸 出信號的時間上對齊的疊加與一個或多個預定閾值相比較的步驟。這意味著，到達接收器 單元的疊加輸出信號可在一定的時間點或選通時間或在選通窗口內(nèi)被與預定閾值相比較。 DUT輸出信號的疊加信號可就其定時和其電平被檢查。這可在一定的時間點或選通時間或 在一定的時間范圍或選通窗口內(nèi)執(zhí)行。在這種選通窗口期間，時間上對齊的疊加信號的電 平例如不得低于一定的閾值，或者其必須在一定的電壓電平范圍內(nèi)，如果所有dut提供相 同(但略有時間偏移)的輸出信號的話。
根據(jù)所發(fā)明的方法的實施例，比較DUT輸出信號的時間上對齊的疊加的步驟可同 時以預定的低閾值和預定的高閾值執(zhí)行(雙電平方法)。因此，接收器單元可包括兩個比較 器以便將接收到的DUT輸出信號的時間上對齊的疊加同時與預定的低電平和預定的高電 平相比較，以便確定疊加的輸出信號是否在預定的電平或電壓范圍內(nèi)。
根據(jù)本發(fā)明的另一實施例，比較DUT輸出信號的時間上對齊的疊加的步驟包括將 DUT輸出信號的時間上對齊的疊加相繼與預定的低閾值和與預定的高閾值相比較。在此情 況下，接收單元可以只包括一個比較器，并且時間上對齊的疊加輸出信號可被測量或評估 兩次以便例如首先將DUT輸出信號低閾值相比較，并且隨后也就是以串行化方式與預定的 聞閾值相比較，或者反之(雙射擊方法)。
當利用這些雙閾值或雙射擊方法來測量DUT輸出信號的時間上對齊的疊加時，可 以確定是否所有DUT都給出正確的輸出，即是否所有DUT都功能正常。
所發(fā)明的方法還可包括以下步驟如果來自多個DUT之一的至少一個DUT信號沒 有以預定的方式對時間上對齊的疊加做出貢獻，即如果發(fā)現(xiàn)時間上對齊的疊加取的值超出 預定的閾值或者在與dut提供預期響應的情況的預期的時間上對齊的疊加相關聯(lián)的合格 區(qū)間之外，則輸出不合格信號或故障。這意味著，如果至少一個DUT未正常工作并且沒有對 DUT輸出信號的時間上對齊的疊加做出貢獻或者響應于一定的激勵以錯誤的方式對時間上 對齊的疊加做出貢獻，例如以錯誤的定時或非預期的輸出信號電平，則這可例如利用單個 閾值判定或利用兩個閾值判定來檢測到。
響應于一定的激勵未正確工作以及例如完全沒有反應亦即沒有輸出信號或者太 早、太晚、以不正確的定時或者以偏離正確工作的DUT提供的信號高度的信號高度輸出輸出信號的DUT的存在可被接收器單元檢測到，并且因此可生成表明至少一個DUT有故障的故障信號。
在一些實施例中，可執(zhí)行進一步測試以判定多個DUT中的哪個DUT沒有提供正確 的響應。然而，這不是必須的。
應當注意，根據(jù)實施例，所發(fā)明的方法或者其至少一部分可利用具有用于執(zhí)行這 里描述的方法的程序代碼的計算機程序來執(zhí)行。
上述實施例只是說明本發(fā)明的原理。要理解，本領域技術(shù)人員將清楚對這里描述 的布置和細節(jié)的修改和變化。因此，意圖是僅由待批準的專利權(quán)利要求的范圍而不由通過 這里對實施例的描述和說明給出的具體細節(jié)來限定。雖然圖1至6中的一些被示為裝置的 框圖，但這些圖同時也是對方法的圖示，其中方框功能對應于方法步驟。
取決于所發(fā)明的方法的一定實現(xiàn)要求，所發(fā)明的方法可用硬件或軟件來實現(xiàn)。實 現(xiàn)可利用其上存儲有電子可讀控制信號的數(shù)字存儲介質(zhì)特別是盤、DVD、CD或藍光來執(zhí)行， 該介質(zhì)與可編程計算機系統(tǒng)合作以使得所發(fā)明的方法被執(zhí)行。一般地，本發(fā)明因此是具有 存儲在機器可讀載體上的程序代碼的計算機程序產(chǎn)品，當該計算機程序產(chǎn)品在計算機上運 行時該程序代碼被操作來用于執(zhí)行所發(fā)明的方法。換言之，所發(fā)明的方法因此是具有用于 當計算機程序在計算機上運行時執(zhí)行所發(fā)明的方法中的至少一個的程序代碼的計算機程 序。
權(quán)利要求
1.一種用于測試多個被測器件(DUT)的裝置(10)，該裝置包括 公用器件輸出線(5)； 驅(qū)動器單元(2)，被配置為向DUT (DUT1，DUT2，DUT3，…，DUTN)提供激勵(ST)，其中驅(qū)動器單元(2)被配置成使得激勵在不同的時間(Tl，T2, T3,…，TN)到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移(Λ ST1，AST2, AST2,…，ASTN-1)； 接收器單元(8)，電氣耦合到公用器件輸出線(5);以及 多個DUT連接(C1，C2，C3，- ,CN),電氣耦合到公用器件輸出線(5)，使得多個DUT的DUT端子能夠經(jīng)由公用器件輸出線(5)電氣耦合到接收器單元(8)，其中DUT輸出信號(OSl，OS2，OS3，-,OSN)從DUT連接(Cl，C2，C3，- ,CN)傳播到接收器單元(8)的輸出信號傳播延遲(Δ ΟΤΙ, Δ0Τ2,…，Λ 0ΤΝ)與激勵時間偏移(Λ STl, Δ ST2, AST3,…，Λ STN)相適應，使得具有相同激勵響應延遲的DUT的測試在接收器單元(8)處引起DUT輸出信號(0S1，0S2，0S3，-,0SN)的時間上對齊的疊加(SPN-1)。
2.根據(jù)權(quán)利要求1所述的裝置(10)，其中，從驅(qū)動器單元(2)到各個DUT的DUT連接(Cl, C2, C3, ...，CN)的第一傳播長度和DUT輸出信號(0S1，0S2, 0S3, ...，0SN)從各個DUT的DUT連接(Cl，C2, C3,…，CN)傳播到接收器單元(8)的第二傳播長度的總和在±3%、土 1%或±0. 1%的容差范圍內(nèi)對于要測試的所有多個DUT (DUT1，DUT2，DUT3，…，DUTN)是相同的。
3.根據(jù)權(quán)利要求1或2之一所述的裝置(10)，其中，公用器件輸出線(5)被配置成使得在DUT連接處根據(jù)激勵時間偏移(Λ ST1，AST2, AST2,…，Λ STN-1)相對于彼此偏移的DUT輸出信號(0S1，0S2，0S3，-,0SN)在接收器單元(8)處的到達時間彼此相差小于DUT輸出信號(0S1，0S2, 0S3, -,0SN)的比特持續(xù)時間或周期持續(xù)時間。
4.根據(jù)權(quán)利要求1至3之一所述的裝置(10)，其中，公用器件輸出線(5)被配置成使得在接收器單元(8)處能夠檢測到在DUT連接處根據(jù)激勵時間偏移(Λ ST1，AST2, Λ ST2，…，Δ STN)相對于彼此偏移的DUT輸出信號的建設性疊加。
5.根據(jù)權(quán)利要求1至4之一所述的裝置(10)，其中，公用器件輸出線(5)和接收器單元(8)被配置成使得DUT輸出信號(0S1，0S2，0S3，-,0SN)的數(shù)字電平以時間上對齊的方式在接收器單元(8)的輸入處提供相加的DUT輸出信號電平。
6.根據(jù)權(quán)利要求1至5之一所述的裝置(10)，其中，公用器件輸出線(5)被配置成使得對于具有相同激勵響應延遲的DUT，接收器單元(8)處的DUT輸出信號相對于彼此包括小于比特持續(xù)時間的時間偏離，這形成DUT輸出信號(0S1，0S2, 0S3,…，0SN)的時間上對齊的疊力口(SPN-1)。
7.根據(jù)權(quán)利要求1至6之一所述的裝置(10)，其中，驅(qū)動器單元(2)和接收器單元(8)被配置為被多個DUT (DUT1, DUT2, DUT3,…，DUTN)共享。
8.根據(jù)權(quán)利要求1至7之一所述的裝置(10)，其中，接收器單元(8)被配置為將DUT輸出信號的時間上對齊的疊加(SPN-1)與預定的低閾值電平和預定的高閾值電平相比較。
9.根據(jù)權(quán)利要求1至8之一所述的裝置(10)，其中，接收器單元(8)被配置為在時間上接連的周期中將DUT輸出信號的時間上對齊的疊加(SPN-1)與預定的低閾值電平和預定的高閾值電平相比較。
10.根據(jù)權(quán)利要求1至9之一所述的裝置(10)，其中，接收器單元(8)被配置為，如果來自多個DUT (DUT1，DUT2，DUT3，…，DUTN)之一的至少一個DUT信號沒有以預定的方式對時間上對齊的疊加(SPN-1)做出貢獻，則輸出不合格信號，其中，具有相同激勵響應延遲的一組無缺陷DUT的測試引起DUT輸出信號的預期的時間上對齊的疊加(SPN-1)，并且包括至少一個有缺陷DUT的一組DUT的測試引起其中至少一個DUT信號沒有以預定方式對時間上對齊的疊加做出貢獻的非預期疊加。
11.根據(jù)權(quán)利要求1至10之一所述的裝置(10)，還包括電氣耦合到驅(qū)動器單元(2)的公用器件輸入線(5)，并且其中驅(qū)動器單元(2)被配置為經(jīng)由公用器件輸入線(5)向多個輸入DUT連接(II，12，13，…，IN)提供激勵(ST)，其中多個DUT的輸入DUT端子電氣耦合到該多個輸入 DUT 連接(II，12，13，...,IN)。
12.根據(jù)權(quán)利要求1至10之一所述的裝置(10)，其中，公用器件輸出線(5)被配置為在第一端(5a)電氣耦合到驅(qū)動器單元(2)并且在第二端(5b)電氣耦合到接收器單元(8)的公用器件輸入和輸出線，使得驅(qū)動器單元(2)經(jīng)由公用器件輸入和輸出線向DUT連接(C1，C2，C3，-,CN)提供激勵(ST)并且使得 DUT 輸出信號(OSl，OS2，OS3，- ,OSN)從 DUT連接(Cl，C2, C3，…，CN)經(jīng)由公用器件輸入和輸出線傳播到接收器單元(8)。
13.一種用于測試多個被測器件(DUT)的測試布置，該測試布置包括 公用器件輸出線(5)； 驅(qū)動器單元(2)，被配置為向DUT提供激勵(ST)，其中驅(qū)動器單元(2)被配置成使得激勵(ST)在不同的時間(T1，T2，T3，…，TN)到達不同的 DUT (DUT1, DUT2, DUT3,…，DUTN)，從而在DUT處產(chǎn)生激勵時間偏移(Λ ST1，AST2, AST2,…，ASTN-1)； 接收器單元(8)，電氣耦合到公用器件輸出線； 多個DUT連接(Cl，C2, C3, ...，CN),電氣耦合到公用器件輸出線(5)；以及 多個 DUT (DUT1, DUT2, DUT3,…，DUTN),電氣耦合到 DUT 連接(Cl, C2, C3,…，CN)，其中DUT輸出信號(0S1，0S2, 0S3,…，0SN)從DUT連接(Cl，C2, C3，…，CN)傳播到接收器單元(8)的輸出信號傳播延遲(Λ0Τ1，Δ0Τ2,…，Λ 0ΤΝ)與激勵時間偏移(Λ ST1，Δ ST2, AST2, ...，Λ STN-1)相適應，使得具有相同激勵響應延遲的多個DUT的測試在接收器單元(8)處引起DUT輸出信號(0S1，0S2，0S3，-,0SN)的時間上對齊的疊加(SPN-1)。
14.根據(jù)權(quán)利要求13所述的測試布置，其中，公用器件輸出線(5)和接收器單元(8)被配置成使得DUT輸出信號(0S1，0S2, 0S3,…，0SN)的數(shù)字電平以時間上對齊的方式在接收器單元(8)的輸入處提供相加的數(shù)字信號電平。
15.一種用于測試多個被測器件(DUT)的方法，該方法包括 向DUT施加(100)激勵，使得激勵在不同的時間到達不同的DUT，從而在DUT處產(chǎn)生激勵時間偏移，并且使得DUT響應于激勵提供時間上偏移的DUT輸出信號；以及 在接收器單元處接收(110 )DUT的DUT輸出信號的時間上對齊的疊加，其中DUT經(jīng)由公用器件輸出線電氣耦合到接收器單元，并且DUT輸出信號從DUT端子傳播到接收器單元的輸出信號傳播延遲與激勵時間偏移相適應，從而支持了時間對齊。
16.根據(jù)權(quán)利要求15所述的方法，其中，接收(IlO)DUT輸出信號的時間上對齊的疊加的步驟包括將DUT輸出信號相加，使得在接收器單元處產(chǎn)生DUT輸出信號的時間上對齊的置加。
17.根據(jù)權(quán)利要求15或16之一所述的方法，還包括在選通時間或在選通窗口中將接收器單元處的DUT輸出信號的時間上對齊的疊加與一個或多個預定閾值相比較的步驟。
18.根據(jù)權(quán)利要求15至17之一所述的方法，還包括將DUT輸出信號的時間上對齊的疊加同時與預定的低閾值和預定的高閾值相比較以判定是否存在有缺陷的DUT的步驟。
19.根據(jù)權(quán)利要求15至17之一所述的方法，還包括相繼將DUT輸出信號的時間上對齊的疊加與預定的低閾值和預定的高閾值相比較的步驟。
20.根據(jù)權(quán)利要求15至19之一所述的方法，還包括如果來自多個DUT之一的至少一個DUT信號沒有以預定的方式對時間上對齊的疊加做出貢獻則輸出不合格信號的步驟。
21.一種計算機程序，具有用于執(zhí)行如權(quán)利要求15至20之一中要求保護的方法的程序代碼。
全文摘要
本發(fā)明的實施例涉及用于測試多個被測器件的裝置(10)和方法，其中裝置包括公用器件輸出線(5)；驅(qū)動器單元(2)，被配置為向DUT(DUT1,DUT2,DUT3,…,DUTN)提供激勵(ST)，其中驅(qū)動器單元(2)被配置成使得激勵(ST)在不同的時間(T1,T2,T3，…,TN)到達不同的DUT；從而在DUT處產(chǎn)生激勵時間偏移(ΔST1,ΔST2,ΔST2,…,ΔSTN-1)；接收器單元(8)，電氣耦合到公用器件輸出線(5)；以及多個DUT連接(C1,C2,C3，…,CN)，電氣耦合到公用器件輸出線(5)，使得多個DUT的DUT端子(11)可經(jīng)由公用器件輸出線(5)電氣耦合到接收器單元(8)，其中DUT輸出信號(OS1,OS2,OS3,…,OSN)從DUT連接(C1,C2,C3,…,CN)傳播到接收器單元(8)的輸出信號傳播延遲與激勵時間偏移(ΔST1,ΔST2,ΔST2，…,ΔSTN-1)相適應，使得具有相同激勵響應延遲的DUT的測試在接收器單元(8)處引起DUT輸出信號(OS1,OS2,OS3，…,OSN)的時間上對齊的疊加(SPN-1)。
文檔編號G01R31/319GK103003708SQ201080066220
公開日2013年3月27日 申請日期2010年4月14日 優(yōu)先權(quán)日2010年4月14日
發(fā)明者克勞斯-皮特·貝仁斯, 馬克·毛斯恩格 申請人:愛德萬測試(新加坡)私人有限公司