專利名稱：一種差分電流采樣電路及線性調(diào)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率輸出器件的電流采樣，具體地說，是涉及一種差分電流采樣電路 及一種線性調(diào)壓器。
背景技術(shù)：
對功率輸出器件的電流采樣廣泛應(yīng)用于各種電路系統(tǒng)中，如在線性調(diào)壓器中。功 率輸出器件的采樣電流可以被反饋到誤差放大器以改善環(huán)路響應(yīng)速度，而且還可以被用于 實(shí)現(xiàn)過流保護(hù)功能。圖1為現(xiàn)有技術(shù)中對N型場效應(yīng)管(MOS)功率輸出器件麗3進(jìn)行電流采樣的電路 示意圖。運(yùn)算放大器OP與反饋MOS管MN9 (N型MOS管)連接成負(fù)反饋環(huán)路，此負(fù)反饋環(huán)路 將Vs節(jié)點(diǎn)即麗s源極的電壓調(diào)整等于VO的電壓，這樣麗s和功率輸出器件麗3的柵極、漏 極和源極的電壓都相等，從而保證MNs與功率輸出器件MN3的電流成正比。如果功率輸出 器件麗3與麗s的寬長比之比為N，則其電流之比也等于N。麗s與反饋MOS管MN9串聯(lián)， 所以其電流相等。采樣輸出MOS管^eS (N型MOS管)與反饋MOS管MN9形成電流鏡電路 (以下將電流鏡電路簡稱為電流鏡)，則可以實(shí)現(xiàn)復(fù)制出反饋MOS管MN9電流的目的。該采 樣輸出MOS管麗e8的漏極輸出采樣電流Io，功率輸出器件麗3的源極一般作為線性調(diào)壓器 等的輸出V0。麗s的柵極為功率輸出器件麗3的輸入控制端MPG，漏極接入電源電壓VDD。需要說明的是，所謂的電流鏡是由兩個(gè)或多個(gè)并聯(lián)的相關(guān)電流支路組成，各支路 的電流依據(jù)一定的器件比例關(guān)系而成比例的電路。在由MOS管構(gòu)成的電流鏡電路中，參考 支路一般是指其柵極與漏極連接在一起的MOS管所形成的那條支路。相應(yīng)的，柵極與漏極 并未直接連接在一起的MOS管所形成的那條支路稱之為輸出支路。以下如未特別聲明，則 由MOS管構(gòu)成的電流鏡電路中的參考支路和輸出支路皆與上述說明相同。圖Ia為P型MOS管構(gòu)成的電流鏡電路示意圖，圖Ib為N型MOS管構(gòu)成的電流鏡 電路示意圖，如圖Ia和圖Ib所示，電流鏡電路中參考支路或輸出支路與其他電路的連接均 是通過其接點(diǎn)(圖Ia中所示的P1、P2以及圖Ib中所示N1、N2、N3)連接的。本發(fā)明的發(fā)明人在實(shí)現(xiàn)本發(fā)明時(shí)，發(fā)現(xiàn)現(xiàn)有技術(shù)存在如下缺點(diǎn)(1) 一般運(yùn)算放大器存在輸入偏差(offset)，即由于工藝失配導(dǎo)致Vs和VO之間 存于一定偏差，此偏差會(huì)導(dǎo)致功率輸出器件MN3和MNs的柵源電壓之間存在相同的偏差。眾 所周知，因柵源電壓的偏差導(dǎo)致功率輸出器件麗3和MNs之間的電流鏡像誤差遠(yuǎn)大于由于 漏源電壓的偏差所導(dǎo)致功率輸出器件麗3和MNs之間的電流鏡像誤差。因此運(yùn)算放大器的 輸入偏差(offset)將導(dǎo)致較大的電流采樣誤差。(2)運(yùn)算放大器通常需要許多額外的偏置電流，這樣會(huì)增加線性調(diào)壓器空載下的 靜態(tài)電流。對很多系統(tǒng)而言，這樣就會(huì)增加待機(jī)電流，特別是對于電池供電系統(tǒng)，這一缺點(diǎn) 會(huì)導(dǎo)致待機(jī)時(shí)間的減小，降低了電池供電系統(tǒng)的工作效率。 (3)運(yùn)算放大器通常設(shè)計(jì)復(fù)雜，所需要的芯片面積較大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，在于需要提供一種差分電流采樣電路，克服現(xiàn)有技術(shù)中電流采樣誤差較大的缺陷。為了解決上述技術(shù)問題，本發(fā)明提供了一種差分電流采樣電路，用于對功率輸出 器件進(jìn)行電流采樣，該差分電流采樣電路包括第一電流鏡電路和第二電流鏡電路，其中該第一電流鏡電路的參考支路的輸出電流分流到該第二電流鏡電路的第一輸出 支路和該功率輸出器件；該第一電流鏡電路的第一輸出支路的輸出電流作為該第二電流鏡 電路的參考支路的輸入電流；該第一電流鏡電路和/或該第二電流鏡電路還包括第二輸出支路，用于提供采樣 電流或提供采樣電流的參考電流。優(yōu)選地，該第一電流鏡電路為PMOS管構(gòu)成的電流鏡電路，該第二電流鏡電路為 NMOS管構(gòu)成的電流鏡電路，該功率輸出器件為NMOS管且漏極連接到該第一電流鏡電路的 參考支路的接點(diǎn)。優(yōu)選地，該第一電流鏡電路的參考支路連接到該第二電流鏡電路的第一輸出支 路，該第一電流鏡電路的第一輸出支路連接到該第二電流鏡電路的參考支路。優(yōu)選地，還包括一電壓調(diào)節(jié)電路，連接到該第一電流鏡電路的參考支路的接點(diǎn)和 第一輸出支路的接點(diǎn)，該第二電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)，以及 漏極分別作為該第一電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管 器件的柵級，用于使該對PMOS管器件的漏極電位相等。優(yōu)選地，該電壓調(diào)節(jié)電路包括一偏置電阻電路及柵極互連的第一 PMOS器件和第 二 PMOS管器件；該第一 PMOS器件的源極連接到該第一電流鏡電路的參考支路，漏極連接到該偏 置電阻電路的第一端；該第二 PMOS管器件的源極連接到該第一電流鏡電路的第一輸出支路，漏極連接 到該第二電流鏡電路的參考支路；該偏置電阻電路的第一端還連接到漏極分別作為該第一電流鏡電路的參考支路 的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件的柵級，該偏置電阻電路的第二端連接 到該第一 PMOS器件和第二 PMOS管器件的柵極。優(yōu)選地，所述第二輸出支路還串聯(lián)有一個(gè)或多個(gè)電流鏡電路，所述第二輸出支路 用于提供采樣電流的參考電流，在所述串聯(lián)的最后一個(gè)電流鏡電路的輸出支路的接點(diǎn)提供 采樣電流。為了解決上述技術(shù)問題，本發(fā)明還提供了一種差分電流采樣電路，用于對功率輸 出器件進(jìn)行電流采樣，該差分電流采樣電路包括第一電流鏡電路、第二電流鏡電路和一限 流電路，其中該第一電流鏡電路的參考支路的輸出電流分流到該限流電路及該第二電流鏡電 路的第一輸出支路，該第一電流鏡電路的第一輸出支路的輸出電流作為該第二電流鏡電路 的參考支路的輸入電流；該限流電路與該第一電流鏡電路的參考支路和該功率輸出器件相連接，該限流電 路的電流與該功率輸出器件的電流成比例且小于該功率輸出器件的電流；
該第一電流鏡電路和/或該第二電流鏡電路還包括第二輸出支路，用于提供采樣 電流或提供采樣電流的參考電流。優(yōu)選地，該第一電流鏡電路為PMOS管構(gòu)成的電流鏡電路，該第二電流鏡電路為 NMOS管構(gòu)成的電流鏡電路，該功率輸出器件為NMOS管；該限流電路包括一寬長比小于該功率輸出器件的NMOS管器件，該NMOS管器件與 該功率輸出器件以共柵極共源極的方式連接，該NMOS管器件的漏極連接到該第一電流鏡 電路的參考支路的接點(diǎn)，該功率輸出器件的漏極連接到電源電壓。優(yōu)選地，該第一電流鏡電路的參考支路連接到該第二電流鏡電路的第一輸出支 路，該第一電流鏡電路的第一輸出支路連接到該第二電流鏡電路的參考支路。優(yōu)選地，還包括一電壓調(diào)節(jié)電路，連接到該第一電流鏡電路的參考支路的接點(diǎn)和 第一輸出支路的接點(diǎn)，該第二電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)，以及 漏極分別作為該第一電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管 器件的柵級，用于使該對PMOS管器件的漏極電位相等。優(yōu)選地，該電壓調(diào)節(jié)電路包括一偏置電阻電路及柵極互連的第一 PMOS器件和第 二 PMOS管器件；該第一 PMOS器件的源極連接到該第一電流鏡電路的參考支路，漏極連接到該偏 置電阻電路的第一端；該第二 PMOS管器件的源極連接到該第一電流鏡電路的第一輸出支路，漏極連接 到該第二電流鏡電路的參考支路；該偏置電阻電路的第一端還連接到漏極分別作為該第一電流鏡電路的參考支路 的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件的柵級，該偏置電阻電路的第二端連接 到該第一 PMOS器件和第二 PMOS管器件的柵極。優(yōu)選地，所述第二輸出支路還串聯(lián)有一個(gè)或多個(gè)電流鏡電路，所述第二輸出支路 用于提供采樣電流的參考電流，在所述串聯(lián)的最后一個(gè)電流鏡電路的輸出支路的接點(diǎn)提供 采樣電流。本發(fā)明所要解決的另一技術(shù)問題，在于需要提供一種線性調(diào)壓器，解決其中采樣 電路的電流采樣誤差較大的缺陷。為了解決上述技術(shù)問題，本發(fā)明提供了一種線性調(diào)壓器，包括功率輸出器件、過流 保護(hù)電路以及誤差放大器，該線性調(diào)壓器還包括如權(quán)利要求如前所述的任一種差分電流采 樣電路，其中所述電流采樣電路，連接所述功率輸出器件、過流保護(hù)電路以及誤差放大器，用于 對所述功率輸出器件進(jìn)行電流采樣，獲得采樣電流提供給所述誤差放大器及過流保護(hù)電
路。 與現(xiàn)有技術(shù)相比，本發(fā)明采樣電路的一個(gè)實(shí)施例具有采樣精確度高的優(yōu)點(diǎn)。本發(fā) 明采樣電路的另一個(gè)實(shí)施例不需要額外的偏置電流，節(jié)約了電能，降低了功耗。本發(fā)明采樣 電路的還一個(gè)實(shí)施例電路結(jié)構(gòu)簡單，節(jié)省了芯片空間。本發(fā)明的差分電流采樣電路，特別適 用于以N型場效應(yīng)管(NMOS)作為功率輸出器件的線性調(diào)壓器中。


圖1為現(xiàn)有技術(shù)中對功率輸出器件進(jìn)行電流采樣的電路示意圖；圖Ia為P型MOS管構(gòu)成的電流鏡電路示意圖；圖Ib為N型MOS管構(gòu)成的電流鏡電路示意圖；圖2為本發(fā)明差分電流采樣電路第一實(shí)施例的電路示意圖；圖2a為本發(fā)明差分電流采樣電路第二實(shí)施例的電路示意圖；圖3為本發(fā)明差分電流采樣電路第三實(shí)施例的電路示意圖；圖4為本發(fā)明差分電流采樣電路第四實(shí)施例的電路示意圖；圖5為本發(fā)明線性調(diào)壓器第一實(shí)施例的電路示意圖；圖6為本發(fā)明線性調(diào)壓器第一應(yīng)用實(shí)例的組成示意圖；圖7為本發(fā)明線性調(diào)壓器第二應(yīng)用實(shí)例的組成示意圖；圖8為本發(fā)明線性調(diào)壓器第二實(shí)施例的電路示意圖。
具體實(shí)施例方式以下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，借此對本發(fā)明如何應(yīng)用 技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。圖2為本發(fā)明差分電流采樣電路第一實(shí)施例的電路示意圖。如圖2所示，本實(shí)施 例包括功率輸出器件麗3 (N型MOS管)，還包括第一電流鏡電路210以及第二電流鏡電路 220，其中該第一電流鏡電路210的參考支路的輸出電流，流入到該功率輸出器件麗3及該 第二電流鏡電路220的第一輸出支路，該第一電流鏡電路210的第一輸出支路的輸出電流 作為該第二電流鏡電路220的參考支路的輸入電流；該第二電流鏡電路220還包括第二輸出支路，用于提供采樣電流。在其他實(shí)施例中，該第一電流鏡電路210還包括第二輸出支路(此時(shí)可以取消第 一電流鏡電路的第二輸出支路，也可以保留)，用于提供采樣電流或提供采樣電流的參考電 流。該第二電流鏡電路220的第二輸出支路，也可用于提供采樣電流的參考電流。如圖2所示，本實(shí)施例中的第一電流鏡電路210主要由兩個(gè)P型MOS管構(gòu)成，該兩 個(gè)P型MOS管分別為MPl和MP2。該MPl為第一電流鏡電路210的參考支路，MP2為該第一電流鏡電路210的第一 輸出支路。該第一電流鏡電路210中，MPl (P型MOS管)在漏極上提供一注入電流la。在 該第一電流鏡電路210中，MPl的柵極連接該MP2的柵極，MPl的源極與該MP2的源極，均接 入電源電壓VCC。MP2的漏極作為第一電流鏡電路210的第一輸出支路，用于接入該第二電 流鏡電路220中。該MPl與該MP2寬長比之比可調(diào)。通過調(diào)整該MPl與該MP2寬長比之比，既可以 通過由該MP2提供一小電流來獲得一較大的注入電流Ia，從而降低了對MPl的性能要求。如圖2所示，該第一電流鏡電路210的參考支路連接到該第二電流鏡電路220的第一 輸出支路，該第一電流鏡電路210的第一輸出支路連接到該第二電流鏡電路220的參考支路。如圖2所示，本第一實(shí)施例中的第二電流鏡 電路220主要由MOS管麗1、麗2以及 采樣輸出MOS管麗e9 —起構(gòu)成。
該麗1為該第二電流鏡電路220的第一輸出支路，其漏極連接該第一電流鏡電路 210的參考支路；MN2為該第二電流鏡電路220的參考支路，其漏極連接該第一電流鏡電路 210的第一輸出支路；采樣輸出MOS管麗e9為該第二電流鏡電路220的第二輸出支路，其 漏極提供該采樣電流Ιο。在該第二電流鏡電路220中，麗1的漏極連接該MPl的漏極，柵極連接麗2的柵極 和漏極，源極接地(GND)。該麗2的漏極連接第一電流鏡電路210中MP2的漏極，源極接地。 采樣輸出MOS管麗e9的柵極連接該麗2的漏極，源極接地，漏極輸出采樣電流Ιο。上述第二電流鏡電路220，實(shí)現(xiàn)了采樣電流Io對抽取電流Ib的復(fù)制。通過第一電流鏡電路210提供一注入電流Ia，同時(shí)又通過第二電流鏡電路220從 功率輸出器件麗3的漏極抽走一抽取電流Ib，由基爾霍夫電流定律(KCL)可知，功率輸出器 件麗3漏極上的輸出電流In3等于注入電流Ia與抽取電流Ib之差，根據(jù)注入電流Ia與抽 取電流Ib，可實(shí)現(xiàn)對功率輸出器件麗3的輸出電流In3(被采樣電流)的采樣。另外，通過設(shè)定注入電流Ia和抽取電流Ib的比例關(guān)系，使得通過直接復(fù)制注入電 流Ia或抽取電流Ib，即可得到與功率輸出器件麗3的電流成比例的采樣電流。該麗1與該麗2寬長比之比可調(diào)。通過調(diào)整該麗1與該麗2寬長比之比，既可以 通過由該麗2提供一小電流來獲得一較大的抽取電流Ib，從而降低了對麗1的性能要求。 采樣輸出MOS管麗e9主要用于提供采樣電流的輸出。在本第一實(shí)施例中，MPl與MP2的寬長比之比為M 1 (MP2漏極上的電流為Ia/ M)，MN2和麗1的寬長比之比為K 1 (麗2漏極上的電流為K*Ib)，則注入電流Ia = (M*K) Ib (MP2漏極及麗2漏極流經(jīng)相同的電流，因此Ia/M = K*Ib)。因功率輸出器件麗3的輸出 電流In3 = Ia-Ib = (MK-I) Ib，采樣輸出MOS管MNe9和MNl的寬長比為P，貝丨J Io = Ib*P，P =1時(shí)，Io = Ib = V(MK-I)0由于參數(shù)M和參數(shù)K都是器件比例，在集成電路制造中是 準(zhǔn)確度非常高的值，所以圖2所示的本實(shí)施例可以實(shí)現(xiàn)準(zhǔn)確的電流采樣。本實(shí)施例中，注入電流大于抽取電流，參數(shù)M和參數(shù)K滿足M*K> 1。需要說明的是，本發(fā)明技術(shù)方案中如未特別說明，則所有的MOS管的襯底與該MOS 管自身的源極相連。一個(gè)電流鏡的一個(gè)分支可由多個(gè)NMOS或P型場效應(yīng)(PMOS)管串接/并接構(gòu)成， 并不只限于一個(gè)NMOS管和PMOS管。在圖2所示的實(shí)施例中，第一電流鏡電路210和第二電流鏡電路220均是采用簡 單的基本結(jié)構(gòu)電流鏡，在其他實(shí)施例中，也可以采用共源共柵結(jié)構(gòu)電流鏡，dmcm(dy-namic matching current mirror)結(jié)構(gòu)電流鏡及其他各種結(jié)構(gòu)的電流鏡。另外，第一電流鏡電路210和/或第二電流鏡電路220的第二輸出支路，還可以串聯(lián)有一個(gè)或多個(gè)電流鏡電路，第一電流鏡電路210和/或第二電流鏡電路220的第二輸出 支路用于提供采樣電流的參考電流，在所串聯(lián)的最后一個(gè)電流鏡電路的輸出支路的接點(diǎn)提 供采樣電流。圖2a為本發(fā)明差分電流采樣電路第二實(shí)施例的電路示意圖。如圖2a所示， 圖2a所示實(shí)施例與圖2所示實(shí)施例相比，進(jìn)一步包括PMOS管MPf 1、MPf2和MPf 3、NMOS管 MNfl 禾口 MNf2，其中MPfl、MPf2以及MPf3的源極，均接入電源電壓VCC ；麗f2以及^fl的源極接地；
MPfl的漏極連接采樣輸出MOS管麗e9的漏極；MPf2的漏極連接^fl的漏極；MPf2的柵極連接MPfl的柵極，并連接MPfl的漏極；MPf3的柵極連接MPl的柵極，漏極連接MPf2的漏極；MNfl的柵極連接麗f2的柵極，并與自身的漏極連接；其中，MPf3為第一電流鏡電路210的第二輸出支路，MPfl與MPf2構(gòu)成第三電流 鏡，MPfl與MPf2構(gòu)成第四電流鏡。MPf3與MPl的寬長比之比為X，因此MPf3的漏極電流為x*Ia。在第二電流鏡電路220中，采樣輸出MOS管麗e9與麗1的寬長比之比為yl，因此 采樣輸出MOS管MNe9漏極上的電流為yl*Ib。在第三電流鏡中，MPfl為參考支路，MPf2為輸出支路；MPf2與MPf 1的寬長比之比 為y2。由于MPfl漏極上的電流即為采樣輸出MOS管麗e9漏極上的電流，因此MPf2漏極上 的電流為yl*y2*Ib。在第四電流鏡中，MNfl為參考支路，麗f2為輸出支路；MNf2與MNfl的寬 長比之比Z。由于MNfl漏極上的電流為MPf2漏極上的電流與MPf3漏極上的電流 之和即 yl*y2*Ib+x*Ia，因此 MNf2 漏極上的電流為 Io = z* (yl*y2*Ib+x*Ia)=
Z *χ*Ia+z*yl*y2*Ib。通過以上對圖2a所示實(shí)施例的分析可知，采樣電流Io與注入電流Ia和抽取電流 Ib為線性關(guān)系。通過調(diào)整前述的寬長比x、yl、y2以及ζ中的部分或全部，可以調(diào)整采樣電 流Io與注入電流Ia和抽取電流Ib的比例關(guān)系。特別需要說明的是，在本發(fā)明的實(shí)施例中，也可以僅對注入電流Ia或者抽取電流 Ib進(jìn)行復(fù)制，如同樣可以在麗f2漏極上獲得采樣電流Io。而且，也可以在如圖2a所示的 P型MOS管的漏極(如MPf3的漏極)獲得采樣電流。另外，在圖2a所示的實(shí)施例中，也可以通過其它數(shù)量的電流鏡對注入電流Ia和/ 或抽取電流Ib進(jìn)行復(fù)制來獲得采樣電流Ιο。在圖2a中，由MPfl和MPf2這兩個(gè)P型MOS管構(gòu)成的第三電流鏡，以及由^fl禾口 麗f2這兩個(gè)N型型MOS管構(gòu)成的第四電流鏡，是串聯(lián)在麗e9后的兩個(gè)電流鏡電路，由MPfl 和MPf2構(gòu)成的第三電流鏡是串聯(lián)在MPf3后的一個(gè)電流鏡電路，由麗e9和MPf3提供采樣 電流的參考電流，在串聯(lián)的最后一個(gè)電流鏡電路的輸出支路(MNf2)的接點(diǎn)提供采樣電流。圖3為本發(fā)明采樣電路第三實(shí)施例的電路示意圖，本實(shí)施例中的采樣電路還包括 電壓調(diào)節(jié)電路310。該電壓調(diào)節(jié)電路310連接到該第一電流鏡電路210的參考支路的接 點(diǎn)和第一輸出支路的接點(diǎn)，該第二電流鏡電路220的參考支路的接點(diǎn)和第一輸出支路的接 點(diǎn)，以及漏極分別作為該第一電流鏡電路210的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)的 一對PMOS管器件的柵級(在圖3所示的實(shí)施例中，該對PMOS管器件即為MPl和MP2)，用于 使該對PMOS管器件的漏極電位相等。如圖3所示，該電壓調(diào)節(jié)電路310主要包括由一偏置電阻電路(圖中以偏置電阻 Rl示出)及柵極互連的第一 PMOS器件MP3和第二 PMOS管器件MP4。該MP3的源極連接到該第一電流鏡電路210的參考支路，漏極連接到該偏置電阻 電路的第一端；
該MP4的源極連接到該第一電流鏡電路210的第一輸出支路，漏極連接到該第二 電流鏡電路220的參考支路；該偏置電阻電路的第一端還連接到漏極分別作為該第一電流鏡電路210的參考 支路的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件(即MPl和MP2)的柵級，該偏置電 阻電路的第二端連接到該MP3和MP4的柵極。該MP3和MP4通過調(diào)制使得MPl的漏極電位和MP2的漏極電位相等，這樣MPl和 MP2的電流會(huì)復(fù)制的更準(zhǔn)確，從而提高了第一電流鏡電路210的復(fù)制精度。圖3所示采樣電路第三實(shí)施例的電路，無需額外的偏置電流，所以當(dāng)功率輸出器 件麗3的電流為零時(shí)，此采樣電路的電流消耗也為零。在該第三實(shí)施例中，麗2和麗1寬長比相等，以及MP3和MP4的寬長比也相等，是 本發(fā)明圖3所示電路結(jié)構(gòu)的一種具體實(shí)現(xiàn)方案。在實(shí)際應(yīng)用中，麗2和麗1的寬長比，以及 MP3和MP4的寬長比，也可以選取其他比值。圖2以及圖2a所示的第一電流鏡電路210的參考支路連接到該功率輸出器件麗3 的漏極，僅是本發(fā)明采樣電路中的一種實(shí)現(xiàn)方式。圖3所示的采樣電路第三實(shí)施例中，MPl 的電流與功率輸出器件MN3的電流處于同一數(shù)量級，通常功率輸出器件MN3的電流很大，這 樣MPl也需設(shè)計(jì)很大的尺寸，而且采樣電路的功耗較大。為了改進(jìn)這一問題，在如圖4所示 的本發(fā)明差分采樣電路第四實(shí)施例中，采樣電路包含一限流電路，該限流電路與該第一電 流鏡電路210的參考支路和該功率輸出器件MN3相連接，該限流電路的電流與該功率輸出 器件麗3的電流成比例且小于該功率輸出器件麗3的電流。該第一電流鏡電路210的參考 支路的輸出電流分流到該限流電路及該第二電流鏡電路220的第一輸出支路。在圖4示出的實(shí)施例中，該限流電路包括一寬長比小于該功率輸出器件麗3的 NMOS管器件麗s，該NMOS管器件麗s與該功率輸出器件麗3以共柵極共源極的方式連接， 該NMOS管器件麗s的漏極連接到該第一電流鏡電路210的參考支路的接點(diǎn)，該功率輸出器 件麗3的漏極連接到電源電壓。
該NMOS管器件麗s的寬長比小于麗3的寬長比(或者說^s與麗3的寬長比之 比小于1)，通過該麗s來復(fù)制功率輸出器件麗3的電流，這樣使得MPl的電流能小于麗3的 電流，縮小整個(gè)采樣電路的整體尺寸，降低整個(gè)采樣電路的功耗。如圖4所示，麗s (N型MOS管)與功率輸出器件麗3構(gòu)成第五電流鏡，麗3的漏極 連接電源電壓VCC，麗S的漏極連接MPl的漏極(接入注入電流中抽走抽取電流之后的部 分)且與麗3共源共柵，即源極連接麗3的源極，柵極連接麗3的柵極即麗3的輸入控制端 MPG。與現(xiàn)有技術(shù)不同的是，圖4所示的采樣電路第四實(shí)施例中，麗s和功率輸出器件 MN3的源級 連接在一起，柵極也連接在一起，這樣保證了 MNs的柵源電壓與MN3的柵源電壓 總是相等。而麗s漏源電壓與麗3漏源電壓的差異所導(dǎo)致的電流差異遠(yuǎn)小于柵源電壓差異 導(dǎo)致的電流差異，下面詳細(xì)闡述這一結(jié)論。在圖4中，電壓調(diào)節(jié)電路可以取消，構(gòu)成本發(fā)明 的另一實(shí)施例。在其他實(shí)施例中，該麗s管也可以采用多于一個(gè)的MOS管搭建的MOS管電路進(jìn)行 替換。另外，如果功率輸出器件為PMOS管，則相應(yīng)地該NMOS管器件MNs應(yīng)該換為PMOS管 器件。
需要說明的是，圖2a所示的實(shí)施例，同樣可以進(jìn)一步包括如圖3所示的電壓調(diào)節(jié) 電路，和/或圖4所示的麗S。具體連接關(guān)系此處不再詳細(xì)贅述，請結(jié)合圖3以及圖4理解。在一般線性調(diào)壓器中，功率輸出器件麗3工作在飽和區(qū)，根據(jù)飽和區(qū)MOS管的電 流_電壓公式 其中 其中I，漏極電流；μ，遷移率；Cqx，單位柵氧電容； Wγ，寬長比；Ves，柵源電壓；Vt，閾值電壓；λ，溝長調(diào)制系數(shù)；Vds，漏源電壓。一般λ約為0. 1/V, (Vgs-Vt) 一般小于2V，則小于0. 1，所以漏源電
壓差異導(dǎo)致的電流差異遠(yuǎn)小于柵源電壓差異導(dǎo)致的電流差異。MNs和功率輸出器件ΜΝ3柵極連接在一起，源極也連接在一起，構(gòu)成電流鏡。如果 麗s和功率輸出器件麗3的寬長比之比為1 N，則其電流之比也等于1 N。如前分析，如 果ΜΡ2和MPl的寬長比之比為1 Μ，麗2和麗1的寬長比之比等于K 1，則麗1的漏極 電流ΙΝ2，麗s的漏極電流Ins，和麗3的漏極電流In3滿足下式
式(5)MPl的漏極電流Ipi為 根據(jù)MOS管的I/V關(guān)系，可得MPl的漏極電流Ipi和ΜΡ3的漏極電流Ip3分別為 其中μ P1和μ Ρ3分別為MPl和ΜΡ3的遷移率；
Coxpi和Crap3分別為MPl和MP3的單位柵氧電容；(W/L)P1和(W/L)P3分別為MPl和MP3的寬長比；Vgspi和Vgsp3分別為MPl和MP3的柵源電壓；Vtpi和Vtp3分別為MPl和MP3的閾值電壓；λ P1和λ Ρ3分別為MPl和ΜΡ3的溝長調(diào)制系數(shù)；Vdspi和Vdsp3分別為MPl和ΜΡ3的漏源電壓。而I Vgspi I = I Vdspi I +1 Vdsp3 I，并且 I Vgsp3 | = IP3. Rl+1 Vdsp3 |，由此可見減小(W/L)|P3或Rl都有助于增加Vdsp3，從而有助于減小Vdspi ；增加(W/L)|P1也有助于減小Vdspi ；減小Vdspi有助于麗s和功率輸出器件麗3的源漏電壓差更接近，這樣可以提高麗s 復(fù)制功率輸出器件麗3電流的精度。圖5為采用了本發(fā)明電流采樣電路第四實(shí)施例的線性調(diào)壓器第一實(shí)施例電路示 意圖。如圖5所示，該線性調(diào)壓器第一實(shí)施例主要包括功率輸出器件麗3、電流采樣電路 510、分壓電路520、過流保護(hù)電路530以及誤差放大器540，其中電流采樣電路510，與功率輸出器件麗3、過流保護(hù)電路530及誤差放大器540連 接，用于對功率輸出器件ΜΝ3進(jìn)行電流采樣，獲得采樣電流提供給誤差放大器540以及過流 保護(hù)電路530 ；分壓電路520，與該誤差放大器540及該功率輸出器件ΜΝ3相連，用于對功率輸出 器件麗3提供的輸出電壓VO進(jìn)行分壓，得到分壓信號(hào)SF發(fā)送給誤差放大器540 ；過流保護(hù)電路530，與該電流采樣電路510及誤差放大器540連接，用于根據(jù)電流 采樣電路510提供的采樣電流對功率輸出器件ΜΝ3進(jìn)行過流保護(hù)；誤差放大器540，與該電流采樣電路510、分壓電路520及過流保護(hù)電路530相連， 接收一參考電壓VR，用于根據(jù)該采樣電流為提供功率輸出器件ΜΝ3的輸入控制端MPG，通過 比較分壓信號(hào)SF與參考電壓VR來控制輸出功率器件麗3 ；具體地，根據(jù)參考電壓VR調(diào)整 分壓信號(hào)SF，將分壓信號(hào)SF調(diào)整至與參考電壓VR相等。把功率輸出器件麗3的電流以一定比例反饋到誤差放大器540中，有助于改善負(fù) 載響應(yīng)，減小負(fù)載電流的跳變導(dǎo)致的輸出電壓的跳變，且同時(shí)可以維持較小的空載靜態(tài)功 耗，原因在于當(dāng)負(fù)載電流較大時(shí)，一部分負(fù)載電流被復(fù)制疊加在恒流源Ii上，增加了誤差 放大器540的工作電流。誤差放大器540的工作電流越大，對其輸出節(jié)點(diǎn)MPG的充放電速 度越快，線性調(diào)壓器的響應(yīng)速度就越快。圖5示出的實(shí)施例中，誤差放大器540在另一電源VBAT (誤差放大器的電源)下 工作。但是該另一電源VBAT也可以與電源電壓VDD連接在一起，即誤差放大器540與電流 采樣電路510及功率輸出器件麗3等其他電路采用同一電源。圖6為本發(fā)明線性調(diào)壓器應(yīng)用實(shí)例的組成示意圖。下邊結(jié)合圖6所示應(yīng)用實(shí)例， 詳細(xì)說明上述線性調(diào)壓器第一實(shí)施例各組成部分之間的電耦合關(guān)系。結(jié)合圖5所示線性調(diào) 壓器第一實(shí)施例，圖6所示應(yīng)用實(shí)例中的分壓電路520，包括第一分壓電阻Rfl和第二分壓電阻Rf2，其中第一分壓電阻Rfl和第二分壓電阻Rf2串聯(lián)后，連接在麗3的源極和麗1的源極 之間(即輸出電壓VO與地之間)；分壓信號(hào)SF從第一分壓電阻Rfl和第二分壓電阻Rf2的連接點(diǎn)Jl引出。結(jié)合圖5所示線性調(diào)壓器第一實(shí)施例，圖6所示應(yīng)用實(shí)例中的過流保護(hù)電路530， 包括MPLl (P型MOS管)、MPL2 (P型MOS管)、麗Ll (N型MOS管)以及導(dǎo)通電阻RLl，其中MPLl的源極連接MP2的源極，柵極連接MP2的柵極，漏極連接MPL2的源極；MPL2的柵極連接MP4的柵極，漏極連接MNLl的柵極；MNLl的漏極連接功率輸出器件麗3的柵極，源極接地，柵極還經(jīng)導(dǎo)通電阻RLl接 地；漏極為前述的輸入控制端MPG。MPLl的電流為電流采樣電路510提供的采樣電流，與功率輸出器件麗3的電流成 正比。當(dāng)MPLl電流流經(jīng)導(dǎo)通電阻RL1，會(huì)在導(dǎo)通電阻RLl上形成一定電壓降，當(dāng)此電壓降超 過MNLl的閾值電壓時(shí)，MNLl導(dǎo)通，將輸入控制端MPG的節(jié)點(diǎn)電壓拉低，輸入控制端MPG控 制著功率輸出器件MN3的柵極，從而功率輸出器件MN3的柵極電壓降低，導(dǎo)致功率輸出器件 麗3的電流減小。這樣就實(shí)現(xiàn)了限制功率輸出器件MN3最大電流的功能。功率輸出器件麗3 為柵極控制器件，NMOS的柵極和源級電壓差增大，其電流增大，反之，NMOS的柵極和源級電 壓差減小，其電流減小。結(jié)合圖5所示線性調(diào)壓器第一實(shí)施例，圖6所示應(yīng)用實(shí)例中的誤差放大器540，包 括 MPel (P 型 MOS 管)、MPe2 (P 型 MOS 管)、MNe2 (N 型 MOS 管)、MNe3 (N 型 MOS 管)以及恒 流源II，其中MPel的源極連接VBAT，柵極連接漏極；MPe2的源極連接VBAT，柵極連接MPel的漏極；麗e2的漏極連接MPel的漏極，柵極連接VR，源極經(jīng)恒流源Il接地，襯底直接接 地；MNe3的漏極連接MPe2的漏極，柵極連接分壓電路520，接入分壓信號(hào)SF，源極連接 麗e2的源極，襯底連接麗e2的襯底。上述誤差放大器540，選用的是現(xiàn)有技術(shù)中常用的一種誤差放大器，本發(fā)明的電流 采樣電路510可以結(jié)合其他多種結(jié)構(gòu)的誤差放大器，組成本發(fā)明的線性調(diào)壓器。圖6所示的線性調(diào)壓器第一應(yīng)用實(shí)例，誤差放大器540通過MNel進(jìn)行電流采樣， 該麗el和恒流源Il并聯(lián)。過流保護(hù)電路530中的MPLl和MPL2也復(fù)制了電流采樣電路 510的采樣電流，此采樣電流流經(jīng)導(dǎo)通電阻RLl形成電壓降，當(dāng)復(fù)制的電流太大使得導(dǎo)通電 阻RLl上的電壓降超過MNLl的閾值電壓時(shí)，MNLl導(dǎo)通，將誤差放大器540中的輸入控制端 MPG節(jié)點(diǎn)電壓下拉，使得功率輸出器件麗3柵極電壓下降，功率輸出器件麗3的電流就會(huì)減 小。據(jù)此，就實(shí)現(xiàn)了過流保護(hù)功能。假設(shè)MPLl與MP2的寬長比之比為A，根據(jù)式(5)可得 MP2的電流Ip2滿足Ip2 = KIn2 =k/N(MK-1)In3 式(9)其中MPLl的電流Ipu滿足 其中
A為MPLl與MP2的寬長比之比；IP2*MP2的漏極電流。則過流保護(hù)發(fā)生時(shí)IpliRLI = Vtn式(11)其中RLl為導(dǎo)通電阻RLl的電阻值；Vtn為麗Ll的閾值電壓。由式(10)和式(11)可獲得 此IN3th即為功率輸出器件麗3的過流保護(hù)閾值。本發(fā)明除了可以通過麗el復(fù)制電流，還可以通過MPLl和MPL2復(fù)制電流。當(dāng)然，在 其他的實(shí)施例中，也可以通過NMOS電流鏡復(fù)制。如圖7所示的線性調(diào)壓器第二應(yīng)用實(shí)例， MPLl的柵極改為連接MPL5 (P型MOS管)的柵極；MPL5的源極接入電源電壓VDD，漏極連接 自身的柵極以及MPL6 (P型MOS管)的源極；MPL2的柵極改為連接MPL6的柵極；MPL6的漏 極連接MNL3的漏極；MNL3的柵極連接MP4的漏極。MNL3與MN2、MN1構(gòu)成電流鏡，MNL3復(fù)制抽取電流lb。MPL5和MNL3串聯(lián)，所以流 經(jīng)MPL5和MNL3的電流相等。MPLl與MPL5構(gòu)成電流鏡，所以MPLl的電流復(fù)制了 MPL5的電 流，間接地復(fù)制了抽取電流lb。MPLl與導(dǎo)通電阻RLl串聯(lián)，流經(jīng)MPLl與導(dǎo)通電阻RLl的電 流相等，所以導(dǎo)通電阻RLl的電流間接第復(fù)制了抽取電流lb。當(dāng)導(dǎo)通電阻RLl的電流達(dá)到 MNLl的閾值電壓Vtn時(shí)，MNLl導(dǎo)通并下拉功率輸出器件MN3的柵極電壓，從而實(shí)現(xiàn)限制功率 輸出器件麗3電流的作用。前述電流鏡的復(fù)制比例可以根據(jù)設(shè)計(jì)需要而定。MPL2和MPL6 構(gòu)成級聯(lián)電流鏡電路，使MPLl和MPL5構(gòu)成的電流鏡復(fù)制比例更準(zhǔn)確。MPLl和MPL2復(fù)制采樣電流，是因?yàn)镸NL3與麗1、麗2的柵極、源級電壓都相等，所 以MNL3和麗1、麗2構(gòu)成電流鏡，形成復(fù)制關(guān)系；MPLl和MPL2的柵極、源級電壓都相等，所 以也構(gòu)成電流鏡，其電流比例等于兩器件的寬長比之比，形成復(fù)制關(guān)系。圖7所示線性調(diào)壓器第二應(yīng)用實(shí)例的其余部分，請參考圖6所示第一應(yīng)用實(shí)例進(jìn) 行理解，此處不再贅述。需要說明的是，本發(fā)明線性調(diào)壓器中的電流采樣電路，也可以選用如圖2、圖2a或 者圖3所示的電流采樣電路實(shí)施例。圖8為采用圖2所示電流采樣電路實(shí)施例所實(shí)現(xiàn)的線 性調(diào)壓器第二實(shí)施例，請結(jié)合圖2所示電流采樣電路實(shí)施例以及圖5所示線性調(diào)壓器第一 實(shí)施例進(jìn)行理解，此處不再贅述。本發(fā)明的電流采樣電路在負(fù)載電流為零時(shí)消耗電流接近于零，克服了現(xiàn)有技術(shù)中 較大的待機(jī)電流，提高了電池供電系統(tǒng)的工作效率。另外，現(xiàn)有技術(shù)中的差分電流采樣電路 會(huì)導(dǎo)致電流采樣結(jié)果不準(zhǔn)確，與實(shí)際功率器件的電流比例在不同芯片間存在較大差異，本 發(fā)明減小了電流采樣誤差。電流采樣結(jié)果通常會(huì)被用于做過流保護(hù)，電流采樣誤差過大會(huì)導(dǎo)致過流保護(hù)保護(hù)閾值不準(zhǔn)確，本發(fā)明的技術(shù)方案通過減小電流采樣誤差，可以提高過流保護(hù)閾值的精度。 雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采 用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本 發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化， 但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
一種差分電流采樣電路，用于對功率輸出器件進(jìn)行電流采樣，其特征在于，該差分電流采樣電路包括第一電流鏡電路和第二電流鏡電路，其中該第一電流鏡電路的參考支路的輸出電流分流到該第二電流鏡電路的第一輸出支路和該功率輸出器件；該第一電流鏡電路的第一輸出支路的輸出電流作為該第二電流鏡電路的參考支路的輸入電流；該第一電流鏡電路和/或該第二電流鏡電路還包括第二輸出支路，用于提供采樣電流或提供采樣電流的參考電流。
2.根據(jù)權(quán)利要求1所述的差分電流采樣電路，其特征在于該第一電流鏡電路為PMOS管構(gòu)成的電流鏡電路，該第二電流鏡電路為NMOS管構(gòu)成的 電流鏡電路，該功率輸出器件為NMOS管且漏極連接到該第一電流鏡電路的參考支路的接點(diǎn)ο
3.根據(jù)權(quán)利要求2所述的差分電流采樣電路，其特征在于該第一電流鏡電路的參考支路連接到該第二電流鏡電路的第一輸出支路，該第一電流 鏡電路的第一輸出支路連接到該第二電流鏡電路的參考支路。
4.根據(jù)權(quán)利要求2所述的差分電流采樣電路，其特征在于還包括一電壓調(diào)節(jié)電路，連接到該第一電流鏡電路的參考支路的接點(diǎn)和第一輸出支路 的接點(diǎn)，該第二電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)，以及漏極分別作為 該第一電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件的柵級， 用于使該對PMOS管器件的漏極電位相等。
5.根據(jù)權(quán)利要求4所述的差分電流采樣電路，其特征在于該電壓調(diào)節(jié)電路包括一偏置電阻電路及柵極互連的第一 PMOS器件和第二 PMOS管器件；該第一 PMOS器件的源極連接到該第一電流鏡電路的參考支路，漏極連接到該偏置電 阻電路的第一端；該第二 PMOS管器件的源極連接到該第一電流鏡電路的第一輸出支路，漏極連接到該 第二電流鏡電路的參考支路；該偏置電阻電路的第一端還連接到漏極分別作為該第一電流鏡電路的參考支路的接 點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件的柵級，該偏置電阻電路的第二端連接到該 第一 PMOS器件和第二 PMOS管器件的柵極。
6.根據(jù)權(quán)利要求1至5中任一權(quán)利要求所述的差分電流采樣電路，其特征在于所述第二輸出支路還串聯(lián)有一個(gè)或多個(gè)電流鏡電路，所述第二輸出支路用于提供采樣 電流的參考電流，在所述串聯(lián)的最后一個(gè)電流鏡電路的輸出支路的接點(diǎn)提供采樣電流。
7.一種差分電流采樣電路，用于對功率輸出器件進(jìn)行電流采樣，其特征在于，該差分電 流采樣電路包括第一電流鏡電路、第二電流鏡電路和一限流電路，其中該第一電流鏡電路的參考支路的輸出電流分流到該限流電路及該第二電流鏡電路的 第一輸出支路，該第一電流鏡電路的第一輸出支路的輸出電流作為該第二電流鏡電路的參 考支路的輸入電流；該限流電路與該第一電流鏡電路的參考支路和該功率輸出器件相連接，該限流電路的 電流與該功率輸出器件的電流成比例且小于該功率輸出器件的電流；該第一電流鏡電路和/或該第二電流鏡電路還包括第二輸出支路，用于提供采樣電流 或提供采樣電流的參考電流。
8.根據(jù)權(quán)利要求7所述的差分電流采樣電路，其特征在于該第一電流鏡電路為PMOS管構(gòu)成的電流鏡電路，該第二電流鏡電路為NMOS管構(gòu)成的 電流鏡電路，該功率輸出器件為NMOS管；該限流電路包括一寬長比小于該功率輸出器件的NMOS管器件，該NMOS管器件與該功 率輸出器件以共柵極共源極的方式連接，該NMOS管器件的漏極連接到該第一電流鏡電路 的參考支路的接點(diǎn)，該功率輸出器件的漏極連接到電源電壓。
9.根據(jù)權(quán)利要求8所述的差分電流采樣電路，其特征在于該第一電流鏡電路的參考支路連接到該第二電流鏡電路的第一輸出支路，該第一電流 鏡電路的第一輸出支路連接到該第二電流鏡電路的參考支路。
10.根據(jù)權(quán)利要求8所述的差分電流采樣電路，其特征在于還包括一電壓調(diào)節(jié)電路，連接到該第一電流鏡電路的參考支路的接點(diǎn)和第一輸出支路 的接點(diǎn)，該第二電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)，以及漏極分別作為 該第一電流鏡電路的參考支路的接點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件的柵級， 用于使該對PMOS管器件的漏極電位相等。
11.根據(jù)權(quán)利要求10所述的差分電流采樣電路，其特征在于該電壓調(diào)節(jié)電路包括一偏置電阻電路及柵極互連的第一 PMOS器件和第二 PMOS管器件；該第一 PMOS器件的源極連接到該第一電流鏡電路的參考支路，漏極連接到該偏置電 阻電路的第一端；該第二 PMOS管器件的源極連接到該第一電流鏡電路的第一輸出支路，漏極連接到該 第二電流鏡電路的參考支路；該偏置電阻電路的第一端還連接到漏極分別作為該第一電流鏡電路的參考支路的接 點(diǎn)和第一輸出支路的接點(diǎn)的一對PMOS管器件的柵級，該偏置電阻電路的第二端連接到該 第一 PMOS器件和第二 PMOS管器件的柵極。
12.根據(jù)權(quán)利要求7至11中任一權(quán)利要求所述的差分電流采樣電路，其特征在于所述第二輸出支路還串聯(lián)有一個(gè)或多個(gè)電流鏡電路，所述第二輸出支路用于提供采樣 電流的參考電流，在所述串聯(lián)的最后一個(gè)電流鏡電路的輸出支路的接點(diǎn)提供采樣電流。
13.—種線性調(diào)壓器，包括功率輸出器件、過流保護(hù)電路以及誤差放大器，其特征在于， 還包括如權(quán)利要求1至12中任一權(quán)利要求所述的差分電流采樣電路，其中所述電流采樣電路，連接所述功率輸出器件、過流保護(hù)電路以及誤差放大器，用于對所 述功率輸出器件進(jìn)行電流采樣，獲得采樣電流提供給所述誤差放大器及過流保護(hù)電路。
全文摘要
本發(fā)明公開了一種差分電流采樣電路及線性調(diào)壓器，克服現(xiàn)有技術(shù)中電流采樣誤差較大的缺陷，涉及功率輸出器件的電流采樣技術(shù)。其中該差分電流采樣電路包括第一電流鏡電路和第二電流鏡電路，該第一電流鏡電路的參考支路的輸出電流分流到該第二電流鏡電路的第一輸出支路和該功率輸出器件；該第一電流鏡電路的第一輸出支路的輸出電流作為該第二電流鏡電路的參考支路的輸入電流；該第一電流鏡電路和/或該第二電流鏡電路還包括第二輸出支路，用于提供采樣電流或提供采樣電流的參考電流。與現(xiàn)有技術(shù)相比，本發(fā)明采樣電路的一個(gè)實(shí)施例具有采樣精確度高的優(yōu)點(diǎn)，適用于以NMOS管作為功率輸出器件的線性調(diào)壓器中。
文檔編號(hào)G01R19/00GK101840241SQ20101013765
公開日2010年9月22日 申請日期2010年3月30日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者楊曉東, 王釗 申請人:北京中星微電子有限公司