專利名稱：一種開發(fā)試驗電路裝置的制作方法
技術領域：
本實用新型涉及一種開發(fā)試驗電路裝置，尤其是一種利用復雜可編程邏輯
器件(CPLD)進行電路的設計與方案驗證的開發(fā)試驗電路裝置。
背景技術：
目前，CPLD (復雜可編程邏輯器件)、FPGA (現(xiàn)場可編程門陣列)技術的出現(xiàn)，大大的縮短了項目的開發(fā)周期。在傳統(tǒng)的電路設計過程中，工程師首先根據客戶的功能和工藝要求利用EDA (電子設計自動化)軟件設計出分立的數(shù)字電子電路原理圖，再根據電路原理圖設計PCB，通過組裝與焊接后對電路的性能和功能進行調試與測試，當電路的性能和功能不能達到要求時，必須返回設計的第一步對電路的原理圖進行修改，再重復后續(xù)的步驟直到完成要求。這種設計過程和方法很明顯會浪費工程師很多的時間，設計的研發(fā)成本也相應的提高了很多。而CPLD技術的出現(xiàn)解決了這一問題，工程師通過CPLD輔助設計軟件設計出電路原理圖或者采用硬件描述語言設計出電路，再生成熔絲圖文件將設計出的電路通過CPLD器件實現(xiàn)，當電路不能滿足要求時只需對電路原理圖進行修改，再重新將熔絲圖文件下載到CPLD器件中即可。因此CPLD技術的出現(xiàn)大大地的縮短工程師的設計周期，也相應的減少了研發(fā)成本。但是，在設計過程中如果CPLD器件的外圍接口電路出現(xiàn)誤差時，不得不對外圍電路進行修改，這樣也會延長研發(fā)周期、提高研發(fā)成本。因此，如何在保證CPLD和外圍電路成功可靠設計的前提之下，使得電路的設計快速和便捷化，大大提高電路設計的可靠性，縮短研發(fā)周期，降低研發(fā)成本成為一個必須解決的問題。
實用新型內容
本實用新型所要解決的技術問題是提供一種利用復雜可編程邏輯器件
(CPLD)進行電路的設計與方案驗證的開發(fā)試驗電路裝置。通過實施本實用新型，能夠解決現(xiàn)有技術存在CPLD及其外圍電路不能一次性可靠設計，必須反復地對CPLD及其外圍電路進行驗證和重新設計從而導致研發(fā)周期延長、研發(fā)成本提高的技術問題。
按照本實用新型，上述技術方案是通過如下所述的技術特征來實現(xiàn)的-
一種開發(fā)試驗電路裝置，包括核心板和主板兩個電路板組成，其中核心板包括CPLD器件，主板包括核心板接插件電路，主板通過接插件連接核心板接插件電路從而與核心板相連。兩個電路板之間通過接插件相連，能方便的拔插，為用戶的開發(fā)提供更多的接口選擇。
作為本實用新型進一步的實施方式，在前述實施方式的基礎之上，開發(fā)試驗電路裝置主板電路設置一個單片機電路，所述單片機電路對主板上的電路進行控制。該單片機能對板上的大部分資源實現(xiàn)控制，也是一款功能強大的單片機開發(fā)板，在很大程度上提高了開發(fā)板的實用價值。
作為本實用新型進一步的實施方式，在前述實施方式的基礎之上，核心板
包括電源供電電路、時鐘電路、復位電路、JTAG下載接口和主板接插件電路，電源供電電路、時鐘電路、復位電路、JTAG下載接口均與CPLD器件相連，CPLD通過主板接插件電路與主板相連。
作為本實用新型進一步的實施方式，在前述實施方式的基礎之上，主板包括電源電路、接口模塊、輸入輸出模塊，電源電路輸出3.3V的直流電壓為主板和核心板提供穩(wěn)定的直流電壓，接口模塊、輸入輸出模塊與單片機電路相連或通過核心板接插件電路與核心板相連。
作為本實用新型進一步的實施方式，在前述實施方式的基礎之上，接口模塊包括外部擴展接口電路、RS232串行接口電路、SPI和fC總線接口電路，外部擴展接口電路與核心板接插件電路相連，RS232串行接口電路、SPI和lt總線接口電路與單片機電路、核心板接插件電路相連。
作為本實用新型進一步的實施方式，在前述實施方式的基礎之上，輸入輸出模塊包括VGA接口電路、PS2鍵盤接口電路、矩陣式鍵盤接口電路、數(shù)碼管接口電路、LCD液晶接口電路、LED二極管接口電路、8位撥碼開關電路、用戶自定義晶振和自由式按鍵電路、蜂鳴器電路，均與單片機電路相連或通過核心板接插件電路與核心板相連。
通過實施本實用新型所述的開發(fā)試驗電路裝置，在保證CPLD和外圍電路成功可靠設計的前提之下，對CPLD及其外圍電路進行驗證和設計的過程大為縮短，方式也更為簡單靈活，使得電路的設計快速化和便捷化，大大提高電路設計的可靠性，縮短了研發(fā)周期，降低了研發(fā)成本。
圖1是本實用新型開發(fā)試驗電路裝置的原理框圖，
圖2是本實用新型開發(fā)試驗電路裝置的結構框圖，
圖3是本實用新型開發(fā)試驗電路裝置主板的電路原理圖，
圖4是本實用新型開發(fā)試驗電路裝置核心板的電路原理圖，
其中l(wèi)一核心板，2—主板，ll一CPLD， 12—主板接插件電路，13—電源供電電路，14一時鐘電路，15—復位電路，16—JTAG下載接口， 21 —核心板接插件電路，22 —單片機電路，23—接口模塊，231 —外部擴展接口電路，232 —RS232串行接口電路，233—SPI和fC總線接口電路，24—輸入輸出模塊，241一VGA接口電路，242—PS2鍵盤接口電路，243—矩陣式鍵盤接口電路，244—數(shù)碼管接口電路，245—LCD液晶接口電路，246—LED二極管接口電路，247—8位撥碼開關電路，248—用戶自定義晶振和自由式按鍵電路，249 —蜂鳴器電路，25—電源電路。
具體實施方式
以下結合附圖和具體實施方式
對本實用新型做進一步的說明。作為本實用新型的一種典型實施方式，如圖3和圖4所示，圖4的核心板1電路中包括主板接插件電路12， CPLD 11的芯片型號為EPM1270T144C;由40兆赫茲晶體振蕩器構成的時鐘電路14連接在CPLD主芯片的第127腳上；由STC811復位芯片和按鍵構成的復位電路15連接在CPLD主芯片的第110腳上；由電源接口、電源跳線開關、LM117-3.3電源芯片、濾波電容、退耦電容、限流電阻、發(fā)光二極管構成的電源供電電路13，該部分電路將輸入的5V電源轉換為3. 3V的電壓為核心板提供電源；由2排的IO針接插件與CPLD主芯片的JTAG連接引腳相連構成JTAG下載接口16;由四個30針的接插件組成的主板接插件電路12與CPLD主芯片的各個引腳相連用來與圖3中的主板相連。另外電路中還有12個0. luF的電容接在主芯
片的電源引腳上，用來退耦。
圖3的主板電路中，包括單片機電路22(芯片型號為STC89LE51)、電源電路25、接口模塊23、輸入輸出模塊24，接口模塊23包括外部擴展接口電路231、RS232串行接口電路232、 SPI和lt總線接口電路233;輸入輸出模塊24包括VGA接口電路241、 PS2鍵盤接口電路242、矩陣式鍵盤接口電路243、數(shù)碼管接口電路244、LCD液晶接口電路245(1602字符液晶、12864圖形液晶)、LED二極管接口電路246、8位撥碼開關電路247、用戶自定義晶振和自由式按鍵電路248、蜂鳴器電路249。在圖3中的核心板接插件電路21由4個30針雙排接插件組成，主要完成與圖4中核心板的連接。
單片機電路22由STC系列的單片機STC89LE51、 11.0592M晶振、校正電容CU1和CU2、 RU2和CU3以及按鍵構成的復位電路、上拉電阻RU1、退耦電容CU4、接插件J3構成。該電路的功能是為用戶提供單片機接口電路的設計，該單片機電路與主板上的矩陣式鍵盤、數(shù)碼管顯示器、LCD顯示器、SPI和I2C接口相連。該單片機能對板上的大部分資源實現(xiàn)控制，也是一款功能強大的單片機開發(fā)板，在很大程度上提高了開發(fā)板的實用價值。
外部擴展接口電路231由2個26針雙排的接插件組成，該電路主要是從CPLD器件上預留出部分空閑和關鍵的引腳，供用戶自定義功能使用。
RS232串行接口電路232由2個10針雙排的接插件和MAX232串行轉換芯片組成，該電路的功能主要是實現(xiàn)CPLD與電腦RS232串行口的通信，以及與其他器件的基于RS232的串行通信。
SPI和fC總線接口電路233， SPI總線接口器件93C46的電源VCC弓|腳上接有電容CC1，該電容的作用是電源退耦，RC1和RC2串聯(lián)接在電源和地之間，RC1和RC2的連接點接在93C46的第6腳，第5腳接地，第7腳懸空。93C46的第1腳與J2的第7腳相連、93C46的第2腳與J2的第5腳相連、93C46的第3腳與J2的第3腳相連、93C46的第4腳與J2的第1腳相連。fC接口器件24C02的電源VDD引腳上接有電容CI1，該電容的作用是電源退耦，24C02的第l、 2、 3地址控制端與地相連，24C02的第4、7腳接地，24C02的第5、 6腳通過上拉電阻RI1、 RI2與電源相連同時這2個引腳與J2的第9、ll腳相連。J2的功能是控審fjSPI和fC總線接口器件與單片機(STC89LE51〕的連接。
VGA接口電路241由 一個15針的VGA接口器件和3個限流電阻組成，該電路的功能主要是實現(xiàn)CPLD與顯示器VGA接口的通信。
PS2鍵盤接口電路242由一個PS2接口器件和6個電阻組成，該電路的功能是實現(xiàn)CPLD與電腦PS2接口的鍵盤通信。
矩陣式鍵盤接口電路243由16個按鍵和4個上拉電阻組成，該電路的功能主要是通過對行列式矩陣鍵盤的掃描的方法獲取鍵值，從而進行控制或者是數(shù)值的輸入。
數(shù)碼管接口電路244由2個四位一體的七段式LED數(shù)碼管、8個PNP型的8550三極管、18個限流偏置電阻和跳線組成，該電路的功能主要是實現(xiàn)數(shù)碼管動態(tài)掃描的方式輸出數(shù)字或字母信息。
LCD液晶接口電路245由16針接插件和3個電阻構成的1602字符液晶接口， 20針接插件和18個電阻構成的12864圖形液晶接口共同組成，該電路主要是實現(xiàn)CPLD與1602字符液晶模塊和12864圖形液晶模塊之間的通信。
LED二極管接口電路246由12個發(fā)光二極管、12個限流電阻、跳線器組成，該電路是實現(xiàn)流水燈效果或者狀態(tài)指示的功能。
8位撥碼開關電路247由1個8位的撥碼開關、8個上拉電阻、跳線器組成，該電路主要是實現(xiàn)二進制數(shù)據的輸入功能。
用戶自定義晶振和自由式按鍵電路248由8腳的插座和1個電阻構成自定義晶振與CPLD的GCLK1相連，由2個按鍵和2個上拉電阻構成的自由式按鍵為用戶提供按鍵控制功能。
蜂鳴器電路249由無源蜂鳴器LS1、 PNP型三極管QB1、電阻RB1和RB2構成。三極管QB1的基極與CPLD和J2的第13腳分別相連。該電路的功能是由CPLD或者單片機控制輸出音樂或者聲響信號。
電源電路25由電源接口PC0N1、電源開關SP1、 3.3V三端穩(wěn)壓器、電源濾波電容CP1和CP3、去干擾電容CP2和CP4、電阻RJ1和發(fā)光二極管LDJ1構成的電源指示電路構成。該電路的功能是輸出3. 3V的直流電壓為主板和核心板提供穩(wěn)定的直流電壓。
雖然結合附圖描述了本實用新型的實施方式，但是本領域的普通技術人員可以在所附權利要求的范圍內作出各種變形或修改。
權利要求1.一種開發(fā)試驗電路裝置，其特征在于，包括核心板(1)和主板(2)兩個電路板組成，其中核心板(1)包括CPLD(11)，主板(2)包括核心板接插件電路(21)，主板(2)通過接插件連接核心板接插件電路(21)從而與核心板(1)相連。
2. 根據權利要求l所述的一種開發(fā)試驗電路裝置，其特征在于，所述開發(fā) 試驗電路裝置包括一個單片機電路(22)，所述單片機電路對主板(2)上的電 路進行控制。
3. 根據權利要求1或2所述的一種開發(fā)試驗電路裝置，其特征在于，所述 核心板(1)包括電源供電電路(13)、時鐘電路(14)、復位電路(15)、 JTAG 下載接口 (16)和主板接插件電路(12)，電源供電電路(13)、時鐘電路(14)、 復位電路(15)、 JTAG下載接口 (16)均與CPLD (11)相連，CPLD通過主板接 插件電路(12)與主板(2)相連。
4. 根據權利要求3所述的一種開發(fā)試驗電路裝置，其特征在于，所述主板(2) 包括電源電路(25)、接口模塊(23)、輸入輸出模塊(24)，所述電源電 路(25)輸出3.3V的直流電壓為主板(2)和核心板(1)提供穩(wěn)定的直流電壓， 所述接口模塊(23)、輸入輸出模塊(24)與單片機電路(22)相連或通過核心 板接插件電路(21)與核心板(1)相連。
5. 根據權利要求4所述的一種開發(fā)試驗電路裝置，其特征在于，所述接口 模塊(23)包括外部擴展接口電路(231)、 RS232串行接口電路(232)、 SPI和 fC總線接口電路(233)，外部擴展接口電路(231)與核心板接插件電路(21) 相連，RS232串行接口電路(232)、 SPI和I2C總線接口電路(233)與單片機電路(22)、核心板接插件電路(21)相連。
6.根據權利要求5所述的一種開發(fā)試驗電路裝置，其特征在于，所述輸入 輸出模塊(24)包括VGA接口電路(241)、 PS2鍵盤接口電路(242)、矩陣式鍵 盤接口電路(243)、數(shù)碼管接口電路(244)、 LCD液晶接口電路(245)、 LED 二 極管接口電路(246)、 8位撥碼開關電路(247)、用戶自定義晶振和自由式按鍵 電路(248)、蜂鳴器電路(249)，均與單片機電路(22)相連或通過核心板接 插件電路(21)與核心板(1)相連。
專利摘要一種開發(fā)試驗電路裝置，尤其是一種利用復雜可編程邏輯器件(CPLD)進行電路的設計與方案驗證的開發(fā)試驗電路裝置。開發(fā)試驗電路裝置包括核心板和主板兩個電路板組成，其中核心板包括CPLD器件，主板包括核心板接插件電路，主板通過接插件連接核心板接插件電路從而與核心板相連。通過實施本實用新型所述的開發(fā)試驗電路裝置，在保證CPLD和外圍電路成功可靠設計的前提之下，使得電路的設計快速化和便捷化，大大提高電路設計的可靠性，縮短了研發(fā)周期，降低了研發(fā)成本。
文檔編號G01R31/00GK201397369SQ200920064409
公開日2010年2月3日 申請日期2009年5月14日 優(yōu)先權日2009年5月14日
發(fā)明者劉任慶, 望 舒 申請人:劉任慶;舒 望