專利名稱：Gps中頻信號(hào)采樣器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種GPS中頻信號(hào)采樣器，屬于GPS數(shù)據(jù)釆集領(lǐng)域。
背景技術(shù)：
國(guó)際上關(guān)于GPS軟件接收機(jī)的研究己經(jīng)開展了十幾年的時(shí)間，但我國(guó)在此方面的研究才 剛剛起步，技術(shù)上與先進(jìn)國(guó)家存在較大差距。然而在軍事領(lǐng)域，美國(guó)及其盟軍在導(dǎo)彈、航空 飛行器方面正逐步用GPS為主的導(dǎo)航制導(dǎo)技術(shù)取代常規(guī)的純慣性、地形匹配和數(shù)字影像匹配 等方法，在海灣戰(zhàn)爭(zhēng)、伊拉克戰(zhàn)爭(zhēng)中發(fā)揮了巨大的威力，但這些高動(dòng)態(tài)、高靈敏度的GPS接 收機(jī)外方對(duì)我國(guó)實(shí)行了嚴(yán)格的禁運(yùn)政策。因此，必須研制具有自主知識(shí)產(chǎn)權(quán)的高性能GPS接 收機(jī)。
在傳統(tǒng)的GPS接收機(jī)中，信號(hào)捕獲的算法全部在ASIC芯片內(nèi)部實(shí)現(xiàn)，用戶很難改變相應(yīng) 的參數(shù)或更換新的算法，而軟件接收機(jī)設(shè)計(jì)方法將專用ASIC芯片實(shí)現(xiàn)的信號(hào)處理功能改為通 用芯片依靠軟件實(shí)現(xiàn)，這為接收機(jī)數(shù)字信號(hào)處理算法的實(shí)現(xiàn)帶來(lái)了極大的靈活性，是未來(lái)接 收機(jī)設(shè)計(jì)技術(shù)的發(fā)展方向。通過(guò)軟件進(jìn)行信號(hào)處理的方法能夠避免硬件接收機(jī)中與溫度或時(shí) 間相關(guān)的部件造成的非線性問(wèn)題，并能大幅度的降低產(chǎn)品前期開發(fā)成本，并能同時(shí)兼容包括 GPS、北斗導(dǎo)航系統(tǒng)、俄羅斯GLONASS導(dǎo)航系統(tǒng)和歐洲的伽利略導(dǎo)航系統(tǒng)等。
嵌入式GPS軟件接收機(jī)將傳統(tǒng)接收機(jī)中靠專用芯片實(shí)現(xiàn)的信號(hào)處理功能改用軟件來(lái)實(shí)
現(xiàn)，使得只要通過(guò)更換一套軟件就可以接收到新的衛(wèi)星信號(hào)或?qū)崿F(xiàn)接收機(jī)的性能升級(jí)。軟件 接收機(jī)數(shù)字信號(hào)處理的特點(diǎn)使得其在微弱信號(hào)處理和多信號(hào)兼容等方面具有極大的優(yōu)勢(shì)。GPS
中頻信號(hào)采樣器是開發(fā)軟件接收機(jī)必備的儀器。目前世界上一些國(guó)家的科研機(jī)構(gòu)已經(jīng)開發(fā)出 了適合于軟件接收機(jī)開發(fā)的中頻信號(hào)采樣器，但是這些產(chǎn)品都價(jià)格昂貴且內(nèi)部結(jié)構(gòu)不公開， 使得開發(fā)自主知識(shí)產(chǎn)權(quán)的軟件接收機(jī)受到很大的限制。
發(fā)明內(nèi)容
本實(shí)用新型為了解決開發(fā)軟件接收機(jī)必需的GPS數(shù)據(jù)問(wèn)題，打破世界上一些先進(jìn)國(guó)家在 GPS軟件接收機(jī)的壟斷地位而提出一種GPS中頻信號(hào)采樣器。
本實(shí)用新型的GPS中頻信號(hào)采樣器，其結(jié)構(gòu)包括射頻前端模塊、FPGA模塊、USB接口 芯片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，F(xiàn)PGA模塊輸出端連 接USB接口芯片輸入端，USB接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA 模塊、USB接口芯片和USB接口供電。
本實(shí)用新型能廣泛應(yīng)用于嵌入式軟件接收機(jī)的研究和開發(fā)，為研發(fā)具有自主知識(shí)產(chǎn)權(quán)的 軟件接收機(jī)提供GPS數(shù)據(jù)，能大幅度降低產(chǎn)品前期開發(fā)成本，并能同時(shí)兼容包括GPS、北斗 導(dǎo)航系統(tǒng)、俄羅斯GLONASS導(dǎo)航系統(tǒng)和歐洲的伽利略導(dǎo)航系統(tǒng)等，總體來(lái)說(shuō)具有如下特點(diǎn)1、 體積小，重量輕體積約為20*15*5. 5立方厘米，重約500克；2、價(jià)格低本實(shí)用新型的定 位裝置約為10000—20000元，遠(yuǎn)低于現(xiàn)有的各種定位裝置價(jià)格；3、使用方便使用人員在 地物上站立幾秒即可完成對(duì)該點(diǎn)的GPS數(shù)據(jù)采集。


圖1是本實(shí)用新型的硬件結(jié)構(gòu)示意圖。
圖2是本實(shí)用新型中射頻前端模塊與FPGA模塊的接口示意圖。 圖3是本實(shí)用新型中FPGA模塊的接口信號(hào)控制時(shí)序圖。圖4是本實(shí)用新型中USB接口芯片與FPGA模塊的接口示意圖。
具體實(shí)施方式

如圖1所示，本實(shí)用新型基于射頻前端、FPGA和USB的GPS中頻數(shù)據(jù)采集技術(shù)的GPS中 頻信號(hào)采樣器，其結(jié)構(gòu)包括射頻前端模塊、FPGA模塊、USB接口芯片、USB接口及電源模 塊，其中射頻前端模塊與FPGA模塊雙向相連，F(xiàn)PGA模塊輸出端連接USB接口芯片輸入端， USB接口芯片連接USB接口 ，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口芯片和USB 接口供電；所述FPGA模塊包括串并轉(zhuǎn)換模塊、控制模塊和數(shù)據(jù)緩沖模塊，其中串并轉(zhuǎn)換模 塊與射頻前端模塊雙向相連，串并轉(zhuǎn)換模塊輸出端連接數(shù)據(jù)緩沖模塊輸入端，控制模塊和數(shù) 據(jù)緩沖模塊的輸出端均連接USB接口芯片的輸入端。本實(shí)用新型的工作流程為射頻前端模 塊接收衛(wèi)星信號(hào)并對(duì)信號(hào)進(jìn)行放大、濾波、下變頻和模數(shù)轉(zhuǎn)換后輸出數(shù)字信號(hào)到FPGA模塊， FPGA將信號(hào)由2位串行轉(zhuǎn)換成16位的并行數(shù)據(jù)并送入緩沖，同時(shí)控制USB接口芯片工作， 將該并行數(shù)據(jù)傳送到USB接口芯片的端點(diǎn)FIFO中，PC機(jī)的上位機(jī)程序完成對(duì)端點(diǎn)FIFO中數(shù) 據(jù)的接收和存儲(chǔ)。
本實(shí)用新型中射頻前端模塊采用GP2015芯片，包括7路信號(hào)引腳，分別為PRESET、 LD、 SIGN、 MAG、 OPCLK-、 OPCLK+和CLK; FPGA模塊采用Altera公司Cyclone系列的FPGA芯片 EP3C25和EP1C6T，實(shí)現(xiàn)與射頻前端模塊和USB之間的高速數(shù)據(jù)傳輸，其中EP3C25作為串 并轉(zhuǎn)換芯片，EP1C6T為從屬芯片，主要負(fù)責(zé)接口的擴(kuò)展和數(shù)據(jù)的緩存，EP3C25和EP1C6T采 用16位總線進(jìn)行連接，包括8位數(shù)據(jù)總線和8位控制總線。如圖2所示，是射頻前端模塊與 FPGA模塊的接口示意圖，F(xiàn)PGA對(duì)GP2015的LD和PRESET兩個(gè)狀態(tài)腳進(jìn)行檢測(cè)，判斷射頻芯 片的工作狀態(tài)，在兩個(gè)腳狀態(tài)有效時(shí)讀取SIGN和MAG的數(shù)據(jù)，同時(shí)通過(guò)GP2015上的LVDS接 口產(chǎn)生差分信號(hào)與具有LVDS接口的EP3C25芯片接口，將OPCLK+和OPCLK-輸出的LVDS信號(hào) 轉(zhuǎn)變成40M的差分信號(hào)(TTU輸入FPGA，由FPGA對(duì)該信號(hào)進(jìn)行7分頻得到5. 714M的時(shí)鐘 信號(hào)提供給GP2015用做中頻采樣時(shí)鐘信號(hào)。其中射頻前端模塊上的衛(wèi)星接收天線采用市場(chǎng) 上成熟的GPS接收天線，射頻信號(hào)經(jīng)天線下行，經(jīng)低噪聲放大器(LNA)和帶通濾波器(BPF) 后到達(dá)射頻前端芯片GP2015， 1575. 42M的GPS信號(hào)經(jīng)過(guò)至175. 42M至35. 42M至4. 309M的三 級(jí)下變頻為中頻信號(hào)，然后對(duì)4.309M的模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換得到5.714M的SIGN、 MAG兩 路中頻數(shù)字信號(hào)，把這兩路信號(hào)發(fā)送給FPGA進(jìn)行處理。
如圖3所示是本實(shí)用新型中FPGA模塊的接口控制信號(hào)時(shí)序圖，F(xiàn)PGA模塊先將輸入信號(hào) 串并轉(zhuǎn)換后存入FIFO,在時(shí)鐘控制信號(hào)作用下傳輸給USB。
本實(shí)用新型中的USB接口芯片采用EZ-USB FX2系列的CY7C68013，本實(shí)用新型中，USB 接口芯片工作在從屬FIFO模式下，在該模式下，外圍電路可以像普通FIF0—樣對(duì)FX2中端 點(diǎn)2、端點(diǎn)4、端點(diǎn)6和端點(diǎn)8的數(shù)據(jù)緩沖區(qū)進(jìn)行讀寫，F(xiàn)IFO被外部控制器控制。如圖4所 示是本實(shí)用新型中USB接口芯片與FPGA模塊的接口示意圖，IFCLK為接口時(shí)鐘，可由芯片內(nèi) 部產(chǎn)生(30M/48M)，也可由外部輸入；FLAGA、 FLAGB、 FLAGC和FLAGD為FIFO標(biāo)志管腳，用 于映射USB端口 FIFO的當(dāng)前狀態(tài)；SLCS為從屬FIFO片選信號(hào)；FD[15: 0]為16位雙向數(shù)據(jù) 總線；FIF0ADR[1: O]用于選擇和FD連接的端點(diǎn)緩沖區(qū)；SLOE用于使能數(shù)據(jù)總線FD的輸出； SLRD和SLWR分別作為FIFO的讀寫選通信號(hào)；外圍電路可以通過(guò)使能PKTEND管腳向USB發(fā) 送一個(gè)IN數(shù)據(jù)包而不用考慮該包的長(zhǎng)度。
USB接口芯片采用CY7C68013為接口芯片，將FPGA傳輸來(lái)的數(shù)據(jù)存入PC。該系列芯片集 成了 USB2. 0協(xié)議的微處理器，并且向下和USB1. 1協(xié)議兼容，它支持12Mb/s的全速傳輸和 480Mb/s的高速傳輸。FX2克服傳統(tǒng)芯片需要微處理器參與端點(diǎn)FIFO與外圍電路間的數(shù)據(jù)傳 輸?shù)娜秉c(diǎn)，USB接口和外圍電路可以直接共享FIFO存儲(chǔ)器，另外，F(xiàn)IFO與USB之間的傳輸是 以數(shù)據(jù)包的形式實(shí)現(xiàn)的，它較好的解決了 USB高速模式下的帶寬問(wèn)題。
在設(shè)計(jì)中，用FPGA做為外部主控制器與USB芯片進(jìn)行通信，在從屬FIFO模式下，固件
4程序設(shè)計(jì)如下-
初始化固件程序首先要配置CY7C68013的端點(diǎn)，F(xiàn)X2包含4個(gè)可供高速傳輸?shù)拇蠖它c(diǎn)，分 別為端點(diǎn)2 (EP2)、端點(diǎn)4 (EP4)、端點(diǎn)6 (EP6)和端點(diǎn)8 (EP8)，本實(shí)用新型中選用端點(diǎn)6。 USB芯片在復(fù)位以后，它的I/0引腳配置在"端口"模式下，而不是Slave FIFO模式，為將 引腳配置為Slave FIFO模式，IFCONFIG寄存器的IFCFG[1: O]必須設(shè)置為11，因?yàn)閁SB芯 片的FIFO工作在異步方式下，ASYNC位必須設(shè)置為1。選擇端點(diǎn)EP6和FD總線相連，對(duì)該端 點(diǎn)的設(shè)置上選擇塊傳輸，4倍緩存，端點(diǎn)緩沖區(qū)的大小為512字節(jié)，所以EP6CFG設(shè)置為OxEO， 端點(diǎn)FIFO每512個(gè)字節(jié)會(huì)自動(dòng)打包上傳，那么EP6FIF0CFG設(shè)置為OxOD。為了對(duì)數(shù)據(jù)的傳輸 進(jìn)行控制，就需要對(duì)該端點(diǎn)的標(biāo)志位進(jìn)行設(shè)置，通過(guò)FPGA向EP6的端點(diǎn)FIFO里面寫數(shù)據(jù)， 需要將PINFLAGSCD設(shè)置為OxOE,這樣FLAGC低電平就表示FIFO為滿，就不能再往里面寫數(shù) 據(jù)了。數(shù)據(jù)包的大小為512個(gè)字節(jié)，需要設(shè)置EP6AUTOINLENH =0x02, EP6AUT0INLENL=0x00。 通過(guò)上位機(jī)軟件，可以讀取USB端點(diǎn)FIFO的數(shù)據(jù)，然后保存到硬盤文件中，為下面的數(shù)據(jù)完 整性測(cè)試以及基帶處理算法研究提供數(shù)據(jù)。上位機(jī)程序通過(guò)I/O控制調(diào)用來(lái)訪問(wèn)EZ-USB通用 驅(qū)動(dòng)程序的， 一個(gè)上位機(jī)程序首先通過(guò)調(diào)用Win32函數(shù)CreateFile ()來(lái)獲得設(shè)備驅(qū)動(dòng)程序 的句柄；然后用Win32函數(shù)DeviceloControl ()通過(guò)CreateFile ()函數(shù)返回的句柄，來(lái) 提交I/O控制代碼核相關(guān)的輸入輸出緩沖區(qū)到驅(qū)動(dòng)程序。
本實(shí)用新型采用兩個(gè)獨(dú)立的電源系統(tǒng)，分別供應(yīng)射頻前端和后端的FPGA模塊、USB模塊。 采用LMF2596將+7V的電壓轉(zhuǎn)換為+5V的工作電壓，然后采用AMS1084將+5V電壓轉(zhuǎn)換為+3. 3V、 +2.5V、 +1.5￥和+1.2乂輸出。本實(shí)用新型為了防止后端的信號(hào)干擾射頻前端，在射頻前端和 FPGA之間釆用光耦隔離，射頻前端采用獨(dú)立的電源系統(tǒng)。為了保證地的完整性，地層未采用 電層分割，而模擬信號(hào)比較敏感，數(shù)字信號(hào)頻率比較高，為了防止兩者之間的相互干擾，采 用分別覆地的辦法，數(shù)字地和模擬地分開覆銅，并采用網(wǎng)格覆銅。
權(quán)利要求1、一種GPS中頻信號(hào)采樣器，其特征在于包括射頻前端模塊、FPGA模塊、USB接口芯片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，F(xiàn)PGA模塊輸出端連接USB接口芯片輸入端，USB接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口芯片和USB接口供電。
2、 根據(jù)權(quán)利要求1所述的GPS中頻信號(hào)釆樣器，其特征在于所述FPGA模塊包括串并 轉(zhuǎn)換模塊、控制模塊和數(shù)據(jù)緩沖模塊，其中串并轉(zhuǎn)換模塊與射頻前端模塊雙向相連，串并 轉(zhuǎn)換模塊輸出端連接數(shù)據(jù)緩沖模塊輸入端，控制模塊和數(shù)據(jù)緩沖模塊的輸出端均連接USB接 口芯片的輸入端。
3、 根據(jù)權(quán)利要求1所述的GPS中頻信號(hào)采樣器，其特征在于所述電源模塊采用兩個(gè)獨(dú) 立電源系統(tǒng)， 一個(gè)電源給射頻前端模塊供電，另一個(gè)電源給FPGA模塊、USB接口芯片和USB 接口供電。
專利摘要本實(shí)用新型公開了一種GPS中頻信號(hào)采樣器，屬于GPS數(shù)據(jù)采集領(lǐng)域，包括射頻前端模塊、FPGA模塊、USB接口芯片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，F(xiàn)PGA模塊輸出端連接USB接口芯片輸入端，USB接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口芯片和USB接口供電。本實(shí)用新型采用射頻前端模塊接收衛(wèi)星信號(hào)并對(duì)信號(hào)進(jìn)行放大、濾波、下變頻和模數(shù)轉(zhuǎn)換后輸出到FPGA模塊，F(xiàn)PGA模塊將信號(hào)進(jìn)行串并轉(zhuǎn)換后送入緩沖，最后根據(jù)USB接口芯片的控制將緩沖數(shù)據(jù)送入U(xiǎn)SB端口的FIFO中供PC機(jī)處理。本實(shí)用新型體積小、成本低、使用方便。
文檔編號(hào)G01S1/02GK201413392SQ200920043609
公開日2010年2月24日 申請(qǐng)日期2009年5月25日 優(yōu)先權(quán)日2009年5月25日
發(fā)明者侃 張, 潘樹國(guó), 慶 王, 勝 葛 申請(qǐng)人:東南大學(xué)