專利名稱：：基于cpld的渦街流量計及其修正方法
技術領域：
：本發(fā)明屬于流量測量
技術領域：
，具體涉及一種渦街流量計。
背景技術：
：渦街、渦輪等頻率信號輸出的流量傳感器在較寬流量范圍內都能獲得具有良好重復性的輸出信號。渦街流量計在正常流量范圍內，其儀表系數基本為一常數，但在測量小流量時，卻表現出明顯的非線性，制約了渦街流量計測量范圍和測量精度。例如，普通模擬渦街確保儀表系數非線性誤差在±1%以內時的量程比只能達到1:10，遠低于理論量程l:100。隨著工業(yè)技術的發(fā)展和進步，對于寬量程高精度流量儀表的需求日漸迫切，各種儀表系數非線性修正方法和應用相繼出現。最早出現的是采用硬件電路進行修正，在傳感器前置放大電路增加一些硬件電路，人為摻加(或減少)一個固定頻率信號，從而使傳感器實際輸出信號頻率得到修正，改善其儀表系數的非線性程度。此方法的缺點是只適用于單調上升(或下降)的曲線形狀，而且硬件補償靈活性差、補償精度不太高。但由于是硬件電路設計，保證了良好的穩(wěn)定性和可靠性。隨著電子技術特別是單片機技術的迅猛發(fā)展，這一問題得到了更好解決。根據實際標定的結果可以回歸出儀表系數與頻率的函數表達式，將表達式存入單片機系統(tǒng)的程序存儲器中。測量時測出傳感器信號頻率，根據函數表達式計算出此時的儀表系數來進行計算，從而達到對儀表系數非線性的修正。這種方法操作簡單，而且通用性好，補償精度更高、更靈活。但是由于該方法是靠軟件補償來實現，編程時出現的微小紕漏與應用現場復雜情況造成的不確定性，都易使得程序偏離正常的路徑，進而造成死機或者程序"跑飛"的現象，造成使用上的不穩(wěn)定。傳統(tǒng)的方法是將平均儀表系數作為傳感器儀表系數的唯一值來使用，以致流量儀表在保證測量精度前提下的測量范圍較窄。
發(fā)明內容本發(fā)明的目的是克服現有技術的上述不足，提供一種低功耗、性能可靠、實時性好的渦街流量計，同時提供一種通過對儀表系數的非線性修正而提高測量精度，并能擴展測量范圍的測量方法。為此，本發(fā)明采用如下的技術方案一種基于CPLD的渦街流量計，包括電源電壓轉換電路，用于產生的渦街信號的壓電傳感器，前置信號處理電路，標準脈沖整形電路，CPLD及其外圍電路，為CPLD提供時鐘的晶振電路，精密壓流轉換電路，其中，壓電傳感器、前置信號處理電路、標準脈沖整形電路依次相連，由標準脈沖整形電路輸出的PWM信號被送入CPLD;CPLD內存儲有反映修正前后渦街頻率對應關系的查找表，CPLD根據輸入的PWM信號，對渦街信號進行計數，并利用査找表，對計數值進行修正，輸出反映流量大小的頻率信號。本發(fā)明的基于CPLD的渦街流量計，最好還包括精密壓流轉換電路，用于將CPLD的輸出信號轉換成420mA的電流輸出信號。本發(fā)明同時提供一種基于CPLD的渦街流量計所采用的修正方法，包括下列步驟a)利用水流體流量標準測量裝置，在正常流量范圍內選取流量點進行實驗，然后再選取正常范圍以下的小流量點進行實驗，最終優(yōu)選出兩個范圍內試驗重復性均小于0.2%的流量點作為插值點；b)利用計算機處理實驗數據，采用三次樣條插值法對步驟(1)中實驗數據進行逼近，得到流量點與渦街頻率的對應關系，然后生成反映修正前后渦街頻率的對應關系的査找表；c)在CPLD里寫入基于査找表的修正程序，完成對渦街頻率的修正。.上述的修正方法，其中的步驟(2)可以按下列步驟執(zhí)行初始化，根據實驗結果，確定插值結點、插值步長、時鐘頻率C、儀表精度等級L;1)2)3)4)5)f一F—F,/9根據式mm————，計算在z精度內的Z，/:mm，《max，其中，Z為正常流量范圍的平均儀表系數；根據三次樣條插值方法，對整個量程范圍內步長間隔的頻率點進行插值，得到《,，z、l，2，…，w，w為插值點數，根據計數值^、渦街頻率/和時鐘頻率c之間的關系式iV=,，計算相應的A^;對于每個乂，根據計算iV,，-^和iV,一^M《'"maxAmin若^min<乂，，則不需要進行修正，<=iV,;反之，則需要將不滿足條件的m個點篩選出來，以備修正，W<W;6)對于待修正的iV,，！'=1,2,…，m，總有一個滿足線性度條件的區(qū)間W,皿W,^與之對應，且相鄰A:個^的iV,min~7V,max區(qū)間存在重疊部分，將這/t個iV,修正為同一個iV,'，使得iV,'落在A:個iV,,iV,^區(qū)間的交集。本發(fā)明具有如下的技術效果高度的穩(wěn)定性與可靠性。基于乘積項的CPLD器件內部基本結構為"與-或陣列"，本質上是純硬件結構的，因此在工作時，它通過編譯程序語言，完成門電路的組合和內部電信號的傳遞，實現邏輯功能，而無需依靠執(zhí)行語句來完成。這就從根本上克服了軟件系統(tǒng)中易出現的死機與程序"跑飛"現象，提高了穩(wěn)定性與可靠性。設計簡單。在軟件上，靠査找表實現修正功能；硬件電路上，CPLD芯片采用JTAG下載方式而無需配置芯片，同時接口豐富、兼容性強，加之其高度的抗干擾能力，都大大降低了電路設計的復雜性。在以前的研究中，人們針對基于單片機的渦街系統(tǒng)做了大量工作，而將CPLD引入渦街系統(tǒng)中還未見報到。表1對比了CPLD與單片機系統(tǒng)的性能和特點。表1CPLD與單片機系統(tǒng)的性能和特點<table>tableseeoriginaldocumentpage6</column></row><table>[3]運行速度快。從表中對比發(fā)現，CPLD的時鐘可以達到幾百兆，而且?guī)讉€進程可以同時進行，相比單片機，運行速度大大提高。因此實時性更好。而且，以往利用單片機的非線性修正方法需要將標定后的儀表系數與頻率的函數關系式存入單片機中，傳感器的頻率值需要與儀表系數作運算才能得到流量值，實現最終修正。而利用CPLD進行修正的方法，將函數關系擬和、非線性修正方法全部在上位機(計算機)中完成，只得到修正前后的頻率對應關系表(查找表)，將該表作為核心部分寫入CPLD程序中，最終實現儀表系數的非線性修正。相比單片機而言，這種方法省去了計算，且節(jié)約了資源。靈活方便的非線性修正。由于CPLD的渦街系統(tǒng)其修正方法主要是在上位機中進行，因此可以利用計算機中豐富的軟件工具對儀表系數與頻率函數關系進行分析，最終得到最能反映其關系的曲線。本發(fā)明利用上位機進行matlab曲線擬和，其優(yōu)點是軟件內部包含許多實用的曲線擬和、插值函數，可以直接調用，而且無需產生函數關系式，只需將待插值的頻率點輸入就能產生對應的儀表系數。使用起來靈活方便。低功耗。隨著單片機技術的發(fā)展，通過選擇合適的芯片在完成非線性修正的同時實現低功耗已經成為可能。同樣，基于CPLD的渦街系統(tǒng)也存在這個問題，通過合理的選擇CPLD主控芯片，加之軟件、硬件上的優(yōu)化設計最終也能實現低功耗的設計目標，提供4~20mA電流輸出。綜合以上分析，提出了本發(fā)明首先通過優(yōu)化渦街前置信號處理電路，使其儀表系數在較寬的量程范圍內保持良好的重復性。然后通過CPLD，對信號進行采集，禾U用脈沖捕獲的方法辨識其輸入頻率，當該頻率段儀表系數線性度較好時，無需修正；當其線性度不滿足精度要求時，通過查找表的方式進行系數修正，最終實現輸出。為實現系統(tǒng)的低功耗指標，本發(fā)明從CPLD芯片選型、模擬電路設計和VHDL程序優(yōu)化等多方面入手，始終注重降低系統(tǒng)的功耗，并最終成功將系統(tǒng)動態(tài)功耗降低至4mA以下，實現了4~20mA電流輸出。圖l本發(fā)明的基于CPLD的低功耗渦街流量計；圖2采用三次樣條插值法對儀表系數進行擬合的曲線；圖3采用線性插值法對儀表系數進行擬合的曲線；圖4采用最小二乘法(階數為5)對儀表系數進行擬合的曲線；圖5采用最小二乘法(階數為6)對儀表系數進行擬合的曲線；圖6本發(fā)明采用的各個程序模塊之間關系圖7査找表程序流程圖8利用三次樣條差值實現的儀表系數修正圖，L=0.01;圖9利用三次樣條差值實現的儀表系數修正圖，L=0.008;圖10利用三次樣條差值實現的儀表系數修正圖，L=0.005。具體實施例方式下面結合附圖和實施例，對本發(fā)明做進一步描述。參見圖l，本發(fā)明的渦街流量計采用集兩線制電流與三線制脈沖兩種輸出方式為一體的設計，主要從雙通道輸出和低功耗的角度考慮，設計了基于CPLD渦街流量計的整體電路。如圖所示，壓電傳感器、儀表的整體結構可分為壓電傳感器、渦街前置信號處理電路，標準脈沖整形電路，精密壓流轉換電路，電源電壓轉換電路，晶振電路以及最為核心的CPLD主控芯片電路，下面分別對各個部分予以說明。1.壓電傳感器壓電傳感器中封裝有壓電陶瓷片，當流體通過渦街流量計時，在漩渦發(fā)生體下游產生頻率穩(wěn)定的交替排列的兩列漩渦，壓電陶瓷片受到這種交變應力的作用產生出與渦街頻率一致的交變電荷信號。2.前置信號處理電路此部分電路已十分成熟，許多廠家都在延用。出于對系統(tǒng)的低功耗特性和輸出的驅動能力兩方面的考慮，分別選用了美國德州儀器(簡稱TI)公司的單電源、低電壓、低功耗的TLV2254四運算放大器和TLV2252兩運算放大器，來實現渦街流量計的前置放大電路。此部分電路是非線性的修正的基礎，保證可以產生寬測量范圍且重復性好的渦街脈沖信號。3.標準脈沖整形電路來自模擬渦街電路的脈沖信號，雖然波形整齊，方波的前后沿較陡，但是方波的脈沖信號并不規(guī)范，不足以驅動CPLD芯片的I/0端口，因此，為使CPLD捕獲到含有流量與頻率關系的脈沖信號，就需要標準脈沖整形電路對模擬信號進行整形。通常的方法，是選用單穩(wěn)態(tài)觸發(fā)器進行整形變換，將方波信號轉換成高電平脈寬確定而頻率相同的PWM波信號，由于兩波頻率相同，且經整形后，PWM驅動能力增強，因此確保了CPLD對渦街信號的有效提取，同時保持了一定的精度。這里選用集成單穩(wěn)態(tài)觸發(fā)芯片CD4538構成該標準脈沖整形電路。4.壓流轉換電路壓流轉換電路選用集成的電流轉換芯片AM402，其內部由高精度儀用放大器，內部基準電壓源，壓控電流輸出三個功能模塊組成。有兩線制和三線制兩種工作方式。既可實現將差動電壓轉換成電流輸出，也可將單電壓輸入的信號轉換成電流輸出。本發(fā)明為AM402的兩線制應用，即輸出420mA電流，供電電壓為+12Z+24V。輸出電流由兩部分組成4mA的偏置電流和輸入電壓轉換成的電流。其中，偏置電流由芯片的8，9腳輸入的差動電壓來產生，進行壓-流轉換的電壓由芯片7腳外接可變電壓產生，即PWM波經RC濾波之后的輸出電壓。5.電源電壓轉換電路電源模塊的設計是儀表能夠正常運行的重要保證，特別對于CPLD，提供可靠和較低的供電電壓尤其重要。選用了兩片供電電壓分別為1.8V和3.3V的AAT3221芯片分別作為CPLD與其他模擬芯片的供電電源，該芯片主要特征為UuA靜態(tài)電流;最大150mA的輸出電流；2%的精密度；輸出電壓范圍為1.6V-3.5V。選用AAT3321芯片的主要考慮其低功耗的特點。6.晶振電路本發(fā)明選用的晶振電路為由"與非門"構成的經典電路，選取的芯片為CD4011BC芯片。采用該電路主要有兩個目的一是降低晶振電路的功耗。經電流測試與比較可知，與有源晶振、反相器74LS04和74HC04分別構成的晶振電路比較，該電路工作電流最低，功耗最小。第二個目的則為了提升驅動能力，使時鐘信號更有效地驅動CPLD。此外，CD4011與非門對晶振波形的整形效果較好，可使輸出波形更接近理想正弦波。并且通過調節(jié)負載電容，可使晶振頻率誤差低于0.5%。。7.CPLD主控芯片電路本發(fā)明在進行芯片選型時，主要考慮了功耗和邏輯資源數兩方面的影響，最終選取EPM570GT100芯片。該芯片是MAXII系列的一款芯片，MAXII系列器件是美國的ALTERA公司，在近15年的CPLD發(fā)展和創(chuàng)新基礎上最新推出的CPLD器件，號稱是迄今為止成本最低、功耗最小、密度最高的CPLD器件。作為整個渦街系統(tǒng)的控制核心，能否將CPLD主控芯片的功耗降至較低水平，將決定整個系統(tǒng)低功耗設計的成敗。因此在CPLD的設計中，為了減小功耗主要進行了以下措施-①合理選型，選取少邏輯單元數與低內核電壓的器件。不同器件的系統(tǒng)功耗相差很大，邏輯資源數量越多，內核電壓越高，功耗越高。這里選用的EPM570GT100芯片，其內核和1/0端口供電電壓均為1.8V。②降低系統(tǒng)頻率。當部分端口或信號無需工作在高頻狀態(tài)時，降低其工作頻率，可以降低系統(tǒng)輸入電流與功耗。這里晶振頻率選擇1M。③減少輸入端口數量，可有效減小器件所消耗的動態(tài)與靜態(tài)電流。本身系統(tǒng)的輸入只有一個端口。減小芯片邏輯單元使用量。邏輯單元使用量越少，功耗越低。根據EPM570GT100芯片手冊，其資源與功耗適中。⑤優(yōu)化程序與算法。該部分在軟件設計中重點介紹。⑥其他優(yōu)化設計，包括軟件編譯優(yōu)化，減短PCB布線長度，降低I/0端口電平。將整個電路系統(tǒng)依照功能，重新劃分為壓流轉換與電源模塊、渦街檢測模塊、晶振模塊與CPLD模塊，對每個模塊在不同電源電壓供電情況下的輸出電流進行獨立的測試。測試結果可見表2:系統(tǒng)各模塊電流消耗表2<table>tableseeoriginaldocumentpage9</column></row><table>整體電路的消耗電流是在整個渦街系統(tǒng)正常工作狀態(tài)下測出的有效動態(tài)電流，經測量，在24V電源供電時，二線制輸出電流最低為3.48mA，低于4mA的要求。因此，電路系統(tǒng)成功實現了在低功耗指標上的設計，證實了本系統(tǒng)低功耗設計與應用的可行性。非線性修正方法的選擇本發(fā)明希望通過對小流量時的儀表系數進行非線性修正，進而實現擴展測量下限的目的。因此，修正方法是關鍵。通過對比三種修正方法線性插值法、三次樣條插值法以及最小二乘法，最終確定了使用三次樣條插值法對儀表系數進行擬和，然后利用上位機編寫matlab程序，產生CPLD程序中所需要的査找表，該查找表反映了修正前后渦街頻率的對應關系，是整個軟件設計的關鍵。為了實現低功耗，受CPLD芯片資源的限制，査找表的生成也需要特別設計。三次樣條插值法基本思想是，在由兩相鄰結點所構成的每一個小區(qū)間內用低次多項式來逼近，并且在各結點的連接處又保證是光滑的(即導數連續(xù))。設在區(qū)間["》]上給定一組結點X:a=X()<<jc2<…<x=6和一組與之對應的函數值F:.少0,^,少2,…，少"若函數S(;c)滿足下列條件(1)在每一個子區(qū)間[Xw,A](A^l，2,…,w)上，S(x)是一個不超過三次的多項式；(2)在每一個結點上滿足S(;c,)-x,/=0，1,..',"(3)S(x)在區(qū)間[a,6]上為二次連續(xù)可微函數。則稱so)為在結點義上插值于y的三次樣條函數。從理論上分析，三次樣條插值相比線性插值和最小二乘法有其優(yōu)點線性插值法雖然計算簡單，但是在各個小區(qū)間的連接處其導數不連續(xù)，會引起函數的失真。而三次樣條插值法在各結點連接處光滑且連續(xù)。從流量計標定角度分析，首先要保證各檢定點在精度范圍內，其次是其余各點，而最小二乘法的思想是使全局達到誤差最小，這樣有可能在檢定點附近出現較大的誤差，而三次樣條插值則克服了這一缺點，不僅檢定點上保證無誤差，在其余檢定點也能保證在誤差范圍內。該結論通過試驗也得到最終驗證，以DN25水流量標準裝置試驗為例表3中列出了不同擬和方法與試驗點之間的誤差，圖2-5給出了各方法的擬和效果。<table>tableseeoriginaldocumentpage10</column></row><table>軟件總體設計:由于CPLD的程序設計可以同時進行多個進程，因此將程序分為四個模塊，即四個進程，提高了程序運行速度。以下將分別介紹時鐘模塊各模塊的運行都要有一個時鐘基準，此模塊提供了時鐘頻率C。由前述分析可知，時鐘頻率的大小也會影響到功耗，因此這里選擇用一個1M的無源晶振經32分頻后得到的c-31250Hz作為整個電路的時鐘基準。頻率采集模塊由于渦街信號是一個脈沖信號，因此利用脈沖捕獲方法進行計頻。相鄰脈沖上升沿的時間間隔通過高頻時鐘c來進行計數，計數值W、渦街頻率/和時鐘c存在如下關系iV=^(1)/這樣，通過對每個脈沖間隔進行計數，就間接獲得了渦街頻率。頻率修正(査找表)模塊對計數值W按照三次樣條插值法進行修正，得到W'。脈沖(或PWM波)輸出模塊將修正后的計數值W',根據公式(l)，對高頻時鐘C進行V分頻，最終將修正后的渦街頻率以方波(或PWM波)形式輸出。各模塊之間關系如圖6所示。查找表法的選擇查找表法常用于FPGA的設計中。在FPGA設計中常常要實現一些復雜運算(如乘法、除法、三角函數等)，而這些運算會占用大量的邏輯單元，且速度難以滿足信號實時處理的要求，查找表法是解決這一問題的最簡單、有效的方法。其基本原理為將函數所有輸入變量的運算結果寫入FPGA的存儲單元中，同時以這些輸入變量作為該存儲單元的地址。當運算時，通過讀取存儲單元地址的方式獲取計算結果，這樣一來，不僅大幅減少了運算所需邏輯單元，又滿足了實時運算的要求。儀表系數非線性修正方法的本質其實是對頻率的修正，即對于每個輸入頻率信號，總有一個進修正后的輸出頻率信號與之對應，可見這種方法尤其適宜采用查找表的方法來實現。在CPLD設計中采用査找表的方法，需通過程序語言，將一定數目的邏輯單元劃分為等效的存儲單元，以輸入信號的信息為地址，讀取修正結果，修正點越多則等效存儲器越大，消耗邏輯單元數越多。經比較，基于査找表的修正方法在資源消耗量上，遠小于函數運算的方法。函數運算修正方法需要大量的乘法和除法運算器，而每個運算器常常消耗數以千記的邏輯單元數，這遠非資源量有限的CPLD可以承受。而查找表法則以等效存儲器取代乘法器與除法器，消耗更少的資源，滿足了CPLD資源量的要求。在渦街系統(tǒng)的應用中，可根據査找表的對應關系，分為基于頻率值修正的查找表法與基于脈沖間隔數修正的查找表法?；陬l率值修正的査找表法在基于頻率值修正的査找表法中，査找表反映的是實驗得到的渦街頻率z與修正后頻率/'的對應關系，在同一流量點下，有如下關系丄一(2)則修正后的儀表系數《'=$，其中《為實驗得到的儀表系數，即修正前的儀表系數。因此，査找表中直接反映的是修正前后的/_/'值。使用這種査找表進行修正的優(yōu)點在于物理意義明顯，即査找表中直接可以觀測修正前后的信號頻率，便于比對修正效果。然而資源消耗量過大的缺點也十分明顯。由前文可知，CPLD提取的渦街信號信息是高頻時鐘下的計數值^，需經式(5-l)的除法運算才可得到渦街頻率,；而修正頻率f'同樣需經式(l)的除法運算才可得到輸出脈沖計數值W。因此，當時鐘頻率為31250Hz時，至少需要兩個16位除法器，才能得到查找表的輸入頻率與輸出計數值，消耗資源量較大。經測試，以頻率值修正法編寫的程序，在未嵌入査找表的情況下，消耗616個邏輯單元，需使用比EPM570資源更多的芯片，這便不滿足了系統(tǒng)的功耗要求。基于脈沖間隔數修正的査找表法與上述方法不同的是，基于脈沖間隔數修正的査找表法中，査找表反映的是輸入與輸出脈沖間隔W-W的對應關系，可分別直接讀取與輸出這兩個脈沖間隔數，因此，無需引入除法器，這就大大節(jié)省了資源消耗數。經測試，在31250Hz時鐘下，以脈沖間隔數修正法編寫的程序，在未嵌入查找表的情況下，消耗200個邏輯單元，滿足EPM570的資源要求；同時為實現修正，可最多嵌入約150個查找表，滿足了精度的要求。査找表資源優(yōu)化與實現受CPLD資源數以及功耗的限制，要求在滿足渦街流量計線性度的前提下，盡可能地利用較少的CPLD資源對儀表系數進行修正，使渦街流量計的量程可以擴大，這里主要是對流量下限進行擴展。而程序中査找表占據了CPLD的大部分資源，因此對其進行優(yōu)化是十分必要的。為了說明修正思想及如何優(yōu)化査找表，仍以前述DN25實驗數據進行說明，采用三次樣條插值法進行頻率修正。如圖8所示，在正常流量范圍內1~9.3^3"(頻率20.41~185.87Hz)，線性度在1%以內，在此范圍的流量點不需要儀表系數修正。流量在0.5~1附3"(頻率10.86~20.41Hz)時，可以保證良好的重復性，因此可以通過修正將儀表系數修正到正常流量范圍所在的儀表系數區(qū)間K,~。其中，^為正常流量范圍的平均儀表系數，Z為精度等級，對于液體渦街流量計丄=0.01，氣體渦街流量計丄=0.015。這樣，渦街流量計的量程得以擴展?；谝陨纤枷?，首先利用Matlab在上位機編寫査找表生成程序，將生成的查找表拷貝到CPLD程序中，最終完成整個CPLD程序的編寫。由于查找表程序是整個程序設計的核心，兼顧著非線性算法實現以及資源優(yōu)化的雙重使命，因此以下將進行詳細介紹。査找表程序流程圖如圖7所示。對每一個歩驟作具體說明(1)初始化根據實驗結果，設置插值結點，選擇線性度范圍內的6個檢定點和最小流量點(圖7);設置新插值點的插值歩長^，在整個量程范圍內每O.OlHz插一個點；高頻時鐘頻率c，設置為31250Hz;儀表的精度等級Z=0.01。(2)根據實驗結果，計算在Z精度內的Z，《min，《max(式3)。(3)根據三次樣條插值方法，對整個量程范圍內步長間隔為^的頻率點/進行插值，得到《，Z-U,…,"，"為插值點數。按照式(l)，得到相應的7V,。(4)各插值點的《若要保證在線性度范圍內，必須使《落在《目《max區(qū)間，相應地，其7V,必須落在W,皿~7V,max，根據式(1)可得m3xL乎W(5)若^,mm<^,自，則不需要進行修正，<=^,。反之，則需要將不滿足條件的W個點篩選出來，以備修正，W<W。(6)對于待修正的iV,，/=1,2,...,附，總有一個滿足線性度條件的區(qū)間W,min凡皿與之對應。在計算中發(fā)現，相鄰A:個iV,的A^mA^^區(qū)間存在重疊部分，因此可以將這&個W,修正為同一個iV,'，使得W,'落在A:個乂，iV,自區(qū)間的交集中。這種方法可以大幅度減少查表的數量，使CPLD資源得到優(yōu)化。利用此程序得到修正后的結果如圖8、圖9、圖10所示，無論精度等級要求如何，都能將所有超出^^~&^的各點修正到該區(qū)間內，擴大了渦街流量計的測量范圍。該程序的另一特點是，可以根據實際需要改變丄的大小以獲得更高的精度，當然，這是以犧牲資源(查找表個數)來換取的。對前述實驗數據進行分析，不同精度下所需查找表個數如表4:表4:不同精度下査找表個數<table>tableseeoriginaldocumentpage13</column></row><table>可見，精度要求越高，超出線性度范圍內的點越多，即待修正的點越多，因此需要的查找表個數就越多。在實際應用中，根據具體要求協(xié)調二者之間的矛盾。試驗結果通過在DN25和DN50水裝置上試驗，經CPLD修正后的渦街流量計測量范圍較修正前均有所擴展，而且完全可以實現420mA電流輸出。表5:不同廠家DN25和DN50液體渦街流量計的性能比較<table>tableseeoriginaldocumentpage14</column></row><table>1:26.4由表5可明顯看出，本發(fā)明基于CPLD的渦街流量計儀表系數非線性修正很好的解決了低流量下渦街測量的問題，與模擬渦街流量計比較，下限有了明顯的擴展，雖然與數字渦街相比還存在一定的差距，但本發(fā)明實現簡單且運行穩(wěn)定可靠，成本低廉，不失為一款值得推廣的寬量程高精度渦街流量計。權利要求1.一種基于CPLD的渦街流量計，包括電源電壓轉換電路，用于產生的渦街信號的壓電傳感器，前置信號處理電路，標準脈沖整形電路，CPLD及其外圍電路，為CPLD提供時鐘的晶振電路，精密壓流轉換電路，其中，壓電傳感器、前置信號處理電路、標準脈沖整形電路依次相連，由標準脈沖整形電路輸出的PWM信號被送入CPLD；CPLD內存儲有反映修正前后渦街頻率對應關系的查找表，CPLD根據輸入的PWM信號，對渦街信號進行計數，并利用查找表，對計數值進行修正，輸出反映流量大小的頻率信號。2.根據權利要求1所述的基于CPLD的渦街流量計，其特征在于，所述的渦街流量計包括精密壓流轉換電路，用于將CPLD的輸出信號轉換成420mA的電流輸出信號。3.—種權利要求1所述的基于CPLD的渦街流量計所采用的修正方法，包括下列步驟、(1)利用水流體流量標準測量裝置，在正常流量范圍內選取流量點進行實驗，然后再選取正常范圍以下的小流量點進行實驗，最終優(yōu)選出兩個范圍內試驗重復性均小于0.2%的流量點作為插值點。(2)利用計算機處理實驗數據，采用三次樣條插值法對步驟(1)中實驗數據進行逼近，得到流量點與渦街頻率的對應關系，然后生成反映修正前后渦街頻率的對應關系的査找表。(3)在CPLD里寫入基于査找表的修正程序，完成對渦街頻率的修正。4.根據權利要求3所述的測量方法，其特征在于，其中的步驟(2)按下列步驟執(zhí)行1)初始化，根據實驗結果，確定插值結點、插值步長、時鐘頻率c、儀表精度等級L;<formula>formulaseeoriginaldocumentpage2</formula>2)根據式mm————，計算在Z精度內的Z，〖min，《max，其中，Z為正常流量范圍的平均儀表系數；3)根據三次樣條插值方法，對整個量程范圍內步長間隔的頻率點進行插值，得至(J，z'=1，2，…，w，w為插值點數，根據計數值W、渦街頻率y和時鐘頻率c之間的關系式iV=,，計算相應的iV,;4)對于每個iV,'根據計算乂皿=^和^_=^《'AmaxAmin5)若^,m,。<乂，，則不需要進行修正，乂'=乂；反之，則需要將不滿足條件的m個點篩選出來，以備修正，W<";6)對于待修正的7V,，z、l，2,…，m，總有一個滿足線性度條件的區(qū)間^,mm^,皿與之對應，且相鄰^個^的W,y,區(qū)間存在重疊部分，將這A:個7V,修正為同一個iV,'，使得7V,'落在A:個iV,目A^a/區(qū)間的交集。全文摘要本發(fā)明屬于流量測量
技術領域：
，涉及一種基于CPLD的渦街流量計，包括電源電壓轉換電路，用于產生的渦街信號的壓電傳感器，前置信號處理電路，標準脈沖整形電路，CPLD及其外圍電路，為CPLD提供時鐘的晶振電路，精密壓流轉換電路，其中，壓電傳感器、前置信號處理電路、標準脈沖整形電路依次相連，由標準脈沖整形電路輸出的PWM信號被送入CPLD；CPLD內存儲有反映修正前后渦街頻率對應關系的查找表，CPLD根據輸入的PWM信號，對渦街信號進行計數，并利用查找表，對計數值進行修正，輸出反映流量大小的頻率信號。本發(fā)明同時提供該種流量計的修正方法。本發(fā)明具有低功耗、性能可靠、實時性好的優(yōu)點。文檔編號G01F1/56GK101413814SQ200810153718公開日2009年4月22日申請日期2008年12月3日優(yōu)先權日2008年12月3日發(fā)明者濤張,鄭丹丹申請人:天津大學