亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種靈活的子帶重構(gòu)寬帶信道化裝置的制作方法

文檔序號(hào):5840414閱讀:270來(lái)源:國(guó)知局
專(zhuān)利名稱(chēng):一種靈活的子帶重構(gòu)寬帶信道化裝置的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及的是一種信號(hào)處理裝置及處理方法,具體地說(shuō)是一種反輻射被 動(dòng)雷達(dá)導(dǎo)引頭與電子支援偵察接收機(jī)信號(hào)識(shí)別與數(shù)字接收技術(shù)。(二) 背景技術(shù)隨著高速ADC的發(fā)展,寬帶數(shù)字接收機(jī)的研究熱點(diǎn)主要集中在了后續(xù)的數(shù) 字信號(hào)處理技術(shù)上,包括高效的數(shù)字下變頻技術(shù)(DDC)、數(shù)據(jù)率轉(zhuǎn)換技術(shù)(SRC) 和信道化技術(shù)(Channelization),這三種技術(shù)又是密不可分的。目前常用的信道 化技術(shù)包括直接DDC方法,管道頻率變換(PFT)方法和多相快速傅立葉變換 (PFFT)方法。而通常當(dāng)面對(duì)的非合作信號(hào)時(shí),其輸入信號(hào)中信道的個(gè)數(shù),信 道帶寬,信道位置都是未知且時(shí)變的,因此必須采用新的信道化方法,能夠動(dòng) 態(tài)的進(jìn)行非均勻信道劃分。(三) 發(fā)明內(nèi)容本發(fā)明的目的在于提供一種當(dāng)面對(duì)非合作信號(hào)時(shí),即便信號(hào)中信道的個(gè)數(shù)、 信道帶寬、信道位置都是未知且時(shí)變的,也同樣可以靈活地實(shí)現(xiàn)數(shù)字信道化接 收;硬件資源耗費(fèi)少的子帶重構(gòu)寬帶信道化裝置及子帶重構(gòu)寬帶信道化方法。本發(fā)明的目的是這樣實(shí)現(xiàn)的-本發(fā)明的子帶重構(gòu)寬帶信道化裝置包括高速A/D1、 FPGA I 2、 FPGAI13、 DSP4 和PLL時(shí)鐘5;中頻信號(hào)輸入高速A/D1,高速A/D1輸入FPGAI2, FPGA I 2通 過(guò)地址線和數(shù)據(jù)線與DSP4互連,F(xiàn)PGAI2與FPGAII3通過(guò)數(shù)據(jù)線互連,DSP4與 FPGAII3通過(guò)地址線和數(shù)據(jù)線互連,F(xiàn)PGAII3連接PLL時(shí)鐘5, PLL時(shí)鐘5的輸 出連接高速A/D1。本發(fā)明的子帶重構(gòu)寬帶信道化方法為高速A/D通過(guò)對(duì)輸入中頻信號(hào)的采 樣,將模擬信號(hào)變?yōu)閿?shù)字信號(hào)輸入到FPGAI中,完成NPR動(dòng)態(tài)信道化高效結(jié) 構(gòu)中的第一部分,即均勻信道化處理;其輸出結(jié)果送入FPGAII中完成信道檢測(cè) 與判別,并根據(jù)判決結(jié)果將存在信號(hào)的相鄰子帶進(jìn)行重構(gòu)。
所述的信道檢測(cè)與判別,并根據(jù)判決結(jié)果將存在信號(hào)的相鄰子帶進(jìn)行重構(gòu) 是首先將寬頻帶均勻劃分成^個(gè)子帶,利用低通原型濾波器一;)和調(diào)制復(fù)指數(shù) ^:將寬頻帶劃分成^個(gè)半交疊的相同子帶;旋轉(zhuǎn)因子^,exp(/2;r/Ag,"0,...為—i,為子帶序號(hào);低通帶限濾波器M")將信號(hào)的頻帶限制在了 [1/^, ;r/Ag內(nèi);各子帶輸出X,(")經(jīng)過(guò)信道檢測(cè)與判別,假定序號(hào)從^到^的《 個(gè)子帶屬于待處理信道的子帶;進(jìn)行iVj咅的上采樣,將《個(gè)支路相加,得到綜 合后的信號(hào)。
所述的信道均勻劃分是利用原型低通濾波器/^)和調(diào)制復(fù)指數(shù)『£將寬頻 帶劃分成^個(gè)半交疊的相同子帶,各子帶帶寬取決于低通濾波器的帶寬,并對(duì) 各子帶進(jìn)行A^抽取,進(jìn)而實(shí)現(xiàn)信道均勻劃分。利用等效的多相濾波結(jié)構(gòu),先對(duì) 信號(hào)進(jìn)行iV。抽取后再通過(guò)各子帶進(jìn)行濾波,并利用多相FFT算法代替DFT運(yùn) 算,從而實(shí)現(xiàn)高效的信道均勻劃分。
基于本發(fā)明的靈活的子帶重構(gòu)寬帶信道化接收的高效結(jié)構(gòu)為利用多相濾 波結(jié)構(gòu)實(shí)現(xiàn)信道均勻劃分,并實(shí)現(xiàn)iV,點(diǎn)的IFFT信道檢測(cè)與判別;當(dāng)分析子帶個(gè) 數(shù)A^為2的正整數(shù)次冪時(shí),分析濾波器組滿(mǎn)足多相FFT條件,同樣可以采用多 相濾波的高效結(jié)構(gòu)。
基于本發(fā)明的靈活的子帶重構(gòu)寬帶信道化接收方法中采用了可變點(diǎn)數(shù)并行 流水FFT,信道檢測(cè)與判別模塊根據(jù)子帶輸出判別出信道的帶寬,將屬于同一
信道的子帶輸入到綜合濾波器組,根據(jù)信道占用子帶的個(gè)數(shù)構(gòu)造不同的綜合濾波器組需要在線可配置。綜合濾波器組FFT運(yùn)算點(diǎn)數(shù)與信道包含子帶個(gè)數(shù)相關(guān), 并行流水FFT可編程。(四)


圖1本發(fā)明的子帶重構(gòu)寬帶信道化裝置的框圖;圖2本發(fā)明的子帶分解與綜合原理框圖; 圖3本發(fā)明NPR動(dòng)態(tài)信道化高效多相實(shí)現(xiàn)結(jié)構(gòu)。
具體實(shí)施方式
下面結(jié)合附圖舉例對(duì)本發(fā)明做更詳細(xì)地描述結(jié)合圖1,子帶重構(gòu)寬帶信道化裝置包括高速A/D1、 FPGAI2、 FPGAI13、 DSP4和PLL時(shí)鐘5;中頻信號(hào)輸入高速A/D1,高速A/D1輸入FPGA I 2, FPGA I 2通過(guò)地址線和數(shù)據(jù)線與DSP4互連,F(xiàn)PGA I 2與FPGAII3通過(guò)數(shù)據(jù)線互連,DSP4 與FPGAII3通過(guò)地址線和數(shù)據(jù)線互連,F(xiàn)PGAII3連接PLL時(shí)鐘5, PLL時(shí)鐘5的 輸出連接高速A/D1。高速A^)通過(guò)對(duì)輸入中頻信號(hào)的采樣,將模擬信號(hào)變?yōu)閿?shù) 字信號(hào)輸入到FPGAI中,完成NPR動(dòng)態(tài)信道化高效結(jié)構(gòu)中的第一部分,即均 勻信道化處理;其輸出結(jié)果送入FPGAII中完成信道檢測(cè)與判別,并根據(jù)判決結(jié) 果將存在信號(hào)的相鄰子帶進(jìn)行重構(gòu)。結(jié)合圖2,首先將寬頻帶均勻劃分成&個(gè)子帶,利用低通原型濾波器/K")和 調(diào)制復(fù)指數(shù)r-將寬頻帶劃分成A^個(gè)半交疊的相同子帶。旋轉(zhuǎn)因子 ^s=eXp(/2;r/iVs), hO,…,W,-l,為子帶序號(hào)。低通帶限濾波器/z(")將信號(hào)的頻帶 限制在了[1/ ,;r/W。]內(nèi),因此其輸出信號(hào)可以進(jìn)行A^倍抽取,而不會(huì)出現(xiàn)子帶 間的混疊。各子帶輸出;c^經(jīng)過(guò)信道檢測(cè)與判別,假定序號(hào)從、到/^的《個(gè)子
帶屬于待處理信道的子帶。為了恢復(fù)出該信道,對(duì)這W個(gè)子帶進(jìn)行綜合。因此 需要進(jìn)行~倍的上采樣。將《個(gè)支路相加,可以得到綜合后的信號(hào)。圖3給出了本發(fā)明NPR動(dòng)態(tài)信道化高效多相實(shí)現(xiàn)結(jié)構(gòu)。利用多相FFT結(jié)構(gòu)9實(shí)現(xiàn)信道均勻劃分,即對(duì)輸入信號(hào)首先進(jìn)行A^倍抽取,可將高速數(shù)據(jù)率降速到適合后續(xù)處理的速度,利用原型濾波器構(gòu)造多相結(jié)構(gòu)的 子帶濾波;對(duì)各子帶輸出采用&點(diǎn)的IFFT信道檢測(cè)與判別10;當(dāng)分析子帶個(gè) 數(shù)&為2的正整數(shù)次冪時(shí),分析濾波器組滿(mǎn)足多相FFT條件,同樣可以采用多 相FFT結(jié)構(gòu)11實(shí)現(xiàn),即將圖2中的子帶分解與綜合結(jié)構(gòu),全部利用圖3中的高 效多相FFT結(jié)構(gòu)實(shí)現(xiàn)。其中序列補(bǔ)零相當(dāng)于對(duì)信號(hào)進(jìn)行了插值,提高了信號(hào)采 樣率。這種方法在數(shù)字調(diào)制信號(hào)解調(diào)時(shí)很有用處,例如對(duì)相位編碼信號(hào)解調(diào)時(shí), 通常要求采樣率為2倍或4倍碼元速率,這樣通過(guò)序列補(bǔ)零的方法可以實(shí)時(shí)的 進(jìn)行內(nèi)插,以獲得滿(mǎn)意的采樣率。信道檢測(cè)與判別模塊根據(jù)子帶輸出判別出信道的帶寬,將屬于同一信道的 子帶輸入到綜合濾波器組,根據(jù)信道占用子帶的個(gè)數(shù)構(gòu)造不同的綜合濾波器組 需要在線可配置。綜合濾波器組FFT運(yùn)算點(diǎn)數(shù)與信道包含子帶個(gè)數(shù)相關(guān),采用 可變點(diǎn)數(shù)并行流水FFT,且可編程。綜合多相濾波分支的系數(shù)預(yù)先存儲(chǔ)在片上 R0M中,主機(jī)根據(jù)信道檢測(cè)與判別的結(jié)果讀取ROM中對(duì)應(yīng)的系數(shù),加載到FPGA 中預(yù)制的可配置FIR濾波器中;i^倍內(nèi)插可以通過(guò)對(duì)M個(gè)綜合多相濾波分支以 A^倍時(shí)鐘循環(huán)采樣得到,同樣該內(nèi)插時(shí)鐘也是可配置的。因此綜合多相濾波器 組的關(guān)鍵是可配置的并行流水FFT運(yùn)算單元。
權(quán)利要求
1、一種子帶重構(gòu)寬帶信道化裝置,其特征是包括高速A/D(1)、FPGA I(2)、FPGA II(3)、DSP(4)和PLL時(shí)鐘(5);中頻信號(hào)輸入高速A/D(1),高速A/D(1)輸入FPGA I(2),F(xiàn)PGA I(2)通過(guò)地址線和數(shù)據(jù)線與DSP(4)互連,F(xiàn)PGA I(2)與FPGA II(3)通過(guò)數(shù)據(jù)線互連,DSP(4)互連與FPGA II(3)通過(guò)地址線和數(shù)據(jù)線互連,F(xiàn)PGAII(3)連接PLL時(shí)鐘(5),PLL時(shí)鐘(5)的輸出連接高速A/D(1)。
2、 一種子帶重構(gòu)寬帶信道化方法,其特征是高速A/D通過(guò)對(duì)輸入中頻信 號(hào)的采樣,將模擬信號(hào)變?yōu)閿?shù)字信號(hào)輸入到FPGAI中,完成NPR動(dòng)態(tài)信道化 高效結(jié)構(gòu)中的第一部分,即均勻信道化處理;其輸出結(jié)果送入FPGAII中完成信 道檢測(cè)與判別,并根據(jù)判決結(jié)果將存在信號(hào)的相鄰子帶進(jìn)行重構(gòu)。
3、 根據(jù)權(quán)利要求2所述的子帶重構(gòu)寬帶信道化方法,其特征是所述的信 道檢測(cè)與判別,并根據(jù)判決結(jié)果將存在信號(hào)的相鄰子帶進(jìn)行重構(gòu)是首先將寬 頻帶均勻劃分成A^個(gè)子帶,利用低通原型濾波器/^)和調(diào)制復(fù)指數(shù)『i將寬頻帶 劃分成iVs個(gè)半交疊的相同子帶;旋轉(zhuǎn)因子^=邵(/2冗/&), "o,…,iV,廣i,為子帶序號(hào);低通帶限濾波器Mn)將信號(hào)的頻帶限制在了[-,D,冗/w。]內(nèi);各子帶輸 出x,(w)經(jīng)過(guò)信道檢測(cè)與判別,假定序號(hào)從、到^的iV,個(gè)子帶屬于待處理信道的 子帶;進(jìn)行A^倍的上采樣,將《個(gè)支路相加,得到綜合后的信號(hào)。
4、 根據(jù)權(quán)利要求2或3所述的子帶重構(gòu)寬帶信道化方法,其特征是所述的信道均勻劃分是利用原型低通濾波器/^)和調(diào)制復(fù)指數(shù)『《將寬頻帶劃分成 A^個(gè)半交疊的相同子帶,各子帶帶寬取決于低通濾波器的帶寬,并對(duì)各子帶進(jìn) 行A^抽取,進(jìn)而實(shí)現(xiàn)信道均勻劃分;利用等效的多相濾波結(jié)構(gòu),先對(duì)信號(hào)進(jìn)行iV。 抽取后再通過(guò)各子帶進(jìn)行濾波,并利用多相FFT算法代替DFT運(yùn)算,實(shí)現(xiàn)高效 的信道均勻劃分。
全文摘要
本發(fā)明提供的是一種子帶重構(gòu)寬帶信道化裝置及子帶重構(gòu)寬帶信道化方法。包括高速A/D1、FPGA I2、FPGA II3、DSP4和PLL時(shí)鐘5;中頻信號(hào)輸入高速A/D1,高速A/D1輸入FPGA I2,F(xiàn)PGA I2通過(guò)地址線和數(shù)據(jù)線與DSP4互連,F(xiàn)PGA I2與FPGA II3通過(guò)數(shù)據(jù)線互連,DSP4與FPGA II3通過(guò)地址線和數(shù)據(jù)線互連,F(xiàn)PGA II3連接PLL時(shí)鐘5,PLL時(shí)鐘5的輸出連接高速A/D1。本發(fā)明的子帶重構(gòu)寬帶信道化裝置及信道化方法,當(dāng)面對(duì)非合作信號(hào)時(shí),即便信號(hào)中信道的個(gè)數(shù),信道帶寬,信道位置都是未知且時(shí)變的,也同樣可以靈活地實(shí)現(xiàn)數(shù)字信道化接收。
文檔編號(hào)G01S7/285GK101398480SQ20081013747
公開(kāi)日2009年4月1日 申請(qǐng)日期2008年11月6日 優(yōu)先權(quán)日2008年11月6日
發(fā)明者司錫才, 張文旭, 曉 朱 申請(qǐng)人:哈爾濱工程大學(xué)
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1