專利名稱：形成esd檢測(cè)器的方法及其結(jié)構(gòu)的制作方法
形成ESD檢測(cè)器的方法及其結(jié)構(gòu)
背景技術(shù)：
本發(fā)明大體涉及電子學(xué)，尤其是涉及形成半導(dǎo)體器件的方法和結(jié)構(gòu)。
過(guò)去，電子工業(yè)利用各種電路來(lái)檢測(cè)靜電放電(electro-static discharge)。大多數(shù)現(xiàn)有電路需要天線來(lái)形成信號(hào)，并接著使用電子 電路來(lái)處理來(lái)自天線的信號(hào)。天線的尺寸使將現(xiàn)有的ESD裝置放置在 集成電路中很難。天線還增加了 ESD裝置的成本。
不使用天線的其它ESD裝置只檢測(cè)正的靜電放電。這限制了裝 置的有效性。
因此，期望有一種形成ESD檢測(cè)器的減少ESD檢測(cè)器的成本的 方法，該ESD檢測(cè)器可集成到集成電路上，并可檢測(cè)正的和負(fù)的靜電 放電事件。
附圖的簡(jiǎn)要說(shuō)明


圖1簡(jiǎn)要示出根據(jù)本發(fā)明的包括ESD檢測(cè)器的電子裝置的一部 分的實(shí)施方式的一般化結(jié)構(gòu)圖2簡(jiǎn)要示出根據(jù)本發(fā)明的圖1的ESD檢測(cè)器的一部分的示例 性實(shí)施方式的一部分；以及
圖3簡(jiǎn)要示出根據(jù)本發(fā)明的包括圖2的ESD檢測(cè)器的半導(dǎo)體器 件的放大平面圖。
為了說(shuō)明的簡(jiǎn)潔和清楚，附圖中的元件沒(méi)有必要按比例繪制，且 不同圖中相同的參考數(shù)字表示相同的元件。此外，為了描述的簡(jiǎn)單而 省略了公知的步驟和元件的說(shuō)明與詳述。如這里所使用的載流電極 (current carrying electrode)表示承載通過(guò)器件的電流的該器件的一 個(gè)元件，如MOS晶體管的源極或漏極、或雙極晶體管的集電極或發(fā)
射極、或二極管的陰極或陽(yáng)極；控制電極表示控制通過(guò)器件的電流的 該器件的一個(gè)元件，如MOS晶體管的柵極或雙極晶體管的基極。雖 然這些器件在這里被解釋為某個(gè)N溝道或P溝道器件，但本領(lǐng)域中的 普通技術(shù)人員應(yīng)該認(rèn)識(shí)到，依照本發(fā)明，互補(bǔ)器件也是可能的。本領(lǐng) 域中的技術(shù)人員應(yīng)認(rèn)識(shí)到，這里使用的詞"在...的期間、在...同時(shí)、當(dāng)... 的時(shí)候"不是表示一個(gè)行為和初始行為同時(shí)發(fā)生的準(zhǔn)確術(shù)語(yǔ)，而是在被 初反應(yīng)激起的反應(yīng)之間可能有一些小而合理的延遲，如傳播延遲。
附圖的詳細(xì)說(shuō)明
圖1簡(jiǎn)要示出電子裝置IO的一般化結(jié)構(gòu)圖。裝置IO—般包括用 于存儲(chǔ)數(shù)字信息的存儲(chǔ)元件。裝置IO可為各種裝置類型，例如數(shù)字音 樂(lè)播放器、數(shù)字視頻攝像機(jī)、便攜式電話或其它類型的裝置。很多這 樣的裝置具有用于連接到其它裝置的連接器，例如連接器ll。這樣的 連接器可使裝置10易受靜電放電(ESD)的影響。例如，當(dāng)ESD出 現(xiàn)時(shí)裝置10可正處于將數(shù)據(jù)傳輸?shù)酱鎯?chǔ)器或從存儲(chǔ)器傳輸出來(lái)的過(guò) 程中。ESD可導(dǎo)致傳輸錯(cuò)誤的數(shù)據(jù)，或使數(shù)據(jù)破壞或丟失，或造成裝 置10的其它故障。裝置10 —般包括互連基底(interconnect substrate ) 12，互連基底12用于互連裝置IO的電子部件，以便將控制器13連接 到存儲(chǔ)器或?qū)⑦B接器11電連接到控制器13。互連基底12可為本領(lǐng)域 的技術(shù)人員公知的印刷電路(PC)板或撓性帶(flex tape)或其它類 型的互連基底。裝置10還包括通常互連到連接器11和互連基底12 上的控制器13的靜電放電(ESD)檢測(cè)器17。 ESD檢測(cè)器17具有通 常連接到連接器11的信號(hào)輸入18以及向控制器13或裝置10的其它 部件提供輸出信號(hào)的輸出19。
圖2簡(jiǎn)要示出ESD檢測(cè)器17的示例性實(shí)施方式的一部分。除了 信號(hào)輸入18和輸出19外，ESD檢測(cè)器17還包括功率輸入或電壓輸 入20以及功率返回或電壓返回21，這些輸入或返回被連接以接收用 于操作檢測(cè)器17內(nèi)的一些元件的工作電壓。在電池供電的裝置中，輸 入20和返回21可連接到電池的相應(yīng)的正端子和負(fù)端子，以便接收工
作電壓和工作功率。如在下文中將進(jìn)一步看到的，檢測(cè)器17配置成檢 測(cè)正靜電放電或負(fù)靜電放電。檢測(cè)器17還配置成在輸出19上形成指 示負(fù)靜電放電或正靜電放電的檢測(cè)的ESD檢測(cè)信號(hào)。檢測(cè)器17包括 用于檢測(cè)正靜電放電的出現(xiàn)的正ESD檢測(cè)通道22和用于檢測(cè)負(fù)靜電 放電的出現(xiàn)的負(fù)ESD檢測(cè)通道37。檢測(cè)器17還包括脈沖發(fā)生器49， 其用于形成指示負(fù)靜電放電或正靜電放電的檢測(cè)的ESD檢測(cè)信號(hào)或 控制信號(hào)。輸出晶體管61和電阻器62幫助形成ESD檢測(cè)信號(hào)。
在優(yōu)選實(shí)施方式中，正ESD檢測(cè)通道22包括連接在輸入18和 返回21之間的一對(duì)背對(duì)背二極管23和24、連接在輸入18和節(jié)點(diǎn)28 之間的第二對(duì)背對(duì)背二極管26和27、連接在節(jié)點(diǎn)28和返回21之間 的齊納二極管31和電阻器30、具有連接到節(jié)點(diǎn)28的輸入的反相器33 和34、以及晶體管35。晶體管35允許通道22的輸出與通道37的輸 出"或"連接在一起。在優(yōu)選實(shí)施方式中，負(fù)ESD檢測(cè)通道包括一對(duì)背 對(duì)背二極管39和40、連接在輸入20以及二極管39和40之間的電阻 器42、另一對(duì)背對(duì)背二極管43和44、以及晶體管46和48連同電阻 器47—起。二極管23和24對(duì)通道37還起電壓限制電路的作用。二 極管23、 24、 26、 27、 39、 40、 43和44中的每個(gè)可形成為多個(gè)串聯(lián) 連接的二極管。串聯(lián)連接兩個(gè)或更多二極管可用于形成期望的電壓降。 在優(yōu)選實(shí)施方式中，二極管23、 24、 26、 27、 39、 40、 43和44中的 每個(gè)是兩個(gè)串聯(lián)連接的多晶硅二極管。脈沖發(fā)生器49的優(yōu)選實(shí)施方式 包括鎖存器50以及由反相器53-57、電容器55和晶體管59形成的延 遲電路。
當(dāng)檢測(cè)器17裝配到互連基底例如圖l示出的基底12上時(shí)，互連 基底通常具有在輸入18和返回21之間形成的寄生電感和電阻，如由 以虛線顯示的(圖1)的電感器14和電阻器15示出的。該寄生電感 和電阻可影響響應(yīng)于正或負(fù)靜電放電而在輸入18形成的電流和電壓 的形狀和持續(xù)時(shí)間。當(dāng)靜電放電出現(xiàn)時(shí)，通常有在一段短暫的時(shí)間內(nèi) 出現(xiàn)的大電壓和電流尖峰。通常，尖峰電流和尖峰電壓在幾納秒、一 般小于2納秒(2 nsec.)的時(shí)段內(nèi)出現(xiàn)，并可持續(xù)約僅僅1納秒(1
nsec.)。電流一般在通常約二十(20)納秒的另 一時(shí)間間隔內(nèi)降低到 穩(wěn)定水平，并在另外的二十到四十(20-40)納秒內(nèi)緩慢降低。電流的 峰值可高至二十到三十安培(20到30 amp),而尖峰電壓可在兩千 和八千伏(2000-8000V)之間。通道22和37的元件的尺寸和響應(yīng)時(shí) 間優(yōu)選地配置成檢測(cè)在尖峰電壓的時(shí)間間隔期間的電壓并傳導(dǎo)尖峰電 流。檢測(cè)器17配置成檢測(cè)ESD事件，并在收到初始ESD電壓的1納 秒(1 nsec.)內(nèi)在輸出19上提供ESD檢測(cè)信號(hào)，如在通常稱為IEC 61000-4-2 (級(jí)別2)規(guī)范的國(guó)際電工委員會(huì)(IEC)規(guī)范中規(guī)定的。 國(guó)際電工委員會(huì)的地址在瑞士的3，rue de Varemb6， 1211 Gei^ve 20。
當(dāng)收到正ESD時(shí)，大ESD電壓試圖迫4吏輸入18到相對(duì)于返回 21的正電壓并到一個(gè)電壓值，該電壓值相對(duì)于輸入20和返回21之間 的電壓大。大的正ESD電壓通常為一千伏(1000V)或更大。然而， 二極管23和24起電壓限制電路的作用，該電路將在輸入18上形成的 正電壓限制為接近正閾值電壓或電壓限制電路的閾值的值。電壓限制 電路的正閾值是二極管24的反向電壓加上二極管23的正向電壓。當(dāng) 輸入18上的電壓(相對(duì)于返回21)到達(dá)電壓限制電路的正閾值時(shí)， 二極管23開始在正向?qū)ㄇ叶O管24在反向?qū)?。因此，通常形?二極管23和24，以傳導(dǎo)至少七到二十安培(7-20 amp)且優(yōu)選地為 至少三十安培(30 amp)的電流。二極管23和23形成有非常大的寬 度，優(yōu)選地為至少一千五百到兩千(1500-2000)微米寬，以便二極管 23和24可引導(dǎo)大ESD電流。由于大的寬度，二極管23和24沒(méi)有急 劇的拐點(diǎn)(knee)，因此，在輸入18上的電壓可增加到稍微高于正閾 值。因此，電壓限制電路將輸入18上的電壓限制到小于尖峰正PSD 電壓值并接近于正閾值的電壓值。輸入18上的電壓通常增加到不超過(guò) 大于正閾值的約百分之三十到五十(30%-50%)。例如，電壓限制電 路的正閾值可為約十四伏(14V)，其可將輸入18上的電壓限制到約 二十伏(20V)的電壓。
二極管26和27連同二極管31和電阻器30 —起形成將輸入18 上的電壓轉(zhuǎn)變?yōu)楣?jié)點(diǎn)28上較低的電壓的正變換器電路。正變換器電路 的閾值是二極管26的反向電壓加上二極管27的正向電壓。這近似地 為電流開始流經(jīng)二極管26和27的輸入18上的電壓值。來(lái)自輸入18 的ESD電流的第一部分通過(guò)二極管23和24傳導(dǎo)。該ESD電流的第 一部分通常是由ESD事件產(chǎn)生的大部分電流。在輸入18上的電壓到 達(dá)正變換器電路的閾值之后，來(lái)自輸入18的ESD電流的笫二部分開 始通過(guò)二極管26和27流到節(jié)點(diǎn)28，并接著通過(guò)電阻器30，以及可能 通過(guò)二極管31。該ESD電流的第二部分通常較小，因此，二極管23 和24的寬度通常比二極管26和27的寬度大一般約二十到五十 (20-50)倍且優(yōu)選地為約四十(40)倍。
通過(guò)電阻器30的電流在節(jié)點(diǎn)28上形成電壓。當(dāng)輸入18上的電 壓的值增加時(shí)，通過(guò)電阻器30的電流增加并形成電壓，該電壓大到足 以觸發(fā)反相器33并迫使反相器33的輸出低。因此，輸入18上的電壓 達(dá)到通道22的閾值(正變換器電路的閾值加上反相器33的輸入閾值)。 二極管31優(yōu)選地為齊納二極管，以便節(jié)點(diǎn)28上的電壓可被限制為小 于最大電壓的電壓，該最大電壓可由反相器33的輸入承受。例如，二 極管26和27可形成有約十四伏(14V)的閾值，二極管31具有約五 伏(5V)的齊納電壓，該電壓將節(jié)點(diǎn)28上的最大電壓限制到約五到 六伏(5-6V)。
反相器33和34加上晶體管35形成使模擬ESD電壓和電流整形 為數(shù)字信號(hào)的整形電路。來(lái)自反相器33的低信號(hào)迫使反相器34的輸 出高。來(lái)自反相器34的高信號(hào)使能(enable)晶體管35，這將鎖存器50 的置位輸入拉低，從而使鎖存器50置位。置位鎖存器50就迫使Q輸 出高以使能晶體管61，并迫使輸出19低以在輸出19上形成ESD檢 測(cè)信號(hào)。高Q輸出也用于形成確定ESD檢測(cè)信號(hào)的脈沖寬度的延遲。 高Q輸出迫使反相器53的輸出低以及反相器54的輸出高。電容器55 減慢了反相器54的輸出的上升時(shí)間，以便反相器56延遲接收來(lái)自反 相器54的高信號(hào)。當(dāng)電容器55充電超過(guò)反相器56的閾值時(shí)，反相器 56的輸出變低，從而迫使反相器57的輸出高以使能晶體管59并重置 鎖存器50。重置鎖存器50迫使Q輸出低，以禁止晶體管61并允許電
阻器62將輸出19拉回到高。因此，發(fā)生器49從通道22接收正檢測(cè) 信號(hào)，并在輸出19上將ESD檢測(cè)信號(hào)形成為具有由反相器串53-57 和電容器55控制的寬度的脈沖。
負(fù)ESD試圖迫使輸入18到具有比返回21上的電壓小得多的值 的負(fù)電壓。負(fù)ESD電壓通常為負(fù)一千伏(-1000V)或更大。然而，二
制電路的負(fù)閾值(二極管23的反向電壓加上二極管24的正向電壓) 的負(fù)電壓。當(dāng)輸入18上的電壓達(dá)到電壓限制電路的負(fù)閾值時(shí)，二極管 24開始在正向?qū)ㄇ叶O管23在反向?qū)?。由于平?soft)的拐點(diǎn)， 輸入18上的電壓可變得比負(fù)閾值稍微負(fù)得多，類似于對(duì)正ESD解釋 的情況。因此，電壓限制電路將輸入18上的電壓限制為負(fù)電壓值(相 對(duì)于返回21),該負(fù)電壓值比尖峰負(fù)ESD電壓值負(fù)得少并接近電壓 限制電路的負(fù)閾值。例如，二極管23和24可具有約十五伏(15V ) 的負(fù)閾值，其可將輸入18上的電壓限制到大約負(fù)二十伏(-20V )的值。
二極管39和40以及電阻器42起負(fù)電壓變換器電路的作用，該 變換器電路將輸入18上的負(fù)電壓轉(zhuǎn)變?yōu)榫w管46的柵極上的負(fù)得較 少的電壓。負(fù)電壓變換器電路的閾值是二極管39的正向電壓加上二極 管40的反向電壓。當(dāng)輸入20上的電壓減去輸入18上的電壓之間的電 壓差變得正好稍微大于負(fù)電壓變換器電路的閾值時(shí)，二極管39開始在 相對(duì)于二極管39的正向?qū)?，且二極管40開始在相對(duì)于二極管40 的反向?qū)?。輸?0上的電壓減去輸入18上的電壓之間的差在下文 中稱為增量電壓(Vd)，如下所示
Vd=V20-V18
其中
Vd—是增量電壓，
V20—是相對(duì)于返回21的輸入20上的電壓，以及 V18—是相對(duì)于返回21的輸入18上的電壓。 當(dāng)二極管39和40開始導(dǎo)通時(shí)，電流開始從輸入20流經(jīng)電阻器 42以及二極管39和40。當(dāng)輸入18上的電壓變得更負(fù)時(shí)，通過(guò)電阻器
42的電流增加直到電阻器42兩端的電壓大于晶體管46的閾值電壓， 且晶體管46開始導(dǎo)電。使晶體管46導(dǎo)電的增量電壓(Vd)的這個(gè)值 是負(fù)ESD檢測(cè)通道37的閾值電壓。例如，如果輸入20上的電壓為三 伏(3V)且如果二極管23和24將輸入18上的電壓限制為負(fù)二十伏 (-20V),則增量電壓(Vd)為二十三伏(23V)。如果二極管39 和40具有約十五伏(15V)的閾值電壓，則施加到晶體管46的柵極 到源極(Vgs)電壓為約八伏(8V)。如果晶體管46的閾值電壓為五 伏(5V)，則通道37的閾值為二十伏(20V)，且當(dāng)輸入18具有約 負(fù)十七伏(-17V)的電壓時(shí)，晶體管46變得被使能。因此，負(fù)變換器 電路將輸入18上大的負(fù)ESD電壓轉(zhuǎn)變?yōu)榫w管46的柵極上的較低電 壓。
晶體管46和48加上電阻器47形成使^^擬ESD電壓和電流整形 為數(shù)字信號(hào)的整形電路。使能晶體管46將晶體管48的柵極拉高，從 而使能晶體管48，這將通道37的輸出拉低。在通道37的輸出上的低 信號(hào)起負(fù)檢測(cè)信號(hào)的作用。低的負(fù)檢測(cè)信號(hào)使鎖存器50置位以將ESD 檢測(cè)信號(hào)形成為如前所述的輸出19上的脈沖，用于根據(jù)正檢測(cè)信號(hào)使 鎖存器50置位。
負(fù)ESD電流中的大部分流經(jīng)二極管23和24。負(fù)ESD電流的一 部分流經(jīng)電阻器42以及二極管39和40。電阻器42的值選擇成將施 加到晶體管46的Vgs限制為小于晶體管46可經(jīng)受的最大Vgs的值。 在優(yōu)選實(shí)施方式中，電阻器42大約為一百五十(150)歐姆并一般將 施加的Vgs限制到約四到五伏。二極管43和44耦合在晶體管46的 柵極和源極兩端，以便通過(guò)限制施加到晶體管46的最大Vgs來(lái)保護(hù) 晶體管46。 二極管39、 40、 43和44通常與二極管26和27類似地形 成，因?yàn)槎O管39、 40、 43和44中的每個(gè)都傳導(dǎo)比二極管23和24 小的電流。二極管43的正向電壓加上二極管44的反向電壓通常小于 可由晶體管46承受的最大Vgs。例如，二極管43和44的組合電壓可 為約七伏(7V)。
如可從圖1中看到的，檢測(cè)器17向控制器13提供ESD檢測(cè)信
號(hào)?？刂破?3可接著執(zhí)行各種算法以阻止ESD影響裝置10的數(shù)據(jù)。 控制器13可引起磁盤驅(qū)動(dòng)器的重讀以便取回有效數(shù)據(jù)，或可開始誤差 檢驗(yàn)算法以便檢測(cè)可由ESD改變的數(shù)據(jù)。
在沒(méi)有靜電放電(ESD )事件的檢測(cè)器17的正常操作(圖2 )期 間，二極管23和24、 26和27以及39和40具有非常高的阻抗，以便 檢測(cè)器17不干擾在連接器11上接收的正常數(shù)據(jù)信號(hào)。這些數(shù)據(jù)信號(hào) 通常具有小于二極管23和24、 二極管26和27以及二極管39和40 的閾值電壓的最大電壓。
為了促進(jìn)檢測(cè)器17的這項(xiàng)功能，二極管24的陰極連接到輸入18 ， 而陽(yáng)極連接到二極管23的陽(yáng)極，二極管23具有連接到返回21的陰極。 二極管26的陰極連接到輸入18，而陽(yáng)極連接到二極管27的陽(yáng)極，二 極管27具有連接到節(jié)點(diǎn)28的陰極。反相器33的輸入連接到節(jié)點(diǎn)28， 而輸出連接到反相器34的輸入，反相器34具有連接到晶體管35的柵 極的輸出。電阻器30的第一端子連接到節(jié)點(diǎn)28和二極管31的陰極。 電阻器30的第二端子連接到返回21,且二極管31的陽(yáng)極連接到返回 21。晶體管35的源極連接到返回21，而漏極連接到鎖存器50的置位 輸入。二極管39的陰極連接到輸入18，而陽(yáng)極連接到二極管40的陽(yáng) 極，二極管40具有連接到晶體管46的柵極的陰極。電阻器42的第一 端子連接到電阻器46的柵極，而第二端子連接到輸入20。 二極管44 的陰極連接到二極管43的陽(yáng)極，二極管43具有連接到輸入20的陰極。 晶體管46的源極連接到輸入20，而漏極通常連接到晶體管48的柵極 和電阻器47的第一端子。電阻器47的第二端子連接到返回21和晶體 管48的源極。晶體管48的漏極連接到鎖存器50的置位輸入。來(lái)自鎖 存器50的Q輸出通常連接到晶體管61的柵極和反相器53的輸入。 反相器53的輸出連接到反相器54的輸入，反相器54具有通常連接到 反相器56的輸入和電容器55的第一端子的輸出。電容器55的第二端 子連接到返回21。反相器56的輸出連接到反相器57的輸入，反相器 57具有連接到晶體管59的柵極的輸出。晶體管59的源極連接到返回 21，而漏極連接到鎖存器50的重置輸入。晶體管61的源極連接到返
回21,而漏極連接到輸出19和電阻器62的第一端子。電阻器62的 第二端子連接到輸入20。
圖3簡(jiǎn)要示出在半導(dǎo)體芯片(die)71上形成的半導(dǎo)體器件或集成 電路70的實(shí)施方式的一部分的放大平面圖。檢測(cè)器17在芯片71上形 成。芯片71還可包括在圖3中為制圖簡(jiǎn)單而沒(méi)有示出的其它電路。檢 測(cè)器17和器件或集成電路70通過(guò)半導(dǎo)體制造技術(shù)在芯片71上形成， 這些技術(shù)對(duì)本領(lǐng)域的技術(shù)人員來(lái)講是公知的。在一種實(shí)施方式中，檢 測(cè)器17可在半導(dǎo)體基底上形成為具有四個(gè)外部導(dǎo)線18-21的集成電 路。
鑒于上述內(nèi)容，顯然公開的是一種新的器件和方法。連同其它特 征包括的是形成一種ESD檢測(cè)器，其具有檢測(cè)第一 ESD事件的第一 通道和檢測(cè)第二 ESD事件的第二通道。配置所述ESD檢測(cè)器以將施 加到一些檢測(cè)器電路的電壓的最大值限制到小于最大ESD電壓的值， 便于檢測(cè)ESD。將電壓轉(zhuǎn)變?yōu)榈诙^低的值便于形成指示ESD被檢 測(cè)的信號(hào)。使用兩個(gè)分離的通道便于檢測(cè)正ESD以及還有負(fù)ESD。
雖然本發(fā)明的主題是用特定的優(yōu)選實(shí)施方式來(lái)描述的，但顯然對(duì) 半導(dǎo)體領(lǐng)域的技術(shù)人員來(lái)說(shuō)許多替換和變化是顯而易見(jiàn)的。例如，限 制電路可由其它電壓限制電路形成，只要電路將最大輸入電壓限制為 小于峰值ESD電壓。電壓變換器可由其它變換器電路形成，只要其它 電路將最大電壓轉(zhuǎn)變?yōu)樾∮谟糜谛纬蓹z測(cè)信號(hào)的電路的最大可允許的 輸入電壓的電壓。此外，可使用其它電路來(lái)代替用于脈沖發(fā)生器49 的電路。此外，為描述清楚而始終使用"連接(connect)，，這個(gè)詞，但是， 其旨在與詞"耦合(couple)"具有相同的含義。相應(yīng)地，"連接"應(yīng)被解釋 為包括直接連接或間接連接。
權(quán)利要求
1.一種靜電放電檢測(cè)器，包括輸入，其用于接收靜電放電；限制電路，其耦合成接收所述靜電放電，所述限制電路配置成響應(yīng)于所述靜電放電的正值而將所述輸入限制為第一電壓，并配置成響應(yīng)于所述靜電放電的負(fù)值而將所述輸入限制為第二電壓；第一電壓變換器，其耦合成接收所述第一電壓，并響應(yīng)性地形成具有小于所述第一電壓的值的第三電壓；具有輸入的第一整形電路，其耦合成接收所述第三電壓并確定正檢測(cè)信號(hào)；第二電壓變換器，其耦合成接收所述第二電壓，并形成具有比所述第二電壓負(fù)得較少的值的第四電壓；以及具有輸入的第二整形電路，其耦合成接收所述第四電壓并確定負(fù)檢測(cè)信號(hào)。
2. 如權(quán)利要求1所述的靜電放電檢測(cè)器，進(jìn)一步包括脈沖發(fā)生 器，所述脈沖發(fā)生器配置成接收所述正檢測(cè)信號(hào)和所述負(fù)檢測(cè)信號(hào)， 并響應(yīng)于所述正檢測(cè)信號(hào)或所述負(fù)檢測(cè)信號(hào)而形成ESD檢測(cè)信號(hào)。
3. 如權(quán)利要求1所述的靜電放電檢測(cè)器，其中所述限制電路包 括耦合在所述靜電放電檢測(cè)器的所述輸入和電壓返回之間的第一對(duì)背 對(duì)背二極管。
4. 如權(quán)利要求3所述的靜電放電檢測(cè)器，其中所述第二電壓變 換器包括耦合在所述輸入和所述第二整形電路的輸入之間的第二對(duì)背 對(duì)背二極管。
5. 如權(quán)利要求4所述的靜電放電檢測(cè)器，其中所述第二電壓變 換器包括耦合在所述第二整形電路的輸入和所述靜電放電檢測(cè)器的電 壓輸入之間的電阻器。
6. —種形成ESD檢測(cè)器的方法，包括 配置第一通道以檢測(cè)正靜電放電并響應(yīng)性地形成正檢測(cè)信號(hào)； 配置第二通道以檢測(cè)負(fù)靜電放電并響應(yīng)性地形成負(fù)檢測(cè)信號(hào)；以及配置所述ESD檢測(cè)器以響應(yīng)于所述正檢測(cè)信號(hào)或所述負(fù)檢測(cè)信 號(hào)而形成ESD檢測(cè)信號(hào)。
7. 如權(quán)利要求6所述的方法，其中配置第一通道以檢測(cè)正靜電 放電并響應(yīng)性地形成正檢測(cè)信號(hào)的所述步驟包括配置所述第一通道 以接收具有第一電壓值的所述正靜電放電并形成具有第二值的第二電 壓，以及響應(yīng)于形成所述第二電壓而形成所述正檢測(cè)信號(hào)。
8. 如權(quán)利要求7所述的方法，進(jìn)一步包括配置所述第一通道以 響應(yīng)于接收所述正靜電放電而將所述ESD檢測(cè)器的輸入上的電壓值 限制為所述第二電壓，將所述第二電壓轉(zhuǎn)變?yōu)榫哂行∮谒龅诙档?第三值的第三電壓，檢測(cè)所述第三電壓，并響應(yīng)性地形成所述正檢測(cè) 信號(hào)。
9. 如權(quán)利要求8所述的方法，其中配置所述第一通道以將所述 ESD檢測(cè)器的輸入上的電壓值限制為所述第二電壓的所述步驟包括 將第一對(duì)背對(duì)背二極管耦合在所述ESD檢測(cè)器的所述輸入和電壓返 回之間，其中所述第一對(duì)背對(duì)背二極管每個(gè)都具有足以傳導(dǎo)大約三十 安培電流的寬度并具有大約為所述第二值的總電壓。
10. —種形成ESD檢測(cè)器的方法，包括配置具有多個(gè)ESD檢測(cè)通道的所述ESD檢測(cè)器，以檢測(cè)負(fù)靜電 放電和正靜電放電，并形成表示所述負(fù)靜電放電或所述正靜電放電的 檢測(cè)的控制信號(hào)。
全文摘要
本發(fā)明涉及一種形成ESD檢測(cè)器的方法及其結(jié)構(gòu)。在一個(gè)實(shí)施方式中，靜電放電檢測(cè)器形成有多個(gè)通道并配置成檢測(cè)正靜電放電和負(fù)靜電放電。
文檔編號(hào)G01R31/00GK101373199SQ20081013166
公開日2009年2月25日 申請(qǐng)日期2008年7月21日 優(yōu)先權(quán)日2007年8月23日
發(fā)明者A·拉拉-阿斯科爾拉, D·M·海明格爾, S·P·羅博 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司