專利名稱：接地電位交越檢測與電源電位交越檢測的檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一檢測電路，特別是指接地電位交越檢測(或稱交越接地電 位檢測)與電源電位交越檢測的檢測電路。
背景技術(shù)：
請參照圖1，其為傳統(tǒng)靠一單電源3以及13個晶體管執(zhí)行接地電位交越 (ground voltage crossing)的檢測電路，所述的13個晶體管構(gòu)成5個電流源，在 圖1中，編號1為一輸入端，編號2為一輸出端；編號14為一 CMOS-type 差動放大電路，其是由p型晶體管7、 10、 11以及n型晶體管8、 9所組成的； p型晶體管18相當(dāng)于一第一電位位移器，視同一第一源極追隨器，以及p型 晶體管17相當(dāng)于第二電位位移器，視同一第二源極追隨器。
所述的電路的作動原理說明如下藉由一電源電位3啟動n型晶體管6， 因此A點(diǎn)電壓被往下拉，進(jìn)而維持恒定，又p型晶體管15、 7、 16、 5、 12的 柵極電位都被固定于A點(diǎn)電位，故晶體管15、 7、 16、 5、 12提供了5個恒定 電流源，B點(diǎn)的電壓因此維持穩(wěn)定。
P型晶體管17為一個源極追隨器，其具有一個柵極接地，其作動如同一 位移電壓器用以提供一拉升殘余電壓(residual voltage)的功能，其可將E點(diǎn)的 殘余電壓拉升以提供CMOS type差動放大電路14第一輸入端的輸入電壓；P 型晶體管18亦為一個源極追隨器，且其作動如同一電壓位移器，柵極接受一 輸入端1饋入待檢測的輸入信號，P型晶體管18與P型晶體管17具有相同的 特性。
因N型晶體管8、 9構(gòu)成一電流鏡，所以Il(I^)通過p型晶體管10時， 將與電流I2(Io)通過p型晶體管11時相同。
4請同時參照圖2A以及圖2B，待檢測的輸入信號L1比接地電位高時，為 輸入端1所接收，CMOS type差動放大電路14的第二輸入端F電位藉由拉升 位移電位18被拉升至一電位L2，同樣地，CMOS type差動放大電路14的第 一輸入端E接地電位藉由拉升位移電位17被拉升至一電位L3;當(dāng)電位L2高 于電位L3時，PMOS晶體管11 二端的電位差因此減低，因此，藉由n型晶 體管13放大輸出端2的電壓后，將減少C點(diǎn)的電壓。
當(dāng)待檢測的輸入信號Ll低于接地電位時為輸入端1所接收，如上述， CMOS type差動放大電路14的第二輸入端F電位與第一輸入端E電位被分別 拉升至一電位L2與L3。然而，電位L2低于電位L3， PMOS晶體管10 二端 的電位差因此增加，因而使得D點(diǎn)電壓減少，因此，在C點(diǎn)的PMOS晶體管 ll二端電位差值為高的，AV2的電位變化低時，將使AV1升高，結(jié)果是輸出 端2電位低，其情形如圖2B所示。
當(dāng)輸入信號L相當(dāng)于接地電位時，CMOS的第二輸入端E的電位以及第 一輸入端F的電位是相等的，因此輸出端2的電位是未定的；輸出端2的電 位將依據(jù)其前后狀態(tài)作相對應(yīng)的改變，例如如輸入信號L從低于接地電位 升高至高于接地電位，輸出端2的電位將由一低狀態(tài)改變?yōu)橐桓郀顟B(tài)，或是 如輸入信號L從高于接地電位降低至低于接地電位，輸出端2的電位將由一 高狀態(tài)改變?yōu)橐坏蜖顟B(tài)，因此當(dāng)輸入信號通過接地時，所述的電路可提供一 檢測接地電位交越的功能。

發(fā)明內(nèi)容
本發(fā)明揭露一檢測電路，檢測一輸入信號交越接地電位或VCC電源電位， 當(dāng)電路使用檢測交越接地電位時，所述的電路包括二個PMOS晶體管，所述 的二 PMOS晶體管分別連接于二個NMOS晶體管，所述的二 PMOS晶體管接 具有一源極，且所述的二源極連接于一電源電位，第二PMOS晶體管的柵極 與漏極是相連接的，第一NMOS晶體管具有一如同輸入端的源極以及一如同輸出端的漏極，所述的源極收回一輸入信號，而第二 NMOS晶體管具有一源極接地；所述的二NMOS晶體管的柵極是相連接的，且亦連接于一偏電壓；若輸入端設(shè)置于第一 PMOS晶體管的源極，且所述的第一NMOS晶體管的源極是接地的，所述的電路亦能夠用來檢測電源電位交越。本發(fā)明的優(yōu)點(diǎn)如下
1. 因?yàn)楸景l(fā)明的電路僅由四個晶體管所構(gòu)成，因此相對于習(xí)知技術(shù)，本發(fā)明可大大減少電流消耗。
2. 只需改變晶體管的通道寬度長度比(W/L)w/(W/L)N2，即可調(diào)高或調(diào)低
交越電位的檢測點(diǎn)。
關(guān)于本發(fā)明所述的檢測電路，可以藉由以下發(fā)明詳述及附圖，得到進(jìn)一步的了解。


圖l，傳統(tǒng)接地電位交越的檢測電路；
圖2A以及圖2B，依據(jù)圖1電路的輸入以及輸出的電位改變；圖3A，依據(jù)本發(fā)明第一實(shí)施例交越接地電位的檢測電路；圖3B以及圖3C，依據(jù)圖3A電路的輸入以及輸出的電位改變；圖4A，依據(jù)本發(fā)明第二實(shí)施例檢測交越Vcc電位的檢測電路；圖4B以及第圖4C，依據(jù)圖4A電路的輸入以及輸出的電位改變。
附圖標(biāo)號
1、 IN輸入端
2、 OUT輸出端
F第一輸入端E第二輸入端3電源電位
6、 8、 9、 13 N型晶體管
65、 7、 10、 11、 12、 15、 16、 17、 18 P型晶體管A、 B、 C、 D、 D2電壓點(diǎn)
14差動放大電路
I0、 Iref、 I! 、 I2 電流
L、 Ll、 L2、 L3、 L4信號
Vin輸入信號V。ut輸出信號
L2、 L3、 AV1、 AV2、 VD2 、 VSG、 VSGP2 電壓電位
Pl、 P2PMOS晶體管
Nl、 N2薩OS晶體管
Vcc電源
BIAS偏壓信號
VtN2起始電位
GND接地電位
具體實(shí)施例方式
如現(xiàn)有技術(shù)所述，不論交越接地電位或交越Vcc的檢測電路皆包含13個晶體管以及5個電流源，因此，傳統(tǒng)的檢測電路是相當(dāng)復(fù)雜且高電流消耗的，對于電池供給電力的設(shè)備是不利的。
針對電池供給電力的設(shè)備，本發(fā)明設(shè)計(jì)出一電路，僅包含四個晶體管以及二個電流源，可節(jié)省電源消耗，如圖3A所示，其為本發(fā)明第一實(shí)施例交越接地電位的檢測電路，是由二個PMOS晶體管P1，P2以及二個NMOS晶體管N1,N2所構(gòu)成的檢測電路。
在所述的電路中，所述的PMOS晶體管Pl, P2的源極共同連接于一電源Vcc，所述的二柵極是相連接的，且所述的二漏極分別與NMOS晶體管Nl與NMOS晶體管N2的漏極相連接，另外，PMOS晶體管P2的柵極更與其本身
7的漏極相連接，NMOS晶體管Nl, N2的柵極共同連接于一偏壓信號BIAS，NMOS晶體管N2的源極是接地的，但NMOS晶體管Nl的源極與一輸入信號IN相連接，NMOS晶體管Nl的漏極作為一輸出端OUT 。
所述的交越接地電位檢測電路的運(yùn)作說明如下請同時參照圖3B以及圖3C，當(dāng)一輸入信號VjN的電位高于接地電位或輸入端浮置，當(dāng)高于NMOS晶體管N2啟始電位VtN2的電位VmAs施加于NMOS晶體管Nl、 N2的柵極，即NMOS晶體管N2呈啟動狀態(tài)，且進(jìn)入三態(tài)，但NMOS晶體管Nl呈關(guān)閉狀態(tài)，因?yàn)閂BIAS-VtN1-VN<0，因此產(chǎn)生12,而I產(chǎn)0，沒有電流通過PMOS晶體管P1，因而將輸出端OUT的電位拉升至VCC。
當(dāng)輸入信號VIN的電位減少至接近接地電位(>0+)時，VBIAS-VtN1 - V1N的總合會稍大于0，且電流I,開始流動，亦即，1-0，但仍然小于12，在這個狀況下，VD2 < VCC - VSG+ abs(Vtp2)，在abs(Vtp2), VSG的VSG+ abs(V一分別為一啟始電壓的絕對值以及一 PMOS晶體管P2源極至柵極的電壓；PMOS晶體管Pl， P2將進(jìn)入一飽和狀態(tài)，因此輸出端OUT的電壓VouT仍然拉升至接
近vcc。
當(dāng)輸入信號V!n的電位等于接地電位時，所述的電路變成一電流鏡，因此
12= h，輸出端OUT的電壓VouT在VCC以及GND之中。當(dāng)輸入信號V^的電位低于接地電位時，I, > 12，且Vw與Vb,as將使NMOS晶體管N1進(jìn)入一飽和狀態(tài)，輸出端OUT的電壓V。uT仍然維持在低狀態(tài)。因此，輸出端OUT的電壓VouT將由高轉(zhuǎn)為低，或是由低轉(zhuǎn)為高，輸入信號V^交越接地電位時將能夠被檢測到。
上述的實(shí)施例是建立于NMOS晶體管N1,N2的大小相等，若NMOS晶體管N1的大小比例與NMOS晶體管N2不同，則可調(diào)高交越電位或調(diào)低交越電位，不限于接地電位的交越檢測。
上述電路也可以如下變化以檢測一交越VCC電位的輸入信號IN如圖4A所示，晶體管的數(shù)量，形式以及連接方式與圖3A相似，不同之處在于輸入端IN的位置，請參照圖4A，其為本發(fā)明的第二最佳實(shí)施例，輸入端IN設(shè)置于PMOS晶體管Pl的源極，跨VCC檢測電路的輸入信號IN的說明將于以下詳細(xì)敘述。
請參照圖4A，當(dāng)輸入信號IN的電壓是接地的或低于接地電位，高于NMOS晶體管N2電壓VtN2的電壓VBIAS將應(yīng)用于NMOS晶體管N2 ， Nl的柵極，因?yàn)閂BIAS-VtN2 > 0，因此NMOS晶體管N2呈開啟狀態(tài)，且使其進(jìn)入三態(tài)，此時電壓VD2<VCC-VSGP2+abs(Vtp2)， 一恒定電流l2流通過NMOS晶體管N2至接地，沒有電流流通過PMOS晶體管Pl (^=0)，輸出電壓OUT系維持低狀態(tài)。
當(dāng)輸入信號IN的電位由接地電位拉升時(仍然低于VCC)，電流I,開始流動，且流通過NMOS晶體管N1至接地，VmAs電壓以及電流I,使NMOS晶體管N1進(jìn)入三態(tài)，此時I^〈12，因此輸出端OUT的電壓維持低狀態(tài)。當(dāng)輸入信號IN的電位等于VCC時，所述的電路變?yōu)橐浑娏麋R，所述的電流鏡具有一鏡像電流h，通過PMOS晶體管P1的鏡像電流I,與通過PMOS晶體管P2的參考電流12相等的，輸出端OUT的電位被拉升至VCC，因此跨VCC電位的輸入信號IN將被檢測到，請參照圖4B以及第圖4C，所述的輸入信號改變且所述的輸出信號改變。
本發(fā)明的優(yōu)點(diǎn)如下
1. 因?yàn)楸景l(fā)明的電路僅由四個晶體管所構(gòu)成，因此相對于現(xiàn)有技術(shù)，本發(fā)明可大大減少電流消耗。
2. 只需改變晶體管的通道寬度長度比(W/LV,/(W/LV2，即可調(diào)高或調(diào)低交越電位的檢測點(diǎn)。
本發(fā)明雖以較佳實(shí)例闡明如上，然其并非用以限定本發(fā)明的精神與發(fā)明實(shí)體僅止于上述實(shí)施例。所以，在不脫離本發(fā)明的精神與范圍內(nèi)所作的修改，均應(yīng)包括在權(quán)利要求書所界定的范圍內(nèi)。
9
權(quán)利要求
1.一種檢測電路，用以檢測交越一指定電壓的輸入信號，其特征在于，所述的檢測電路包含一第一PMOS晶體管、一第二PMOS晶體管、一第一NMOS晶體管以及一第二NMOS晶體管，其中所述的第一PMOS晶體管以及所述的第二PMOS晶體管皆具有一柵極，所述的二柵極皆與所述的第二PMOS晶體管以及所述的第二NMOS晶體管的漏極相連接，且所述的第一NMOS晶體管以及所述的第二NMOS晶體管亦皆具有一柵極，所述的二柵極皆連接于一BIAS電壓，所述的第二NMOS晶體管的源極接地，而所述的第二PMOS晶體管的源極連接于一電源電位，所述的第一PMOS晶體管以及所述的第一NMOS晶體管的漏極連接于一輸出端；以及當(dāng)所述的指定電壓為接地電位時，所述的第一NMOS晶體管的源極連接于所述的輸入信號，且所述的第一PMOS晶體管的源極連接于所述的電源電位；當(dāng)所述的指定電壓為電源電位時，所述的第一NMOS晶體管的源極接地，且第一PMOS晶體管的源極連接于所述的輸入信號。
2. 如權(quán)利要求1所述的檢測電路，其特征在于，所述的指定電壓相對于 所述的接地電位可作微調(diào)，根據(jù)所述的第二NMOS晶體管與第一NMOS晶體 管大小的比例而決定。
3. 如權(quán)利要求1所述的檢測電路，其特征在于，所述的指定電壓相對于 所述的電源電位可作微調(diào)，根據(jù)所述的第二 PMOS晶體管與第一 PMOS晶體 管大小的比例而決定。
4. 一種檢測交越接地電位電路，用以檢測輸入信號交越接地電位，其特 征在與，所述的檢測交越接地電位電路包含一第一PMOS晶體管，具有一源極，所述的源極連接一電源電位； 一第二PMOS晶體管，具有一源極以及一柵極，所述的源極連接所述的電源電位，所述的柵極連接其漏極以及所述的第一PMOS晶體管的柵極； 一第一NMOS晶體管，具有一漏極以及一源極，所述的漏極連接所述的第一PMOS晶體管的漏極，所述的源極提供一輸入信號；以及一第二NMOS晶體管，具有一接地源極、 一漏極，以及一柵極，所述的漏極與所述的第二PMOS晶體管的漏極相連接，所述的柵極與第一NMOS晶體管的柵極以及一BIAS電壓相連接。
5. 如權(quán)利要求4所述的檢測交越接地電位電路，其特征在于，所述的接 地電位可微調(diào)，根據(jù)所述的第二NMOS晶體管與第一NMOS晶體管大小的比 例而決定。
6. —種檢測電源電位交越電路，用以檢測輸入信號交越電源電位，其特 征在于，所述的檢測電源電位交越電路包含一第一PMOS晶體管，具有一源極，所述的源極連接一電源電位；一第二PMOS晶體管，具有一源極以及一柵極，所述的源極連接所述的 電源電位，所述的柵極連接其漏極以及所述的第一PMOS晶體管的柵極；一第一NMOS晶體管，具有一漏極以及一源極，所述的漏極連接所述的 第一PMOS晶體管的漏極，所述的源極接地；以及一第二NMOS晶體管，具有一接地源極、 一漏極，以及一柵極，所述的 源極提供一輸入信號，所述的漏極與所述的第二PMOS晶體管的漏極相連接， 所述的柵極與第一NMOS晶體管的柵極以及一BIAS電壓相連接。
7. 如權(quán)利要求6所述的檢測電源電位交越電路，其特征在于所述的電源 電位可微調(diào)，根據(jù)所述的第二PMOS晶體管與第一PMOS晶體管大小的比例 而決定。
全文摘要
本發(fā)明是關(guān)于接地電位交越檢測與電源電位交越檢測的檢測電路，所述的檢測電路用以檢測一通過接地電位的交越輸入信號，所述的電路包含二個PMOS晶體管以及二個NMOS晶體管，且其相互連接的，PMOS晶體管具有連接至一電源電位的源極，相連接在一起的柵極，以及第二PMOS晶體管的漏極，第一NMOS晶體管具有一源極，做為一輸入端以接收一輸入信號，以及具有一漏極，做為一輸出端，且所述的第二NMOS晶體管具有一源極接地，二NMOS晶體管的柵極相連接在一起，且共同與一偏電壓相連接；若輸入端設(shè)置于第一PMOS晶體管的源極，且第一NMOS晶體管的源極是接地的，則所述的電路亦能用來檢測一通過電源電位的交越輸入信號。本發(fā)明的電路僅由四個晶體管所構(gòu)成大大減少電流消耗。
文檔編號G01R19/00GK101650382SQ200810129869
公開日2010年2月17日 申請日期2008年8月14日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者明 傅 申請人:新德科技股份有限公司