專利名稱：基于niosⅱ微處理器的三相電能計(jì)量芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一種基于NIOSII微處理器的三相電能計(jì)量SOPC (System On Programmable Chip)芯片，尤其是指集成了三相電能表所需的全部核心電路(微 處理器，電能計(jì)量芯片、各種控制器與通信接口等)，設(shè)計(jì)者可以根據(jù)需要對(duì)芯 片的硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等進(jìn)行靈活構(gòu)建與編程，從而在相當(dāng)短的 周期內(nèi)用很低的成本就可以開發(fā)出目標(biāo)產(chǎn)品。屬于儀器儀表技術(shù)領(lǐng)域。(二) 背景技術(shù)-在中國的電能表市場(chǎng)上，電子式電能表約占30 40%，其中單相電子式電 能表的年需求量穩(wěn)定為2000萬只左右，三相電子式電能表已增長(zhǎng)到600萬只以 上。電子式電能表具有精度高、功能強(qiáng)、壽命長(zhǎng)等優(yōu)點(diǎn)，剩余60 70%的傳統(tǒng) 機(jī)械表正逐漸被電子式電能表所替代。電子式電能表漸成主角為其核心器件一 一電能計(jì)量芯片帶來巨大的市場(chǎng)機(jī)會(huì)。電能計(jì)量芯片的技術(shù)水平直接決定了電 子式電能表的各項(xiàng)性能指標(biāo)，例如電子式電能表的計(jì)量精度、可靠性和長(zhǎng)期使 用壽命等。目前在國內(nèi)，單、三相電能表的設(shè)計(jì)規(guī)范還不是很嚴(yán)格。各個(gè)電能表制造 廠家在對(duì)三相電能表的功能設(shè)計(jì)上都沒有明確的標(biāo)準(zhǔn)，基本上是按照客戶提出 的要求，選擇市場(chǎng)上已有的CPU、電能計(jì)量芯片及外圍硬件模塊進(jìn)行具體的設(shè) 計(jì)。這樣，每次不同功能要求的設(shè)計(jì)項(xiàng)目都需要對(duì)原有的軟硬件設(shè)計(jì)方案做出 相應(yīng)的調(diào)整。其中，對(duì)硬件設(shè)計(jì)方案的改變可能會(huì)對(duì)產(chǎn)品安全可靠性造成很大 的影響，同時(shí)也會(huì)給設(shè)計(jì)制造廠家?guī)砀嗟耐顿Y及不便。如果能夠?qū)㈦娔鼙硭璧娜亢诵碾娐?例如微處理器，電能計(jì)量芯片、 各種控制器與通信接口等)放在同一芯片上，就可以大幅縮小整個(gè)系統(tǒng)所占的 面積，同時(shí)還會(huì)減少外圍驅(qū)動(dòng)接口單元及電路板間的信號(hào)傳遞，加快微處理器 數(shù)據(jù)處理的速度，內(nèi)嵌的線路還可以避免外部電路板上信號(hào)傳遞所造成的系統(tǒng)干擾。目前國內(nèi)外僅有少數(shù)幾個(gè)集成電路企業(yè)設(shè)計(jì)和生產(chǎn)電能計(jì)量芯片，可以歸 納為以下幾個(gè)特點(diǎn)*大部分芯片在功能上以全定制的ASIC (Application Specific Integrated Circuit)芯片為主，只完成計(jì)量，片內(nèi)不集成MCU (Micro Control Unit)。因而SOC(System On Chip)單芯片的設(shè)計(jì)是電能芯片的 一個(gè)研究熱點(diǎn)。*國外最新研制了三相S0C單芯片(71M6513)，但片內(nèi)集成的是8051單片 機(jī)，由于8051單片機(jī)是IP(IntelligervtPropriety)硬核，體系結(jié)構(gòu)不 可變，因此這種SOC芯片的靈活性差，價(jià)格高。 *國內(nèi)也朝SOC單芯片方向發(fā)展，目前，只有珠海炬力一家公司在05年 研制了一款單相SOC芯片(ATT7023))，但該款芯片只能用于單相電能 計(jì)量，相對(duì)來說性能指標(biāo)較低(精度0.5級(jí))，目前還沒有掛網(wǎng)使用。 其中，S0C，即為System On Chip :片上系統(tǒng)(系統(tǒng)級(jí)芯片)， 一種結(jié)合了 許多功能模塊和微處理器核心的單芯片電路系統(tǒng)。是一種在結(jié)構(gòu)上以嵌入式系 統(tǒng)結(jié)構(gòu)為基礎(chǔ)，集軟硬件與一體的系統(tǒng)級(jí)芯片。而S0PC，即為System On Programmable Chip :片上可編程系統(tǒng)，或者說 是基于大規(guī)模FPGA (Field Programmable Gate Array,即現(xiàn)場(chǎng)可編程門陣列) 解決方案的S0C。它是現(xiàn)代計(jì)算機(jī)輔助技術(shù)、EDA (Electronic Design Automation)技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。SOPC技術(shù)的目標(biāo)就 是試圖將盡可能大而完善的電子系統(tǒng)，包括嵌入式處理器系統(tǒng)、接口系統(tǒng)、硬 件協(xié)處理器或加速器系統(tǒng)、DSP系統(tǒng)、存儲(chǔ)電路以及數(shù)字系統(tǒng)等，在單一的FPGA 中實(shí)現(xiàn)，使得所設(shè)計(jì)的電路系統(tǒng)在其規(guī)模、可靠性、體積、功耗、功能、性能 指標(biāo)、上市周期、開發(fā)成本、產(chǎn)品維護(hù)及其硬件升級(jí)等方面實(shí)現(xiàn)最優(yōu)化。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于NIOSII微處理器的三相電能計(jì)量SOPC芯 片，主要面向三相電能表的設(shè)計(jì)，設(shè)計(jì)者可以根據(jù)用戶需求對(duì)該芯片的硬件結(jié) 構(gòu)、功能特點(diǎn)、資源占用等進(jìn)行靈活構(gòu)建，從而在相當(dāng)短的周期內(nèi)用很低的成本就可以開發(fā)出目標(biāo)產(chǎn)品，而不是被動(dòng)地跟隨和使用市場(chǎng)上己有的mcu進(jìn)行"僵 硬的硬件連結(jié)和拼裝"。本發(fā)明一種基于Niosn微處理器的三相電能計(jì)量sopc芯片，該芯片內(nèi)部包括AD控制器，F(xiàn)IFO (First In First 0ut，即先進(jìn)先出數(shù)據(jù)緩存器)，電能 計(jì)量、配置寄存器、NIOSII軟核微處理器、日歷時(shí)鐘接口， DFC (Digital to Frequency Converter,即數(shù)字頻率變換器)，IIC接口以及LCD控制器等部分。其中，AD控制器的輸入為信號(hào)采集板上采集到的三相電壓和三相電流(6 個(gè)通道的串行數(shù)據(jù))，AD控制器是按照AD73360芯片的時(shí)序，將輸入的6個(gè)通 道的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并存儲(chǔ)在相應(yīng)的FIFO中；6通道的FIFO保存AD 控制器送來的6通道1個(gè)周波的AD數(shù)據(jù)，以便后面的運(yùn)算使用，這樣做還有 一個(gè)好處就是電能計(jì)量模塊可以實(shí)現(xiàn)流水線結(jié)構(gòu)，加快運(yùn)算速度；電能計(jì)量模 塊主要是利用FPGA實(shí)現(xiàn)電能的有功、無功和視在功率的計(jì)量；配置寄存器中保 存配置數(shù)據(jù)、歷史電量數(shù)據(jù)、凍結(jié)數(shù)據(jù)等等；NIOS II軟核微處理器完成整個(gè) 電能計(jì)量芯片的調(diào)度工作；日歷時(shí)鐘接口與外部的日歷時(shí)鐘芯片相連，為芯片 提供時(shí)鐘信息，供NIOS II軟核微處理器使用，從而構(gòu)成復(fù)費(fèi)率電能表；DFC 模塊就是將計(jì)量后的電能值轉(zhuǎn)換成脈沖的個(gè)數(shù)輸出，以便校表；iic接口控制 外部的IIC只讀存儲(chǔ)器AT24C256，AT24C256是美國ATMEL公司的二線串行電 擦寫可編程只讀存儲(chǔ)器；lcd控制器實(shí)現(xiàn)lcd的驅(qū)動(dòng)功能。本發(fā)明一種基于niosii微處理器的三相電能計(jì)量芯片，其優(yōu)點(diǎn)及功效在 于該芯片集成了三相電能表所需的全部核心電路(微處理器，計(jì)量芯片、各 種控制器與通信接口等)，可以大幅縮小三相電能表的體積，同時(shí)還會(huì)減少外圍 驅(qū)動(dòng)接口單元及電路板間的信號(hào)傳遞，加快微處理器數(shù)據(jù)處理的速度，內(nèi)嵌的線路還可以避免外部電路板上信號(hào)傳遞所造成的系統(tǒng)干擾；芯片本身可以在最 簡(jiǎn)單的低端應(yīng)用中充當(dāng)獨(dú)立的電能表；芯片集成度高，可靠性強(qiáng)，具有可重構(gòu) 性。(四)


圖l所示為電能計(jì)量SOPC芯片內(nèi)部框圖。(五)
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步闡述。本發(fā)明提出了一個(gè)完整的三相電能計(jì)量SOPC芯片的前端設(shè)計(jì)方案，并立足 于實(shí)際的具體應(yīng)用，給出基于Altera公司的32位NIOSII微處理器的FPGA實(shí) 現(xiàn)方案。該系統(tǒng)方案同樣可以應(yīng)用到單相電能表SOPC芯片設(shè)計(jì)中，只是需要修 改相應(yīng)的計(jì)量算法和調(diào)整系統(tǒng)軟件中相應(yīng)的模塊就可以了。1.本設(shè)計(jì)采用NIOSII軟核微處理器的原因Altera公司的推出的N工0S II軟核微處理器主要特性包括高效靈活的處理 器模塊，可以通過軟件配置成16位或32位的中央處理單元(RISC結(jié)構(gòu))，并 可選擇不同的內(nèi)部存儲(chǔ)器大小，其最高執(zhí)行速度可達(dá)50MHz;具有多種其它功 能模塊的選擇(SDRAM控制器、MRT控制器、PCI接口模塊、LCD接口模塊、MAC 接口模塊等多種功能模塊)。目前，基于FPGA設(shè)計(jì)SOC有兩種方案基于FPGA嵌入IP硬核以及基于 FPGA嵌入IP軟核。IP硬核(例如ARM核，Power PC核，以及單片機(jī)核)，IP 軟核(Altera公司的NIOSII軟核以及Xilinx公司的MicroBlaze軟核)。* IP軟核相對(duì)于IP硬核植入FPGA的優(yōu)越性(1) 硬核一般來自第3方公司，F(xiàn)PGA廠商通常無法直接控制其知識(shí)產(chǎn)權(quán) 費(fèi)用，從而導(dǎo)致FPGA器件價(jià)格相對(duì)偏高。軟核是FPGA廠商推出的非第3方產(chǎn) 品，通常用戶無需支付知識(shí)產(chǎn)權(quán)費(fèi)用。(2) 硬核是預(yù)先植入的，設(shè)計(jì)者無法根據(jù)實(shí)際需要改變處理器的結(jié)構(gòu)。 軟核則是用戶可隨意配置和構(gòu)建的嵌入式系統(tǒng)微處理器IP核。(3) 硬核無法裁減處理器硬件資源以降低FPGA成本。而軟核則可以隨意裁減。* NIOSII軟核與MicroBlaze軟核的對(duì)比(1) NIOSII可植入的FPGA系列幾乎沒有限制。(2) 在開發(fā)工具的完備性、對(duì)常用的嵌入式操作系統(tǒng)支持方面，NIOSII 者卩優(yōu)于MicroBlaze。(3)就成本而言，NIOSII是Altera推出的非第3方產(chǎn)品，故用戶通常 無需支付知識(shí)產(chǎn)權(quán)費(fèi)用。NIOSII的使用費(fèi)用僅僅是其占用的FPGA邏輯資源。 2.電能計(jì)量SOPC芯片設(shè)計(jì)方案如圖1所示，該芯片內(nèi)部包括AD控制器，F(xiàn)IFO (First In First Out,即 先進(jìn)先出數(shù)據(jù)緩存器)，電能計(jì)量、配置寄存器、NIOSII軟核微處理器、日歷 時(shí)鐘接口， DFC (Digital to Frequency Converter,即數(shù)字頻率變換器)， IIC接口，以及LCD控制器等部分。其中，AD控制器的輸入為信號(hào)采集板上采集到的三相電壓和三相電流(6 個(gè)通道的串行數(shù)據(jù))，AD控制器是按照美國AD公司16位的i:-AA/D芯片 AD73360的時(shí)序，將輸入的6個(gè)通道的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并存儲(chǔ)在相應(yīng) 的FIFO中；6通道的FIF0保存AD控制器送來的6通道1個(gè)周波的AD數(shù)據(jù)， 以便后面的運(yùn)算使用，這樣做還有一個(gè)好處就是電能計(jì)量模塊可以實(shí)現(xiàn)流水線 結(jié)構(gòu)，加快運(yùn)算速度；電能計(jì)量模塊主要是利用FPGA實(shí)現(xiàn)電能的有功、無功和 視在功率的計(jì)量。配置寄存器中保存配置數(shù)據(jù)、歷史電量數(shù)據(jù)、凍結(jié)數(shù)據(jù)等等; NIOS II軟核微處理器完成整個(gè)電能計(jì)量芯片的調(diào)度工作；日歷時(shí)鐘接口與外 部的日歷時(shí)鐘芯片相連，為芯片提供時(shí)鐘信息，供NIOSII軟核微處理器使用， 從而構(gòu)成復(fù)費(fèi)率電能表。日歷時(shí)鐘芯片選用美國達(dá)拉斯公司的涓流充電時(shí) 間芯片DS1302; DFC變換就是將計(jì)量后的電能值轉(zhuǎn)換成脈沖的個(gè)數(shù)輸出，以便 校表；IIC接口控制外部的1IC只讀存儲(chǔ)器AT24C256， AT24C256是美國ATMEL 公司的二線串行電擦寫可編程只讀存儲(chǔ)器存儲(chǔ)器；LCD控制器實(shí)現(xiàn)外部LCD 的驅(qū)動(dòng)功能，LCD選用北京青云的LCM128645ZK。
權(quán)利要求
1、一種基于NIOSII微處理器的三相電能計(jì)量芯片，該芯片內(nèi)部包括AD控制器，先進(jìn)先出數(shù)據(jù)緩存器，電能計(jì)量、配置寄存器、NIOSII軟核微處理器、日歷時(shí)鐘接口，數(shù)字頻率變換器，IIC接口以及LCD控制器等部分；其特征在于AD控制器的輸入為信號(hào)采集板上采集到的三相電壓和三相電流，即6個(gè)通道的串行數(shù)據(jù)，AD控制器按照AD73360芯片的時(shí)序，將輸入的6個(gè)通道的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并存儲(chǔ)在相應(yīng)的先進(jìn)先出數(shù)據(jù)緩存器中；6通道的先進(jìn)先出數(shù)據(jù)緩存器保存AD控制器送來的6通道1個(gè)周波的AD數(shù)據(jù)，以便后面的運(yùn)算使用，這樣做還有一個(gè)好處就是電能計(jì)量模塊可以實(shí)現(xiàn)流水線結(jié)構(gòu)，加快運(yùn)算速度；電能計(jì)量模塊是利用現(xiàn)場(chǎng)可編程門陣列實(shí)現(xiàn)電能的有功、無功和視在功率的計(jì)量；配置寄存器用于保存配置數(shù)據(jù)、歷史電量數(shù)據(jù)、凍結(jié)數(shù)據(jù)等等；NIOSII軟核微處理器完成整個(gè)電能計(jì)量芯片的調(diào)度工作，如實(shí)現(xiàn)費(fèi)率時(shí)段切換，響應(yīng)串口命令，凍結(jié)歷史電量數(shù)據(jù)，LCD顯示刷新，故障記錄報(bào)警等功能；日歷時(shí)鐘接口與外部的日歷時(shí)鐘芯片相連，為芯片提供時(shí)鐘信息，供NIOSII軟核微處理器使用，以便構(gòu)成復(fù)費(fèi)率電能表；數(shù)字頻率變換器就是將計(jì)量后的電能值轉(zhuǎn)換成脈沖的個(gè)數(shù)輸出，以便校表；IIC接口控制外部的IIC只讀存儲(chǔ)器；LCD控制器實(shí)現(xiàn)外部LCD的驅(qū)動(dòng)功能。
全文摘要
本發(fā)明一種基于NIOS II微處理器的三相電能計(jì)量芯片，包括AD控制器，先進(jìn)先出數(shù)據(jù)緩存器，電能計(jì)量、配置寄存器、NIOS II軟核微處理器、日歷時(shí)鐘接口，數(shù)字頻率變換器，IIC接口以及LCD控制器等AD控制器的輸入為采集到的三相電壓和三相電流，即6個(gè)通道的串行數(shù)據(jù)，AD控制器將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)并存儲(chǔ)在先進(jìn)先出數(shù)據(jù)緩存器中；先進(jìn)先出數(shù)據(jù)緩存器保存AD數(shù)據(jù)；電能計(jì)量模塊實(shí)現(xiàn)電能有功、無功和視在功率計(jì)量；配置寄存器保存配置數(shù)據(jù)、歷史電量數(shù)據(jù)、凍結(jié)數(shù)據(jù)；NIOS II軟核微處理器完成電能計(jì)量芯片調(diào)度；日歷時(shí)鐘接口與外部日歷時(shí)鐘芯片相連；數(shù)字頻率變換器將計(jì)量后的電能值轉(zhuǎn)換成脈沖個(gè)數(shù)輸出；IIC接口控制外部IIC只讀存儲(chǔ)器；LCD控制器實(shí)現(xiàn)外部LCD驅(qū)動(dòng)。
文檔編號(hào)G01R22/10GK101256209SQ20081010274
公開日2008年9月3日 申請(qǐng)日期2008年3月26日 優(yōu)先權(quán)日2008年3月26日
發(fā)明者永 關(guān), 袁慧梅 申請(qǐng)人:首都師范大學(xué)