專利名稱：具有通用數(shù)字接口的全球定位系統(tǒng)前端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻(RF)信號(hào)處理集成電路與基帶處理器之間的接口。具體 地，本發(fā)明涉及用于全球定位系統(tǒng)(GPS)應(yīng)用的RF信號(hào)處理集成電路與移動(dòng) 設(shè)備的、由通用數(shù)字信號(hào)處理器或通用微處理器實(shí)現(xiàn)的基帶處理器之間的接。
背景技術(shù)：
GPS接收機(jī)典型地包括RF "前端"集成電路(RFIC)和數(shù)字信號(hào)處理集成 電路("基帶處理器，，)。該基帶處理器常常以特定用途集成電路(ASIC)實(shí)現(xiàn)或 者被編程到一個(gè)或多個(gè)現(xiàn)場(chǎng)可編程門陣列(FPGA)中。RF IC通過天線從GPS 衛(wèi)星接收信號(hào)，將GPS信號(hào)下轉(zhuǎn)換(down-convert)到中頻，對(duì)下轉(zhuǎn)換后的信號(hào) 進(jìn)行濾波，并以規(guī)定的采樣數(shù)據(jù)速率將濾波后的信號(hào)數(shù)字化。然后，RFIC將 數(shù)字化的樣本提供給基帶處理器，該基帶處理器從數(shù)字化的樣本中"獲取" (即，檢觀'J)一個(gè)或多個(gè)GPS衛(wèi)星("所獲取的衛(wèi)星，，)的信號(hào)。所獲取的衛(wèi)星的 信號(hào)然后被用于計(jì)算接收機(jī)與每個(gè)所獲取的衛(wèi)星之間的距離("范圍")。所獲 取的衛(wèi)星的范圍然后可以被用于確定接收機(jī)的位置。
直到最近，基帶處理器常常是專門設(shè)計(jì)來用于GPS應(yīng)用中要求的高速數(shù) 字信號(hào)處理的專用集成電路(例如，相關(guān)引擎(correlation engine)),并且可以包 括硬件組件和軟件組件二者。每個(gè)GPS衛(wèi)星的信號(hào)特征在于調(diào)制載波信號(hào)的 唯一碼向量(uniquecode vector)。在一個(gè)實(shí)現(xiàn)中，碼向量是每毫秒重復(fù)的、1023 比特的偽隨機(jī)噪聲或碼(即，在1.023MHz的"碼片(chipping)"速率上)。傳統(tǒng) 地，公共頻率(common frequency)f。 = 1.023 MHz,其是兩個(gè)GPS頻率1575.42 MHz與1227.6 MHz的公約數(shù)，被用作GPS應(yīng)用的設(shè)計(jì)參數(shù)。在現(xiàn)有技術(shù)中， 通常使用4f。的中頻，其要求16f。的采樣速率以便避免由于混疊(aliasing)引起 的偽像(artifact)。因此，在現(xiàn)有技術(shù)中，通常以16f。提供采樣速率。在2比特 或3比特的樣本分辨率(即，對(duì)于每個(gè)樣本，符號(hào)位(bit)加上一個(gè)或兩個(gè)幅度 (magnitude)比特)，以至少每秒32_48兆比特(K48Mbs)的比特速率將數(shù)字化的樣本傳遞到數(shù)字信號(hào)處理集成電路。
鑒于支持成功的衛(wèi)星獲取需要的這一 高樣本速率，而由于通用微處理器
的一個(gè)或多個(gè)簡(jiǎn)單工業(yè)標(biāo)準(zhǔn)串行數(shù)據(jù)接口不支持所需的32-48 Mbs的高數(shù)據(jù) 速率，所以不使用通用微處理器或現(xiàn)貨供應(yīng)的(off-the-shelf)(即，工業(yè)標(biāo)準(zhǔn))數(shù) 字信號(hào)處理器。即使在這樣的通用處理器中存在復(fù)雜的高速數(shù)據(jù)接口，這些 復(fù)雜接口也需要RF IC具有大量的接口邏輯資源。因此，在現(xiàn)有技術(shù)中，作 為用于GPS信號(hào)的基帶處理器，定制設(shè)計(jì)(custom-designed)的信號(hào)處理集成 電路是優(yōu)選的。典型地，這樣的定制設(shè)計(jì)的信號(hào)處理集成電路使用專用數(shù)據(jù) 接口來處理來自RF IC的高數(shù)據(jù)速率的連續(xù)數(shù)據(jù)傳輸。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)實(shí)施例，用于全球定位系統(tǒng)(GPS)應(yīng)用的射頻集成電路 將來自外部源的射頻GPS信號(hào)與低于4f。的預(yù)定中頻混頻(mix)。在一個(gè)實(shí)施 例中，提供鏡像抑制混頻器(image reject mixer)以用于該混頻操作?？梢詫⒅?頻選擇為例如1.5f。。然后，中頻濾波器對(duì)中頻GPS信號(hào)進(jìn)行頻帶限制 (band-limit),在距中頻一半期望帶寬的頻率處(例如，對(duì)于具有2MHz帶寬的 基帶GPS信號(hào)，在3.5MHz附近)滾降(rolloff)。自動(dòng)增益控制電路將濾波后 的中頻GPS信號(hào)放大至適當(dāng)?shù)碾妷弘娖健Ｈ缓?，放大后的中頻GPS信號(hào)被模 數(shù)轉(zhuǎn)換器以高于兩倍中頻的預(yù)定采樣速率數(shù)字化，以提供預(yù)定的比特?cái)?shù)目的 樣本，然后，通過工業(yè)標(biāo)準(zhǔn)串行總線(例如，同步外圍總線)提供所述樣本，以 用于由通用微處理器進(jìn)行的基帶處理。
在一個(gè)實(shí)施例中，預(yù)定采樣速率大體上為6f。。
在一個(gè)實(shí)施例中，提供校準(zhǔn)電路(calibration circuit)以設(shè)置中頻濾波器的通帶。
在一個(gè)實(shí)施例中，預(yù)定采樣速率與預(yù)定的比特?cái)?shù)目的乘積小于或等于工 業(yè)標(biāo)準(zhǔn)串行總線的數(shù)據(jù)速率。
在一個(gè)實(shí)施例中，對(duì)于2MHz帶寬濾波器，預(yù)定頻率大體上在3.5 MHz 處衰減，而對(duì)于lMHz帶寬濾波器，預(yù)定頻率大體上在4.0MHz處衰減。
在一個(gè)實(shí)施例中，射頻集成電路在多種節(jié)電狀態(tài)下操作。
本發(fā)明使用在通用微處理器中可找到的一般接口或工業(yè)標(biāo)準(zhǔn)接口 。這樣 的一般接口僅僅要求通用微處理器和RF集成電路兩者上的最小數(shù)目的引腳。當(dāng)考慮下面的詳細(xì)描述以及附圖時(shí)，將更好地理解本發(fā)明。


圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于支持GPS應(yīng)用的移動(dòng)設(shè)備中的硬
件結(jié)構(gòu)ioo的系統(tǒng)框圖。
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的RF IC 104的框圖。 圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的、大體上在3.5 MHz附近的頻率 處衰減的IF濾波器204的通帶301。
圖4示出將RF IC 104連接(interface)到SPI 113的SPI控制電路400的一
種實(shí)現(xiàn)。
為了便于附圖之間的交叉引用，為附圖中的相同元素提供相同的參考標(biāo)號(hào)。
具體實(shí)施例方式
本發(fā)明提供一種移動(dòng)設(shè)備，其使用通用微處理器或數(shù)字信號(hào)處理器來執(zhí) 行全球定位系統(tǒng)(GPS)應(yīng)用，其中通過傳統(tǒng)數(shù)據(jù)接口將數(shù)字化的GPS信號(hào)從 射頻信號(hào)處理電路提供到所述通用微處理器或數(shù)字信號(hào)處理器。
圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于支持GPS應(yīng)用的移動(dòng)設(shè)備中的硬 件結(jié)構(gòu)100的系統(tǒng)框圖。如圖1中所示，硬件結(jié)構(gòu)100包括(i)可選帶通濾 波器101，其通過天線114從衛(wèi)星接收GPS信號(hào)；(ii)低噪聲放大器(LNA)102; (iii)可選帶通濾波器103; (iii)射頻(RF)"前端"集成電路("RF IC" )104，其 將放大的衛(wèi)星信號(hào)下轉(zhuǎn)換和數(shù)字化；以及(iv)基帶處理器105,其在該實(shí)施例 中由通用微處理器或數(shù)字信號(hào)處理器實(shí)現(xiàn)。基帶處理器105執(zhí)行用于GPS應(yīng) 用的數(shù)字信號(hào)處理。在該實(shí)施例中，RFIC 104在端子106處接收第一電源電
壓(Vana),在端子108處接收第二電源電壓(VoD)，在端子107處接收輸入-輸
出電源電壓0/10)。如果輸入-輸出所需的電壓電平與電壓Vdd是一致的，則
不需要電壓VI0。第一電源電壓V咖與第二電源電壓VDD優(yōu)選地被隔離開。
可選地，RFIC 104可以在端子109處接收外部基準(zhǔn)時(shí)鐘信號(hào)。可替換地，可 以由跨接在端子109和IIO上的外部晶體振蕩器114提供時(shí)鐘信號(hào)。例如可 以由16.369 MHz (-16f。)的晶體振蕩器組件來實(shí)現(xiàn)外部晶體振蕩器114。
在該實(shí)施例中，例如可以由可從加利福尼亞圣克拉拉(Santa Clara)的Intel公司得到的Xscale微處理器之一來實(shí)現(xiàn)通用微處理器105。在手持設(shè)備(例如， 蜂窩電話、PDA)的設(shè)計(jì)者中，Xscale微處理器對(duì)于中央處理單元是普遍的選 擇。在Xscale微處理器上可得到的傳統(tǒng)串行接口是工業(yè)標(biāo)準(zhǔn)同步外圍接口 (SPI),其在圖1中由參考標(biāo)號(hào)113表示。SPI具有成幀(framing)信號(hào)(FRM)、 來自基帶處理器105的時(shí)鐘信號(hào)(SCLK)、進(jìn)入RF IC 104的串行數(shù)據(jù)輸入信 號(hào)(DI)以及至基帶處理器105的串行數(shù)據(jù)輸出信號(hào)(DO)。對(duì)于雙向操作，可 以從RF IC 104提供第二時(shí)鐘信號(hào)(MCLK)。在該實(shí)施例中，當(dāng)從RFIC104 向基帶處理器105傳送數(shù)據(jù)時(shí)，從RF IC 104向基帶處理器105提供信號(hào) MCLK。基帶處理器105然后從信號(hào)MCLK導(dǎo)出其輸出時(shí)鐘信號(hào)SCLK。在 該實(shí)施例中，可以將基帶處理器105編程為將MCLK信號(hào)的頻率進(jìn)行2分頻 并將產(chǎn)生的信號(hào)用作SCLK信號(hào)。另外，從基帶處理器105的通用輸入-輸 出端子111和112提供異步復(fù)位(RST—N)和"片選"(CS)信號(hào)。
RF IC 104具有三種工作狀態(tài)OFF(關(guān)閉)、STANDBY(待機(jī))和ON(接通)。 在ON狀態(tài)下，RF IC 104是SPI總線113的部分總線主控器(partial bus master),在基帶處理器105聲明(assert)信號(hào)CS時(shí)將數(shù)據(jù)和時(shí)鐘信號(hào)MCLK 提供至基帶處理器105。在STANDBY狀態(tài)下，基帶處理器105是SPI總線 113的總線主控器，將數(shù)據(jù)和時(shí)鐘信號(hào)SCLK提供至RFIC104?；鶐幚砥?105使用復(fù)位RST—N信號(hào)和軟件來控制RF IC 104的狀態(tài)?；鶐幚砥?05
狀態(tài)。在OFF狀態(tài)下，RF IC 104處于節(jié)電狀態(tài)，其中，RF IC 104的基本 (substantial)部分是斷電的。
為了將RF IC 104從STANDBY狀態(tài)過渡到ON狀態(tài)，基帶處理器105 將命令寫入rf ic 104的內(nèi)部寄存器(其設(shè)置比特"grfs—on—en，，)，并聲明信 號(hào)FRM以發(fā)信號(hào)通知RF IC 104從總線從屬模式(bus slave mode)過渡到部分 主控器模式(partial master mode)?；鶐幚砥?05然后過渡到從信號(hào)MCLK 提供信號(hào)SCLK。當(dāng)基帶處理器105對(duì)信號(hào)FRM解除聲明時(shí)，RF IC 104過 渡到ON狀態(tài)。
為了將RF IC 104從STANDBY狀態(tài)過渡到OFF狀態(tài)，基帶處理器105 將命令寫入RFIC 104的內(nèi)部寄存器，該命令在RFIC 104中啟動(dòng)斷電序列。
通過SPI總線113,基帶處理器105可以配置處于STANDBY狀態(tài)的RF IC104。這樣的安排導(dǎo)致在RFIC 104和基帶處理器105之間需要較少數(shù)目的連接。
觀察到基帶GPS信號(hào)的帶寬近似為2 MHz。為了能夠使用SPI總線113， 并因此避免定制的基帶處理器的成本，在該實(shí)施例中選擇中頻(IF)為1.5f。，而 不是傳統(tǒng)的4f。的中頻。1.5f。中頻仍允許近似2 MHz帶寬的GPS信號(hào)。然后 可以選擇6f。的釆樣速率以避免混疊偽像。在該安排下，使用帶有符號(hào)位的l 比特或2比特量化，可以分別以6MHz或12MHz的數(shù)據(jù)速率在SPI總線113 上提供產(chǎn)生的采樣信號(hào)數(shù)據(jù)。
可以用于本發(fā)明的另 一種合適的工業(yè)標(biāo)準(zhǔn)通信總線是在可從德州儀器公
司得到的OMAP數(shù)字信號(hào)處理器中得到的多通道緩沖串行端口 (Multi-Channel Buffered Serial Port)("McBSP")。由于McBSP下的信號(hào)發(fā)送習(xí) 慣類似于在上面對(duì)于SPI總線描述的信號(hào)發(fā)送習(xí)慣，因此省略使用McBSP實(shí) 現(xiàn)的實(shí)施例的細(xì)節(jié)。
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的RF IC 104的框圖。如圖2中所示， RF放大器201放大被接收到RF 104中的輸入GPS信號(hào)(例如，來自可選帶通 濾波器103)。然后，在鏡像抑制混頻器202中將放大后的信號(hào)與來自壓控振 蕩器(VCO) 203的信號(hào)混頻，以獲得具有在1.5f。處的中頻的基帶信號(hào)?？梢?使用來自VCO 203的正交本地振蕩器輸入來實(shí)現(xiàn)鏡像抑制混頻器202，以便 實(shí)現(xiàn)優(yōu)于30dB的鏡像抑制。VCO 203是包括數(shù)值控制的鎖相環(huán)合成器213 和內(nèi)部環(huán)路濾波器214的鎖相環(huán)的一部分。N/R鎖相環(huán)(PLL)合成器213接收 兩個(gè)參數(shù)值N和R,其中，分別地，N表示環(huán)路的分頻比(divisionratio)， R 表示來自晶體振蕩器114的基準(zhǔn)信號(hào)的分頻比。N/R PLL合成器213提供用 于下面描述的采樣的6f。的頻率、以及可用來將信號(hào)MCLK提供到基帶處理 器105的24f。的頻率。可替換地，也可以使用部分(fractional)N合成器替代 N/RPLL合成器213來提供必要的頻率。
然后，由IF濾波器204以圖3中示出的大體形狀濾除中頻。IF濾波器 204的參數(shù)包括1.5 f。處的中心頻率、近似2 MHz帶寬、2.5MHz的上(upper)3dB 帶寬以及用于抗混疊目的的3.5 MHz處的衰減。然后，將濾波后的信號(hào)提供 到用于大約50 dB的放大增益的自動(dòng)增益控制的放大器(AGC)206,以實(shí)現(xiàn)用 于采樣的適當(dāng)電壓電平。為了確保在過程變化(process variations)時(shí)維持IF濾 波器204的上3dB帶寬，可以實(shí)施校準(zhǔn)(calibration)方案。具體地，在IF濾波 器204的輸入和輸出端子處以及在AGC206的輸出端子處提供測(cè)試點(diǎn)(在制造過程中的最后測(cè)試步驟可以接入(access)該測(cè)試點(diǎn))。通過經(jīng)由SPI總線113設(shè) 置校準(zhǔn)比特來實(shí)現(xiàn)上3dB帶寬。然后，將來自AGC206的放大后的信號(hào)提供 到模數(shù)(A/D)轉(zhuǎn)換器207以將其量化為幅度部分和符號(hào)位。如上所述，根據(jù)需 要可以將幅度部分量化為1比特或2比特。在該實(shí)施例中，由AGC控制環(huán)路 205將AGC 206設(shè)置到近似40%的時(shí)間在A/D轉(zhuǎn)換器206中產(chǎn)生高幅度比特 的工作范圍。(在一個(gè)實(shí)現(xiàn)中，可以使得高幅度百分比從小于25%到高于50% 而可編禾呈)。
為了降低混疊噪聲，在該實(shí)施例中，可以校準(zhǔn)IF濾波器204的帶寬。濾 波器校準(zhǔn)電路211使用片上濾波器校準(zhǔn)振蕩器212校準(zhǔn)并設(shè)置IF濾波器204, 使得對(duì)于近似2 MHz的濾波器帶寬，在近似3.5 MHz處達(dá)到顯著(substantial) 衰減，如圖3中所示?？商鎿Q地，對(duì)于lMHz濾波器帶寬，在4.0MHz達(dá)到
顯著衰減。
經(jīng)由SPI邏輯塊209將樣本的符號(hào)和幅度發(fā)送到基帶處理器105。在該實(shí) 施例中，RF IC 104的工作電壓介于1.8伏和3.0伏之間。提供SPI輸出驅(qū)動(dòng) 器與電平移動(dòng)器(level shifter)208和SPI輸入電平移動(dòng)器210,以允許RF IC 104 與SPI總線113的傳統(tǒng)電壓電平連接。
圖4示出將RFIC 104連接到SPI113的SPI控制電路400的一種實(shí)現(xiàn)。 如圖4中所示，邏輯電路400包括32位的移位寄存器401,其可以通過總線 409而從寄存器庫(kù)404的多個(gè)寄存器之一被并行地加載。也可以通過總線408 從32位的移位寄存器401加載寄存器庫(kù)404的多個(gè)寄存器的任何一個(gè)。計(jì)數(shù) 器解碼器403(其通過信號(hào)SCLK而被遞增)生成地址以選擇寄存器庫(kù)404的多 個(gè)寄存器之一。在操作期間，在端子405處作為串行輸入信號(hào)DI的串行數(shù)據(jù) 被移位到32位的移位寄存器401中。同時(shí)，32位的移位寄存器401中的串 行數(shù)據(jù)在端子406處被移出，作為串行數(shù)據(jù)信號(hào)DO。可以提供來自基帶處理 器104的128比特的命令，并且可以將該命令鎖存到消息解碼器中以控制SPI 控制電路400的操作。
在該實(shí)施例中，RF IC包括用于選擇性地接入IF濾波器204的輸入端子 和AGC 206的輸出端子的端子TP。
提供上面的詳細(xì)描述以說明本發(fā)明的具體實(shí)施例，并且上面的詳細(xì)描述 意圖不是限制性的?？赡艽嬖谔幱诒景l(fā)明范圍內(nèi)的許多變型和修改。在所附 權(quán)利要求書中闡述本發(fā)明。
權(quán)利要求
1.一種用于全球定位系統(tǒng)(GPS)應(yīng)用的射頻集成電路，包括從外部源接收射頻GPS信號(hào)的接口；混頻器，其將GPS信號(hào)下轉(zhuǎn)換到低于16fo的預(yù)定中頻；中頻濾波器，其接收中頻GPS信號(hào)，并對(duì)其進(jìn)行濾波；自動(dòng)增益控制電路，其放大濾波后的中頻GPS信號(hào)；模數(shù)轉(zhuǎn)換器，其以預(yù)定采樣速率將放大、濾波后的中頻GPS信號(hào)數(shù)字化以提供預(yù)定比特?cái)?shù)目的樣本；以及通過工業(yè)標(biāo)準(zhǔn)串行總線將樣本提供到基帶處理器的接口。
2. 如權(quán)利要求1所述的射頻集成電路，還包括校準(zhǔn)電路，用于設(shè)置所 述中頻濾波器的通帶。
3. 如權(quán)利要求1所述的射頻集成電路，其中，所述混頻器包括鏡像抑制 混頻器。
4. 如權(quán)利要求1所述的射頻集成電路，其中，所述預(yù)定采樣速率與所述 預(yù)定的比特?cái)?shù)目的乘積小于或等于所述工業(yè)標(biāo)準(zhǔn)串行總線的數(shù)據(jù)速率。
5. 如權(quán)利要求1所述的射頻集成電路，其中，所述預(yù)定中頻大體上是 1.5f0。
6. 如權(quán)利要求5所述的射頻集成電路，其中，所述預(yù)定采樣速率大體上 是6f。。
7. 如權(quán)利要求5所述的射頻集成電路，其中，預(yù)定頻率濾波器在2.5 MHz 附近滾降。
8. 如權(quán)利要求6所述的射頻集成電路，其中，所述中頻濾波器和模數(shù)濾 波器的功率譜在大于或等于3.5 MHz的頻率處被顯著衰減。
9. 如權(quán)利要求1所述的射頻集成電路，其中，所述工業(yè)標(biāo)準(zhǔn)串行總線包 括同步外圍總線。
10. 如權(quán)利要求1所述的射頻集成電路，其中，所述工業(yè)標(biāo)準(zhǔn)串行總線 包括多通道緩沖串行端口。
11. 如權(quán)利要求1所述的射頻集成電路，其中，所述射頻集成電路包括 ON狀態(tài)、STANDBY狀態(tài)以及OFF狀態(tài)。
12. 如權(quán)利要求1所述的射頻集成電路，其中，所述基帶處理器包括通用微處理器。
13. 如權(quán)利要求1所述的射頻集成電路，其中，所述基帶處理器包括工 業(yè)標(biāo)準(zhǔn)數(shù)字信號(hào)處理器。
14. 如權(quán)利要求1所述的射頻集成電路，其中，所述射頻集成電路可通 過所述工業(yè)標(biāo)準(zhǔn)串行總線來配置。
15. —種將用于全球定位系統(tǒng)(GPS)應(yīng)用的射頻集成電路與通用微處理器 連接的方法，包括從外部源接收射頻GPS信號(hào)；將所述GPS信號(hào)下轉(zhuǎn)換到低于16f。的預(yù)定中頻；對(duì)中頻GPS信號(hào)進(jìn)行濾波；提供放大濾波后的中頻GPS信號(hào)的自動(dòng)增益控制電路； 以預(yù)定采樣速率將放大、濾波后的中頻GPS信號(hào)數(shù)字化以提供預(yù)定比特 凄t目的樣本；以及通過工業(yè)標(biāo)準(zhǔn)串行總線將樣本提供到基帶處理器。
16. 如權(quán)利要求15所述的方法，還包括校準(zhǔn)中頻濾波器的通帶。
17. 如權(quán)利要求15所述的方法，其中，混頻器包括鏡像抑制混頻器。
18. 如權(quán)利要求15所述的方法，其中，所述預(yù)定采樣速率與所述預(yù)定的 比特?cái)?shù)目的乘積小于或等于所述工業(yè)標(biāo)準(zhǔn)串行總線的數(shù)據(jù)速率。
19. 如權(quán)利要求15所述的方法，其中，所述預(yù)定中頻大體上是1.5f。。
20. 如權(quán)利要求19所述的方法，其中，所述預(yù)定采樣速率大體上是6f。。
21. 如權(quán)利要求19所述的方法，其中，預(yù)定頻率濾波器在2.5MHz附近 滾降。
22. 如權(quán)利要求19所述的方法，其中，中頻濾波器和模數(shù)濾波器的功率 譜在大于或等于3.5 MHz的頻率處被顯著衰減。
23. 如權(quán)利要求15所述的方法，其中，所述工業(yè)標(biāo)準(zhǔn)串行總線包括同步 外圍總線。
24. 如權(quán)利要求15所述的方法，其中，所述工業(yè)標(biāo)準(zhǔn)串行總線包括多通 道緩沖串行端口。
25. 如權(quán)利要求15所述的方法，其中，所述射頻集成電路包括ON狀態(tài)、 STANDBY狀態(tài)以及OFF狀態(tài)。
26. 如權(quán)利要求15所述的方法，其中，所述基帶處理器包括通用微處理器。
27. 如權(quán)利要求15所述的方法，其中，所述基帶處理器包括工業(yè)標(biāo)準(zhǔn)數(shù) 字信號(hào)處理器。
28. 如權(quán)利要求1所述的方法，還包括通過所述工業(yè)標(biāo)準(zhǔn)串行總線來 配置所述射頻集成電路。
全文摘要
一種用于全球定位系統(tǒng)(GPS)應(yīng)用的射頻集成電路將射頻GPS信號(hào)混頻以獲得小于4f_o的預(yù)定中頻。在一個(gè)實(shí)施例中，選擇該中頻為1.5f_o。然后，中頻濾波器(204)對(duì)該中頻GPS信號(hào)進(jìn)行頻帶限制，在2.5MHz附近的頻率處滾降以在3.5-4.0MHz處達(dá)到顯著衰減。自動(dòng)增益控制電路(206)將濾波后的中頻GPS信號(hào)放大到適當(dāng)?shù)碾妷弘娖?。然后，模?shù)轉(zhuǎn)換器(207)以比中頻的兩倍高的預(yù)定采樣速率將該放大后的中頻GPS信號(hào)數(shù)字化，以提供預(yù)定比特?cái)?shù)目的樣本，然后，通過工業(yè)標(biāo)準(zhǔn)串行總線提供該樣本以用于由通用微處理器進(jìn)行的基帶處理。
文檔編號(hào)G01S1/00GK101287998SQ200680031586
公開日2008年10月15日 申請(qǐng)日期2006年5月9日 優(yōu)先權(quán)日2005年7月29日
發(fā)明者丹尼爾·巴比奇, 埃里克·安德森, 馬吉德·哈塞米 申請(qǐng)人:SiRF技術(shù)公司