專利名稱：一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種頻率分布的統(tǒng)計(jì)裝置，尤其是涉及一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置。
背景技術(shù)：
頻率分布直方圖是表示某一數(shù)值或某一數(shù)值范圍內(nèi)的數(shù)據(jù)在全部數(shù)據(jù)中占的百分比，是表示數(shù)據(jù)分布變化情況的主要工具，在數(shù)據(jù)分布統(tǒng)計(jì)分析中占有重要的地位。通常情況下，首先是將數(shù)據(jù)分組，根據(jù)一組數(shù)據(jù)的最大值、最小值可以確定這組數(shù)據(jù)的極差，極差反映了數(shù)據(jù)的變化范圍。參照極差，可以確定組距，進(jìn)而可以經(jīng)數(shù)據(jù)進(jìn)行分組。該直方圖橫坐標(biāo)為數(shù)據(jù)值，該數(shù)值的數(shù)據(jù)個(gè)數(shù)即為頻數(shù)，將頻數(shù)與數(shù)據(jù)總量相比得到縱坐標(biāo)。通過(guò)該圖，可以直觀地看出數(shù)據(jù)的分布狀態(tài)。對(duì)于諸如體積，質(zhì)量，長(zhǎng)度，溫度等物理量，均可以采用頻率分布直方圖進(jìn)行統(tǒng)計(jì)分析。例如在微粒分布分析統(tǒng)計(jì)中，頻率分布直方圖是表示某一粒徑或某一粒徑范圍內(nèi)的顆粒在全部顆粒中占的百分比，直方圖橫坐標(biāo)為體積，縱坐標(biāo)為微粒相對(duì)數(shù)量，即頻數(shù)。通過(guò)該圖，可以直觀地看出微粒體積特性的分布狀態(tài)，對(duì)于體積分布的中心值，均值，等分布狀況一目了然，便于判斷其總體分布情況。
但是目前微粒體積分布分析通常做法是先得出微粒累積分布曲線(cumulativecurve)，再通過(guò)求導(dǎo)等方式轉(zhuǎn)換成頻率分布直方圖，一般用專用芯片或DSP芯片實(shí)現(xiàn)，電路復(fù)雜、體積大，且求導(dǎo)等復(fù)雜數(shù)學(xué)計(jì)算使得系統(tǒng)運(yùn)算時(shí)間很長(zhǎng)，不能滿足數(shù)據(jù)量較快的實(shí)時(shí)統(tǒng)計(jì)的場(chǎng)合。

發(fā)明內(nèi)容
本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種結(jié)構(gòu)簡(jiǎn)單，成本低，處理速度快，能適應(yīng)高速、實(shí)時(shí)的測(cè)量分析場(chǎng)合的頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置。
本實(shí)用新型解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置，包括信號(hào)處理電路、模數(shù)轉(zhuǎn)換電路和可編程器件，所述的可編程器件連接有中央處理器，所述的中央處理器上連接有顯示裝置，其特征在于所述的可編程器件內(nèi)設(shè)置有總控制器模塊、存儲(chǔ)器操作控制模塊、數(shù)據(jù)鎖存器模塊、地址發(fā)生器模塊、模數(shù)同步模塊、加一單元模塊和內(nèi)部存儲(chǔ)器模塊，所述的加一單元模塊和所述的內(nèi)部存儲(chǔ)器模塊與所述的存儲(chǔ)器操作控制模塊連接，所述的存儲(chǔ)器操作控制模塊和所述的內(nèi)部存儲(chǔ)器模塊與所述的中央處理器連接，所述的模數(shù)轉(zhuǎn)換電路通過(guò)所述的數(shù)據(jù)鎖存器模塊與所述的存儲(chǔ)器操作控制模塊連接，所述的模數(shù)轉(zhuǎn)換電路與所述的模數(shù)同步模塊連接，所述的總控制器模塊接收所述的中央處理器的指令信號(hào)并分別向所述的存儲(chǔ)器操作控制模塊、所述的數(shù)據(jù)鎖存器模塊、所述的地址發(fā)生器模塊、所述的模數(shù)同步模塊輸出控制信號(hào)。
所述的可編程器件是FPGA可編程芯片。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于采用了基于可編程器件架構(gòu)的設(shè)計(jì)方案來(lái)實(shí)現(xiàn)頻率分布直方圖的統(tǒng)計(jì)，極大的簡(jiǎn)化了硬件結(jié)構(gòu)，把大量的計(jì)算等復(fù)雜邏輯功能甚至數(shù)據(jù)存儲(chǔ)都由一片小體積的可編程芯片完成，結(jié)構(gòu)簡(jiǎn)單，集成度高，較傳統(tǒng)方法實(shí)現(xiàn)了體積小，功耗低，速度快，成本低等特點(diǎn)。本實(shí)用新型可廣泛應(yīng)用于工業(yè)產(chǎn)品測(cè)量檢測(cè)領(lǐng)域，特別適用于高速實(shí)時(shí)的場(chǎng)合。


圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。
圖2為本實(shí)用新型可編程器件的內(nèi)部結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述。
如圖所示，一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置，包括信號(hào)處理電路1、模數(shù)轉(zhuǎn)換電路2、一個(gè)型號(hào)為EP2C5的FPGA可編程芯片3和中央處理器4，中央處理器4上連接有液晶顯示屏5，可編程芯片3內(nèi)設(shè)置有總控制器模塊31、存儲(chǔ)器操作控制模塊32、數(shù)據(jù)鎖存器模塊33、地址發(fā)生器模塊34、模數(shù)同步模塊35、加一單元模塊36和內(nèi)部存儲(chǔ)器37，加一單元模塊36和內(nèi)部存儲(chǔ)器37與存儲(chǔ)器操作控制模塊32連接，存儲(chǔ)器操作控制模塊32和內(nèi)部存儲(chǔ)器37與中央處理器4連接，模數(shù)轉(zhuǎn)換電路2通過(guò)數(shù)據(jù)鎖存器模塊33與存儲(chǔ)器操作控制模塊32連接，模數(shù)轉(zhuǎn)換電路2與模數(shù)同步模塊35連接，總控制器模塊31接收中央處理器4的指令信號(hào)并分別向存儲(chǔ)器操作控制模塊32、數(shù)據(jù)鎖存器模塊33、地址發(fā)生器模塊34、模數(shù)同步模塊35輸出控制信號(hào)使這些模塊正常工作；模數(shù)同步模塊35使A/D轉(zhuǎn)換器的片選信號(hào)與系統(tǒng)CLK同步；數(shù)據(jù)鎖存器模塊33將模數(shù)轉(zhuǎn)換結(jié)果鎖存；存儲(chǔ)器操作控制模塊32根據(jù)總控制器模塊31的控制信號(hào)，完成對(duì)存儲(chǔ)器地址、數(shù)據(jù)的控制，實(shí)現(xiàn)讀寫控制，選擇數(shù)據(jù)鎖存器模塊33作為存儲(chǔ)器地址，將存儲(chǔ)器數(shù)據(jù)讀出，傳遞給加一單元模塊36，加一后寫回，在數(shù)據(jù)統(tǒng)計(jì)完畢后，根據(jù)地址發(fā)生器模塊34的數(shù)據(jù)將內(nèi)部存儲(chǔ)器37的數(shù)據(jù)依次傳送到中央處理器4；加一單元模塊36可以完成存儲(chǔ)器操作控制模塊32傳輸?shù)臄?shù)據(jù)加一的操作；而內(nèi)部存儲(chǔ)器37則使用了FPGA可編程芯片的內(nèi)部RAM。
上述實(shí)施例中，信號(hào)處理電路1、模數(shù)轉(zhuǎn)換電路2、中央處理器4和液晶顯示屏5均可以采用現(xiàn)有技術(shù)產(chǎn)品。
經(jīng)過(guò)編程后，本實(shí)用新型可以通過(guò)以下步驟得到頻率分布直方圖。
待分析樣本的某種檢測(cè)信息，如體積，質(zhì)量，長(zhǎng)度，溫度等物理量，經(jīng)過(guò)前端的各種特定傳感器，每個(gè)個(gè)體都產(chǎn)生與該檢測(cè)量與成正比的電壓脈沖信號(hào)，對(duì)該信號(hào)通過(guò)信號(hào)處理電路1處理后經(jīng)過(guò)電壓跟隨、濾波、整形，得到方波脈沖，脈沖高度正比于檢測(cè)值，得到的模擬信號(hào)輸出至模數(shù)轉(zhuǎn)換電路2進(jìn)行模擬-數(shù)字轉(zhuǎn)換，得到數(shù)字量，該數(shù)字量即為個(gè)體檢測(cè)量對(duì)應(yīng)數(shù)字化特征值；對(duì)于N位的模數(shù)轉(zhuǎn)換器，可把樣本總體數(shù)據(jù)在取值范圍內(nèi)劃分為2N個(gè)區(qū)間，每個(gè)個(gè)體都將根據(jù)其特征值大小分配在某個(gè)區(qū)間內(nèi)，統(tǒng)計(jì)出每個(gè)區(qū)間上出現(xiàn)的個(gè)體總數(shù)，即可得到個(gè)體分布情況的數(shù)據(jù)。為此在FPGA可編程芯片的內(nèi)部存儲(chǔ)器37內(nèi)開(kāi)辟了2N個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元對(duì)應(yīng)于某數(shù)據(jù)分組，以模擬-數(shù)字轉(zhuǎn)換后的數(shù)字量作為地址，在FPGA可編程芯片的內(nèi)部存儲(chǔ)器37對(duì)應(yīng)的存儲(chǔ)單元中數(shù)據(jù)做加一后回存操作。所有個(gè)體均做同樣操作，最終存儲(chǔ)單元內(nèi)的統(tǒng)計(jì)數(shù)據(jù)即對(duì)應(yīng)該組數(shù)據(jù)出現(xiàn)的次數(shù)——頻數(shù)，經(jīng)過(guò)歸一化后表示為Y軸，X軸為數(shù)據(jù)值。統(tǒng)計(jì)完畢后數(shù)據(jù)最后通過(guò)總線按順序交由中央處理器4處理，并將頻率分布直方圖顯示在液晶顯示屏5上。由頻率直方圖統(tǒng)計(jì)學(xué)原理，即統(tǒng)計(jì)出各組數(shù)據(jù)在總?cè)褐械谋壤?。將待測(cè)樣本在取值范圍等份劃分為若干個(gè)區(qū)間，然后統(tǒng)計(jì)測(cè)量樣本中數(shù)據(jù)在每個(gè)區(qū)間中出現(xiàn)的次數(shù)，稱為頻數(shù)。以數(shù)據(jù)值為橫坐標(biāo)，頻數(shù)為縱坐標(biāo)，畫出一個(gè)臺(tái)階形的圖，即為頻率分布直方圖，將各頂點(diǎn)用平滑曲線連接，得到的就是頻率分布曲線。
待樣本統(tǒng)計(jì)完畢后，根據(jù)中央處理器4的指令，在FPGA可編程芯片的總控制器模塊31作用下，將數(shù)據(jù)交由中央處理器4，經(jīng)過(guò)圓滑等處理即可將頻率分布直方圖顯示在液晶顯示屏5上，對(duì)數(shù)據(jù)進(jìn)行一定的計(jì)算，還可以得到平均數(shù)、眾數(shù)、中位數(shù)等描述數(shù)據(jù)集中趨勢(shì)的特征數(shù)。
權(quán)利要求1.一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置，包括信號(hào)處理電路、模數(shù)轉(zhuǎn)換電路和可編程器件，所述的可編程器件連接有中央處理器，所述的中央處理器上連接有顯示裝置，其特征在于所述的可編程器件內(nèi)設(shè)置有總控制器模塊、存儲(chǔ)器操作控制模塊、數(shù)據(jù)鎖存器模塊、地址發(fā)生器模塊、模數(shù)同步模塊、加一單元模塊和內(nèi)部存儲(chǔ)器模塊，所述的加一單元模塊和所述的內(nèi)部存儲(chǔ)器模塊與所述的存儲(chǔ)器操作控制模塊連接，所述的存儲(chǔ)器操作控制模塊和所述的內(nèi)部存儲(chǔ)器模塊與所述的中央處理器連接，所述的模數(shù)轉(zhuǎn)換電路通過(guò)所述的數(shù)據(jù)鎖存器模塊與所述的存儲(chǔ)器操作控制模塊連接，所述的模數(shù)轉(zhuǎn)換電路與所述的模數(shù)同步模塊連接，所述的總控制器模塊接收所述的中央處理器的指令信號(hào)并分別向所述的存儲(chǔ)器操作控制模塊、所述的數(shù)據(jù)鎖存器模塊、所述的地址發(fā)生器模塊、所述的模數(shù)同步模塊輸出控制信號(hào)。
2.如權(quán)利要求1所述的一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置，其特征在于所述的可編程器件是FPGA可編程芯片。
專利摘要本實(shí)用新型公開(kāi)了一種頻率分布直方圖統(tǒng)計(jì)實(shí)現(xiàn)裝置，包括信號(hào)處理電路、模數(shù)轉(zhuǎn)換電路和可編程器件，可編程器件連接有中央處理器，中央處理器上連接有顯示裝置，特點(diǎn)是可編程器件內(nèi)設(shè)置有具有相應(yīng)連接關(guān)系的總控制器模塊、存儲(chǔ)器操作控制模塊、數(shù)據(jù)鎖存器模塊、地址發(fā)生器模塊、模數(shù)同步模塊、加一單元模塊和內(nèi)部存儲(chǔ)器模塊，優(yōu)點(diǎn)在于采用了基于可編程器件架構(gòu)的設(shè)計(jì)方案來(lái)實(shí)現(xiàn)頻率分布直方圖的統(tǒng)計(jì)，極大的簡(jiǎn)化了硬件結(jié)構(gòu)，把大量的計(jì)算等復(fù)雜邏輯功能甚至數(shù)據(jù)存儲(chǔ)都由一片小體積的可編程芯片完成，結(jié)構(gòu)簡(jiǎn)單，集成度高，較傳統(tǒng)方法實(shí)現(xiàn)了體積小，功耗低，速度快，成本低等特點(diǎn)。
文檔編號(hào)G01D1/00GK2924646SQ20062010550
公開(kāi)日2007年7月18日 申請(qǐng)日期2006年7月10日 優(yōu)先權(quán)日2006年7月10日
發(fā)明者李宏, 文雯, 萬(wàn)淼 申請(qǐng)人:寧波大學(xué)