專利名稱：一種合成孔徑雷達(dá)實時成像處理轉(zhuǎn)置存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種轉(zhuǎn)置存儲器(Corner Turning Memory，CTM)，它應(yīng)用于微波遙感領(lǐng)域，特別是合成孔徑雷達(dá)(Synthetic Aperture Radar，SAR)成像領(lǐng)域，其主要目的是對合成孔徑雷達(dá)實時成像處理中距離壓縮后輸出數(shù)據(jù)存儲轉(zhuǎn)置，使得數(shù)據(jù)格式符合方位壓縮的需要。
背景技術(shù)：
本發(fā)明涉及的轉(zhuǎn)置存儲器系統(tǒng)執(zhí)行廣義信號處理功能，它不改變輸入數(shù)據(jù)的大小，數(shù)據(jù)經(jīng)過這種系統(tǒng)時輸出順序發(fā)生改變，確切的說就是實現(xiàn)矩陣轉(zhuǎn)置功能。這種轉(zhuǎn)置存儲器系統(tǒng)主要由控制器和存儲器組成，控制器用Xilinx公司的FPGA實現(xiàn)，存儲器件采用SDRAM，通過FPGA對SDRAM的讀寫控制實現(xiàn)數(shù)據(jù)流的矩陣轉(zhuǎn)置。
本發(fā)明涉及的轉(zhuǎn)置存儲器(CTM)系統(tǒng)采用三頁式結(jié)構(gòu)，這種結(jié)構(gòu)寫入一頁數(shù)據(jù)的同時讀出兩頁數(shù)據(jù)，輸出數(shù)據(jù)重疊一半，能夠適應(yīng)合成孔徑雷達(dá)(SAR)實時成像處理方位壓縮的重疊保留要求，同時實現(xiàn)了輸入輸出并行流水進(jìn)行，使得合成孔徑雷達(dá)成像處理器的距離壓縮模塊和方位壓縮模塊能夠并行處理，大大增強(qiáng)了合成孔徑雷達(dá)成像處理器的實時處理能力。
在多維圖像和信號處理中，矩陣轉(zhuǎn)置是經(jīng)常用到的數(shù)字信號處理過程，比如在二維信號處理中，可能需要數(shù)據(jù)矩陣在兩個方向(行和列)分別處理，比如先進(jìn)行行數(shù)據(jù)處理再進(jìn)行列數(shù)據(jù)處理，行處理完成后輸出的數(shù)據(jù)是按行排列的，所以在接下來的列處理過程前需要對數(shù)據(jù)矩陣進(jìn)行轉(zhuǎn)置以適應(yīng)列處理的數(shù)據(jù)格式要求。矩陣轉(zhuǎn)置可以看作是兩個矩陣之間的映射Xi，j→Xj，i。如果數(shù)據(jù)矩陣的數(shù)據(jù)量不大，實現(xiàn)轉(zhuǎn)置功能是比較容易的，可以將數(shù)據(jù)存儲在片內(nèi)的高速存儲器中進(jìn)行轉(zhuǎn)置輸出。但是當(dāng)數(shù)據(jù)量很大時，就必須通過控制器控制片外存儲器實現(xiàn)存儲轉(zhuǎn)置功能。
應(yīng)用在合成孔徑雷達(dá)實時成像處理中的轉(zhuǎn)置存儲器(CTM)，實現(xiàn)矩陣轉(zhuǎn)置的功能，合成孔徑雷達(dá)實時成像處理要求轉(zhuǎn)置存儲器(CTM)具有實時性且輸入輸出并行流水進(jìn)行。同時，合成孔徑雷達(dá)巨大的回波數(shù)據(jù)量要求轉(zhuǎn)置存儲器(CTM)有足夠大的存儲容量。

發(fā)明內(nèi)容
本發(fā)明目的是要提出一種大容量、高速、輸入輸出并行流水化進(jìn)行的轉(zhuǎn)置存儲器系統(tǒng)。
為達(dá)到上述目的，本發(fā)明的技術(shù)解決方案是提供一種合成孔徑雷達(dá)實時成像處理轉(zhuǎn)置存儲器，包括控制器件、主存儲器、電源、輸入輸出接口；其有2～3片主存儲器，其數(shù)據(jù)總線與輸入通道切換模塊的輸出以及輸出通道切換模塊的輸入電連接；輸入通道切換模塊與輸入接口電連接，輸出通道切換模塊與輸出接口電連接；一控制模塊，分別與主存儲器、輸入接口、輸出接口電連接；一電源模塊，對轉(zhuǎn)置存儲器內(nèi)的各個部分供電；其中，2～3片主存儲器，采用SDRAM分別存儲2～3頁數(shù)據(jù)；控制模塊、輸入通道切換模塊和輸出通道切換模塊由FPGA實現(xiàn)，控制模塊實現(xiàn)對存儲器的讀寫控制并給主存儲器提供讀寫地址；輸入通道切換實現(xiàn)輸入數(shù)據(jù)到2～3片主存儲器之間的通路選擇，輸出通道切換實現(xiàn)輸出數(shù)據(jù)和2～3片主存儲器之間的通路選擇，它們和控制模塊共同實現(xiàn)對輸入數(shù)據(jù)的矩陣轉(zhuǎn)置功能；輸入接口實現(xiàn)轉(zhuǎn)置存儲器的輸入接口功能，輸出接口實現(xiàn)轉(zhuǎn)置存儲器的輸出接口功能。
所述的轉(zhuǎn)置存儲器，其還包括輸入輸出驅(qū)動電路，輸入驅(qū)動電路置于輸入接口和輸入通道切換模塊之間，以輸入接口、輸入驅(qū)動電路、輸入通道切換模塊的順序電連接；輸出驅(qū)動電路置于輸出通道切換模塊和輸出接口之間，以輸出通道切換模塊、輸出驅(qū)動電路、輸出接口的順序電連接；一控制模塊，分別與主存儲器、輸入驅(qū)動電路、輸出驅(qū)動電路電連接；其中，輸入驅(qū)動電路用于增強(qiáng)輸入信號的驅(qū)動能力，輸出驅(qū)動電路用于增強(qiáng)輸出信號的驅(qū)動能力。
所述的轉(zhuǎn)置存儲器，其輸入數(shù)據(jù)按行順序輸入，輸入數(shù)據(jù)行的長度是每頁數(shù)據(jù)的列數(shù)，輸入數(shù)據(jù)不分頁，數(shù)據(jù)按行順序連續(xù)輸入，每行數(shù)據(jù)有標(biāo)志行起始的行同步信號，轉(zhuǎn)置存儲器將第一行數(shù)據(jù)作為第一頁的起始行，根據(jù)實際應(yīng)用中每頁數(shù)據(jù)的行數(shù)自動將數(shù)據(jù)分頁；輸入數(shù)據(jù)和同步信號與輸入同步時鐘同步。
所述的轉(zhuǎn)置存儲器，其將輸入數(shù)據(jù)轉(zhuǎn)置后按列輸出，輸出每頁數(shù)據(jù)有頁同步信號表示一頁數(shù)據(jù)開始，輸出數(shù)據(jù)每列有列同步信號表示一列數(shù)據(jù)開始，輸出數(shù)據(jù)和同步信號均按輸出同步時鐘同步輸出，輸出數(shù)據(jù)列的長度為兩頁輸入數(shù)據(jù)的行數(shù)。
所述的轉(zhuǎn)置存儲器，其所述主存儲器，優(yōu)先采用SDRAM存儲器，或采用SRAM、DDR SDRAM、DDR-II SDRAM存儲器。
所述的轉(zhuǎn)置存儲器，其采用三頁式結(jié)構(gòu)實現(xiàn)輸入輸出的并行流水處理時，三頁式結(jié)構(gòu)有三片主存儲器，控制器向一片存儲器寫數(shù)據(jù)同時并行地依次從另兩片存儲器中讀出數(shù)據(jù)，其輸出數(shù)據(jù)率是輸入數(shù)據(jù)率的兩倍。
所述的轉(zhuǎn)置存儲器，其采用兩頁式結(jié)構(gòu)實現(xiàn)輸入輸出的并行流水處理時，有二片主存儲器，輸出列數(shù)據(jù)不重疊，而只實現(xiàn)單頁數(shù)據(jù)的簡單轉(zhuǎn)置功能。
所述的轉(zhuǎn)置存儲器，其特征在于，所屬的控制模塊、輸入通道切換模塊和輸出通道切換模塊優(yōu)先采用FPGA實現(xiàn)，或采用CPLD、EPLD、專門定制的ASIC器件實現(xiàn)。
本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)具有如下顯著特點(1)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)包括控制器件、主存儲器、電源、輸入輸出接口、輸入輸出驅(qū)動電路、配置程序存儲器。主存儲器用于存儲數(shù)據(jù)；控制器件控制主存儲器的讀寫以實現(xiàn)矩陣轉(zhuǎn)置功能；電源用來給系統(tǒng)中的各種器件供電；輸入/輸出接口實現(xiàn)系統(tǒng)和外部的連接；輸入/輸出驅(qū)動提供輸入/輸出的電流驅(qū)動能力；配置程序存儲器存儲實現(xiàn)系統(tǒng)功能的程序數(shù)據(jù)。
(2)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)通過控制器件對主存儲器讀寫控制實現(xiàn)矩陣轉(zhuǎn)置功能。控制器對駐存儲器的讀寫控制通過控制器內(nèi)部的時序邏輯產(chǎn)生電路產(chǎn)生控制時序以及地址序列實現(xiàn)。對存儲器采用“順序?qū)懭?、跳變讀出”的讀寫方式實現(xiàn)數(shù)據(jù)的矩陣轉(zhuǎn)置。
(3)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)采用“順序?qū)懭?、跳變讀出”主存儲器的方式實現(xiàn)矩陣轉(zhuǎn)置，但不排除采用“跳變寫入、順序讀出”或其它主存儲器讀寫方式實現(xiàn)矩陣轉(zhuǎn)置功能。
(4)本發(fā)明提出的轉(zhuǎn)置存儲(CTM)系統(tǒng)采用三頁式結(jié)構(gòu)實現(xiàn)輸入輸出的并行流水處理。三頁式結(jié)構(gòu)有三片主存儲器構(gòu)成，控制器向一片存儲器寫數(shù)據(jù)同時并行地依次從另兩片存儲器中讀出數(shù)據(jù)。
(5)三頁式結(jié)構(gòu)不構(gòu)成對本發(fā)明的限制，在不同的應(yīng)用中轉(zhuǎn)置存儲(CTM)可以采用其它結(jié)構(gòu)。
(6)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)輸出的數(shù)據(jù)率是輸入數(shù)據(jù)率的兩倍，在不同的應(yīng)用中，不排除輸入數(shù)據(jù)率和輸出數(shù)據(jù)率其它關(guān)系。
(7)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)中控制器通過Xilinx公司的FPGA實現(xiàn)，但這并不排除用其它可編程器件實現(xiàn)。
(8)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)中主存儲器優(yōu)先采用SDRAM存儲器，但并不排除用SRAM、DDR SDRAM、DDR-II SDRAM或其隨機(jī)訪問存儲器做主存儲器。
(9)本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)系統(tǒng)輸入、輸出接口可以采用各種結(jié)構(gòu)形式。


圖1是兩次一維處理級聯(lián)實現(xiàn)ASR成像原理圖；圖2是三頁式結(jié)構(gòu)轉(zhuǎn)置存儲器工作原理；圖3是CTM原理圖；
圖4是CTM輸入接口時序；圖5是CTM輸出接口時序；圖6是CTM的另一個實現(xiàn)實例；圖7是CTM的再一個實現(xiàn)實例。
具體實施例方式
下面詳細(xì)說明本發(fā)明的內(nèi)容。
合成孔徑雷達(dá)實時成像處理是對連續(xù)的二維回波數(shù)字信號的匹配濾波，通過一定的處理，這種二維匹配濾波可以分解成兩次一維處理的級聯(lián)，兩次一維處理級聯(lián)實現(xiàn)合成孔徑雷達(dá)(SAR)成像原理圖如圖1所示，兩次一維匹配濾波處理分別稱為距離壓縮和方位壓縮。距離壓縮實現(xiàn)回波數(shù)據(jù)距離向(縱向)的匹配濾波，其輸出數(shù)據(jù)流是沿距離向的，方位壓縮實現(xiàn)回波數(shù)據(jù)方位向(橫向)的匹配濾波，方位壓縮要求輸入數(shù)據(jù)沿方位向排列且每次處理的方位向數(shù)據(jù)存在一定的數(shù)據(jù)重合。距離壓縮輸出數(shù)據(jù)到方位壓縮要求輸入數(shù)據(jù)的格式轉(zhuǎn)換由轉(zhuǎn)置存儲器(CTM)完成，轉(zhuǎn)置存儲器(CTM)實現(xiàn)的格式轉(zhuǎn)換相當(dāng)于矩陣轉(zhuǎn)置。
本發(fā)明提出的轉(zhuǎn)置存儲器(CTM)采用三頁式結(jié)構(gòu)，輸出方位線重疊一個合成孔徑長度，三頁式結(jié)構(gòu)實現(xiàn)轉(zhuǎn)置存儲器(CTM)的工作原理如圖2所示。圖中，M為SAR成像合成孔徑長度內(nèi)的方位向采樣點數(shù)，N為SAR回波距離向采樣點數(shù)。從圖2看出，轉(zhuǎn)置存儲器(CTM)有三個存儲區(qū)A、B、C，它們對應(yīng)三頁式結(jié)構(gòu)的三頁，轉(zhuǎn)置存儲器(CTM)工作時，一方面向一頁存儲區(qū)按行順序?qū)懭霐?shù)據(jù)，同時從另兩頁存儲區(qū)按列依次讀出數(shù)據(jù)，輸出數(shù)據(jù)一條方位線長度為2M，輸出每幀含N條方位線。這樣就實現(xiàn)了矩陣轉(zhuǎn)置功能。轉(zhuǎn)置存儲器(CTM)對三頁主存儲器的讀寫有三種狀態(tài)，過程見表1。
表1CTM對三頁(片)主存儲器的讀寫過程

本發(fā)明提出的一種合成孔徑雷達(dá)實時成像處理轉(zhuǎn)置存儲器，其第一實施例結(jié)構(gòu)框圖如圖3所示。圖3中主存儲器A、B、C采用SDRAM分別存儲三頁數(shù)據(jù)；控制模塊、輸入通道切換模塊和輸出通道切換模塊由FPGA實現(xiàn)，控制模塊實現(xiàn)對存儲器的讀寫控制并給主存儲器提供讀寫地址；輸入通道切換實現(xiàn)輸入數(shù)據(jù)到三片主存儲器之間的通路選擇，輸出通道切換實現(xiàn)輸出數(shù)據(jù)和三片主存儲器之間的通路選擇，它們和控制模塊共同實現(xiàn)對輸入數(shù)據(jù)的矩陣轉(zhuǎn)置功能；輸入接口實現(xiàn)轉(zhuǎn)置存儲器(CTM)的輸入接口功能，輸出接口實現(xiàn)轉(zhuǎn)置存儲器(CTM)的輸出接口功能；輸入驅(qū)動用于增強(qiáng)輸入信號的驅(qū)動能力，輸出驅(qū)動用于增強(qiáng)輸出信號的驅(qū)動能力；電源模塊對轉(zhuǎn)置存儲器(CTM)的各個部分供電。
轉(zhuǎn)置存儲器(CTM)的輸入數(shù)據(jù)按行順序輸入，輸入接口時序如圖4所示。圖4中，N為輸入數(shù)據(jù)行的長度(也就是每頁數(shù)據(jù)的列數(shù))，轉(zhuǎn)置存儲器(CTM)的輸入不分頁，數(shù)據(jù)按行順序連續(xù)輸入，每行數(shù)據(jù)有標(biāo)志行起始的行同步信號，轉(zhuǎn)置存儲器(CTM)將第一行數(shù)據(jù)作為第一頁的起始行，根據(jù)實際應(yīng)用中每頁數(shù)據(jù)的行數(shù)自動將數(shù)據(jù)分頁。輸入數(shù)據(jù)和同步信號與輸入同步時鐘同步。
轉(zhuǎn)置存儲器(CTM)將輸入數(shù)據(jù)轉(zhuǎn)置后按列輸出，輸出每頁數(shù)據(jù)有頁同步信號表示一頁數(shù)據(jù)開始，輸出數(shù)據(jù)每列有列同步信號表示一列數(shù)據(jù)開始，輸出數(shù)據(jù)和同步信號均按輸出同步時鐘同步輸出，輸出接口時序如圖5所示。圖5中，2M為輸出數(shù)據(jù)列的長度(也就是兩頁輸入數(shù)據(jù)的行數(shù))。
轉(zhuǎn)置存儲器(CTM)的矩陣轉(zhuǎn)置功能通過FPGA對SDRAM主存儲器“順序?qū)懭?、跳變讀出”實現(xiàn)，對SDRAM的讀寫順序通過FPGA產(chǎn)生相應(yīng)的讀寫地址序列實現(xiàn)。對一頁主存儲器寫數(shù)據(jù)的同時依次從另兩頁主存儲器讀出數(shù)據(jù)，轉(zhuǎn)置存儲器(CTM)實現(xiàn)輸入輸出并行進(jìn)行，輸出數(shù)據(jù)率是輸入數(shù)據(jù)率的兩倍。
本發(fā)明一種合成孔徑雷達(dá)實時成像處理轉(zhuǎn)置存儲器的第二實施例，轉(zhuǎn)置存儲器(CTM)也可以采用兩頁式結(jié)構(gòu)，輸出列數(shù)據(jù)不重疊，而只實現(xiàn)單頁數(shù)據(jù)的簡單轉(zhuǎn)置功能。其結(jié)構(gòu)框圖如圖6所示。
本發(fā)明的第三實施例，采用兩頁式結(jié)構(gòu)或三頁式結(jié)構(gòu)，轉(zhuǎn)置存儲器(CTM)也可以不需要輸入、輸出驅(qū)動部分，其結(jié)構(gòu)框圖如圖7所示。
權(quán)利要求
1.一種合成孔徑雷達(dá)實時成像處理轉(zhuǎn)置存儲器，包括控制器件、主存儲器、電源、輸入輸出接口；其特征在于，有2～3片主存儲器，其數(shù)據(jù)總線與輸入通道切換模塊的輸出以及輸出通道切換模塊的輸入電連接；輸入通道切換模塊與輸入接口電連接，輸出通道切換模塊與輸出接口電連接；一控制模塊，分別與主存儲器、輸入接口、輸出接口電連接；一電源模塊，對轉(zhuǎn)置存儲器內(nèi)的各個部分供電；其中，2～3個主存儲器，采用SDRAM分別存儲2～3頁數(shù)據(jù)；控制模塊、輸入通道切換模塊和輸出通道切換模塊由FPGA實現(xiàn)，控制模塊實現(xiàn)對存儲器的讀寫控制并給主存儲器提供讀寫地址；輸入通道切換實現(xiàn)輸入數(shù)據(jù)到主存儲器之間的通路選擇，輸出通道切換實現(xiàn)輸出數(shù)據(jù)和主存儲器之間的通路選擇，它們和控制模塊共同實現(xiàn)對輸入數(shù)據(jù)的矩陣轉(zhuǎn)置功能；輸入接口實現(xiàn)轉(zhuǎn)置存儲器的輸入接口功能，輸出接口實現(xiàn)轉(zhuǎn)置存儲器的輸出接口功能。
2.如權(quán)利要求1所述的轉(zhuǎn)置存儲器，其特征在于，還包括輸入輸出驅(qū)動電路，輸入驅(qū)動電路置于輸入接口和輸入通道切換模塊之間，以輸入接口、輸入驅(qū)動電路、輸入通道切換模塊的順序電連接；輸出驅(qū)動電路置于輸出通道切換模塊和輸出接口之間，以輸出通道切換模塊、輸出驅(qū)動電路、輸出接口的順序電連接；一控制模塊，分別與主存儲器、輸入驅(qū)動電路、輸出驅(qū)動電路電連接；其中，輸入驅(qū)動電路用于增強(qiáng)輸入信號的驅(qū)動能力，輸出驅(qū)動電路用于增強(qiáng)輸出信號的驅(qū)動能力。
3.如權(quán)利要求1或2所述的轉(zhuǎn)置存儲器，其特征在于，其輸入數(shù)據(jù)按行順序輸入，輸入數(shù)據(jù)行的長度是每頁數(shù)據(jù)的列數(shù)，輸入數(shù)據(jù)的輸入不分頁，數(shù)據(jù)按行順序連續(xù)輸入，每行數(shù)據(jù)有標(biāo)志行起始的行同步信號，轉(zhuǎn)置存儲器將第一行數(shù)據(jù)作為第一頁的起始行，根據(jù)實際應(yīng)用中每頁數(shù)據(jù)的行數(shù)自動將數(shù)據(jù)分頁；輸入數(shù)據(jù)和同步信號與輸入同步時鐘同步。
4.如權(quán)利要求1或2所述的轉(zhuǎn)置存儲器，其特征在于，其將輸入數(shù)據(jù)轉(zhuǎn)置后按列輸出，輸出每頁數(shù)據(jù)有頁同步信號表示一頁數(shù)據(jù)開始，輸出數(shù)據(jù)每列有列同步信號表示一列數(shù)據(jù)開始，輸出數(shù)據(jù)和同步信號均按輸出同步時鐘同步輸出，輸出數(shù)據(jù)列的長度為兩頁輸入數(shù)據(jù)的行數(shù)。
5.如權(quán)利要求1或2所述的轉(zhuǎn)置存儲器，其特征在于，所述主存儲器，優(yōu)先采用SDRAM存儲器，或采用SRAM、DDR SDRAM、DDR-II SDRAM存儲器。
6.如權(quán)利要求1或2所述的轉(zhuǎn)置存儲器，其特征在于，采用三頁式結(jié)構(gòu)實現(xiàn)輸入輸出的并行流水處理時，三頁式結(jié)構(gòu)有三片主存儲器，控制器向一片存儲器寫數(shù)據(jù)同時并行地依次從另兩片存儲器中讀出數(shù)據(jù)，其輸出數(shù)據(jù)率是輸入數(shù)據(jù)率的兩倍。
7.如權(quán)利要求1或2所述的轉(zhuǎn)置存儲器，其特征在于，采用兩頁式結(jié)構(gòu)實現(xiàn)輸入輸出的并行流水處理時，有二片主存儲器，輸出列數(shù)據(jù)不重疊，而只實現(xiàn)單頁數(shù)據(jù)的簡單轉(zhuǎn)置功能。
8.如權(quán)利要求1或2所述的轉(zhuǎn)置存儲器，其特征在于，所屬的控制模塊、輸入通道切換模塊和輸出通道切換模塊優(yōu)先采用FPGA實現(xiàn)，或采用CPLD、EPLD、專門定制的ASIC器件實現(xiàn)。
全文摘要
一種合成孔徑雷達(dá)實時成像處理轉(zhuǎn)置存儲器，有2～3片主存儲器，其數(shù)據(jù)總線與輸入通道切換模塊的輸出以及輸出通道切換模塊的輸入電連接；輸入通道切換模塊與輸入接口電連接，輸出通道切換模塊與輸出接口電連接；一控制模塊，分別與主存儲器、輸入接口、輸出接口電連接；一電源模塊，對轉(zhuǎn)置存儲器內(nèi)的各個部分供電；其中，2～3個主存儲器，采用SDRAM分別存儲2～3頁數(shù)據(jù)；控制模塊、輸入通道切換模塊和輸出通道切換模塊由FPGA實現(xiàn)，控制模塊實現(xiàn)對存儲器的讀寫控制并給主存儲器提供讀寫地址；共同實現(xiàn)對輸入數(shù)據(jù)的矩陣轉(zhuǎn)置功能。本發(fā)明是一種大容量、高速、輸入輸出并行流水化進(jìn)行的轉(zhuǎn)置存儲器系統(tǒng)。
文檔編號G01S13/90GK1877360SQ200510075200
公開日2006年12月13日 申請日期2005年6月10日 優(yōu)先權(quán)日2005年6月10日
發(fā)明者李早社, 禹衛(wèi)東 申請人:中國科學(xué)院電子學(xué)研究所