專利名稱：電氣元件的制作方法
技術(shù)領域：
本發(fā)明涉及一種具有傳感器芯片和/或執(zhí)行器芯片、尤其是CMOS芯片的電氣元件，該芯片具有基底，在基底上設置鈍化層和至少一個具有至少一個有效表面區(qū)域的用于傳感器和/或執(zhí)行器的結(jié)構(gòu)，其中芯片被具有至少一個孔的封裝包圍，該孔形成與所述至少一個有效表面區(qū)域和鈍化層相通的通道，其中芯片在孔中具有至少以區(qū)域方式(bereichsweise)在鈍化層和有效表面區(qū)域上延伸的交互面，該交互面在工作狀態(tài)(Gebrauchsstellung)下與液態(tài)或軟膏狀的介質(zhì)接觸，其中在鈍化層和基底之間設置第一電絕緣層，在鈍化層和第一絕緣層之間以區(qū)域方式設置第一印制導線層，在第一絕緣層和基底之間設置第二電絕緣層，在第一絕緣層和第二絕緣層之間設置第二印制導線層，并且至少一個印制導線與傳感器和/或執(zhí)行器結(jié)構(gòu)連接。
背景技術(shù)：
這種電氣元件在實踐中是公知的。其包括具有半導體基底的CMOS芯片，在該基底中集成有離子敏場效應晶體管(ISFET)作為傳感器。傳感器具有被構(gòu)造為柵電極的有效表面區(qū)域，為了檢測包含在液態(tài)介質(zhì)中的離子，可以將該有效表面區(qū)域與該介質(zhì)接觸。在基底上設置多個由鋁制成的印制導線層，即所謂的層(Layer)，印制導線和/或印制導線的段在該層中延伸。印刷導線的在多個印制導線層上經(jīng)過的印制導線段通過通孔相互連接。在印制導線層之間以及在設置于基底上最下面、最厚的印制導線層和該基底之間分別設置電絕緣層。在由印制導線層和絕緣層所形成的疊層上設置鈍化層作為覆蓋層。印制導線將ISFET的漏極和源極與遠離它們并設置在CMOS芯片表面上的焊盤連接。
CMOS芯片被密封地位于其上的塑料填料包裹(umkapseln)，該填料具有與有效表面區(qū)域連接的孔，并且可以向該孔中注入液態(tài)介質(zhì)。其中，介質(zhì)在交互面上與芯片接觸，其中交互面在鈍化層的部分區(qū)域和有效表面區(qū)域上延伸。印制導線層和絕緣層分別一直延伸到芯片的與交互面重疊的區(qū)域中。鈍化層和絕緣層用作印制導線層的腐蝕防護，其應當防止印制導線層與液態(tài)介質(zhì)接觸。但在實踐中，當孔被液態(tài)或軟膏狀介質(zhì)填滿時，鈍化層只能對印制導線層進行有限的腐蝕防護，而且芯片只具有相對短的壽命。如果印制導線例如由于鈍化層上的缺陷而與介質(zhì)接觸，則可能導致整個芯片的故障。
F.Fassbender等人的“Optimization of passivation layers forcorrosion protection of silicon-based microelectrode arrays”，Sensorsand Actuators B 68(2000)，128-133頁也公開了一種具有硅基底的半導體芯片，在硅基底上設置具有16個大致成矩形的電極的陣列。這些電極通過經(jīng)過一個印制導線層的印刷導線與焊盤連接。印制導線層被鈍化層覆蓋。在制造該芯片時，首先借助于熱處理在半導體基底上產(chǎn)生二氧化硅層。在該二氧化硅層中，在稍后應當作為印制導線的位置上設置溝狀下凹。在該下凹中沉積形成印制導線的金屬。通過將印制導線埋入式設置二氧化硅層，得到芯片的基本平坦的表面。通過該表面，應當避免鈍化層中可能導致裂縫的機械應力，其中通過該裂縫，要用電極檢查的分析物(Analyt)可能與印制導線層接觸并可能在印制導線層上產(chǎn)生腐蝕。雖然可以通過該措施提高芯片的抗腐蝕性并因此延長芯片的壽命，但是在位于基底上的二氧化硅層中設置溝槽在制造芯片時需要附加的不小的花費，尤其是在CMOS過程中。

發(fā)明內(nèi)容
因此，本發(fā)明要解決的技術(shù)問題是提供一種開頭所述類型的電氣元件，其可以經(jīng)濟地通過半導體制造中常見的標準過程來制造，但是又具有良好的抗腐蝕性以及長壽命。
該技術(shù)問題通過權(quán)利要求1的特征解決。
其中，根據(jù)本發(fā)明，與鈍化層相鄰的第一印制導線層的至少引導電勢的區(qū)域或元件的電功能所需要的區(qū)域完全設置在芯片的與交互面重疊的區(qū)域之外。然后，在芯片的與交互面重疊的區(qū)域中，在最上面的、與孔或位于孔中的液態(tài)或軟膏狀介質(zhì)之間的距離最短的印制導線層和用于元件的電功能的印制導線層之間，除了鈍化層之外至少還設置第一絕緣層，由此與其中在最上面的印制導線層和液態(tài)或軟膏狀介質(zhì)之間只設置了鈍化層的芯片相比明顯改善了抗腐蝕能力。在芯片的與交互面重疊的區(qū)域內(nèi)，必要時可以設置第一印制導線層的至少一個電絕緣的、浮動的子區(qū)域，該子區(qū)域不用于引入電壓和/或電流，并因此對于元件的電功能沒有什么用處。在制造該芯片時，在產(chǎn)生第二印制導線層的至少一個印制導線之后，首先在芯片上生成或者在芯片上涂敷第一絕緣層，然后生成或涂敷第一印制導線層和鈍化層。由至少一個印制導線在絕緣層遠離該印制導線的邊界面上的輪廓所產(chǎn)生的表面結(jié)構(gòu)相對于第二印制導線層的印制導線的輪廓來說已經(jīng)明顯更平整和更平滑。通過鈍化層再次平滑該表面結(jié)構(gòu)，從而鈍化層具有基本上平坦的表面，該表面沒有有棱角的階梯或凸緣。因此，在芯片中出現(xiàn)機械應力時在鈍化層中形成裂縫的危險明顯降低。因此，本發(fā)明的元件可以實現(xiàn)良好的抗腐蝕性和長壽命。元件的芯片可以通過半導體制造中常見的標準過程而經(jīng)濟地生產(chǎn)。可以不需要在芯片表面中費事和麻煩地置入溝槽。鈍化層也可以包括多個層，其中這些層在必要時可以由不同的原材料制成。由此，得到更好的腐蝕保護。電氣元件也可以是氣體傳感器，其中與交互面接觸的液態(tài)介質(zhì)是薄的、例如2-3納米厚的水層。
上述技術(shù)問題也通過權(quán)利要求2的特征解決。
其中，按照本發(fā)明，至少在第一印制導線層的與交互面重疊的區(qū)域中，該印制導線層的側(cè)面相鄰并且相互間隔的導電層區(qū)域之間的間距分別小于印制導線層的厚度的1.2倍。由此，通過簡單的方式，使得設置在第一印制導線層上的鈍化層的朝向孔并且在工作狀態(tài)下與液態(tài)或軟膏狀介質(zhì)接觸的表面在覆蓋第一印制導線層的層區(qū)域之間間隙的區(qū)域中基本上是平的。因此，在芯片中出現(xiàn)機械應力時在鈍化層中形成裂縫的危險明顯降低。因此，本發(fā)明的電氣元件具有良好的抗腐蝕性和長壽命。元件的芯片可以通過半導體制造中常見的標準過程而經(jīng)濟地生產(chǎn)。用于與介質(zhì)接觸的交互面優(yōu)選地在芯片的被封裝的孔覆蓋的整個表面區(qū)域上延伸。
在本發(fā)明的一個優(yōu)選實施方式中，至少在第一印制導線層的被交互面覆蓋的區(qū)域中，該印制導線層的側(cè)面相鄰的層區(qū)域之間的間距小于第一印制導線層厚度的1.1倍，尤其是小于1.0倍，必要時小于0.9倍，并且優(yōu)選小于0.8倍。于是，電氣元件可以具有更好的抗腐蝕性。
優(yōu)選地，第二印制導線層具有至少兩個側(cè)面相互間隔的導電層區(qū)域，至少在第一印制導線層的被交互面覆蓋的區(qū)域中，該印制導線層的側(cè)面相鄰的層區(qū)域之間的間距分別小于第二印制導線層厚度的1.2倍，尤其是小于1.1倍，必要時小于1.0倍，有時小于0.9倍，并優(yōu)選小于0.8倍。由此得到更平的鈍化層表面，由此在芯片中出現(xiàn)機械應力時在鈍化層中形成裂縫的危險進一步降低。電氣元件因此具有更長的壽命。
優(yōu)選地，第一印制導線層由金屬、尤其是由鋁制成，第二印制導線層由摻雜的半導體材料、優(yōu)選由多晶硅(Polysilizium)制成。由鋁制成的印制導線具有良好的導電性。由于鋁只具有相對低的抗腐蝕性，因此接近表面的第一印制導線層僅設置在被交互面覆蓋的芯片區(qū)域之外并與該區(qū)域間隔開。在被交互面覆蓋的芯片區(qū)域內(nèi)，只使用由多晶硅形成的印制導線層來引導印制導線。由此，芯片具有對于孔中的液態(tài)或軟膏狀介質(zhì)更好的抗腐蝕性。在被交互面覆蓋的芯片區(qū)域之外，多晶硅印制導線與鋁印制導線連接。在第一印制導線層和第二印制導線層之間，必要時可以設置至少一個由金屬制成的另一印制導線層和至少一個與該另一印制導線層對應的絕緣層，即第二印制導線層不必是傳感器和/或執(zhí)行器芯片的第二高的印制導線層，第二絕緣層也不必是第二高的絕緣層。
在本發(fā)明的一種合適結(jié)構(gòu)中，在基底上并且在與孔重疊的區(qū)域之外設置用于電子電路、尤其用于分析裝置的結(jié)構(gòu)，其中該結(jié)構(gòu)通過至少一個印制導線層與傳感器和/或執(zhí)行器芯片電連接。因此，由電子電路和傳感器和/或執(zhí)行器所組成的電路配置實現(xiàn)了特別緊湊的尺寸。此外，該電路配置可以用半導體制造方法而經(jīng)濟地批量制造。


下面借助附圖詳細解釋本發(fā)明的實施例。其中圖1是根據(jù)本發(fā)明的電氣元件的第一實施例的部分橫截面圖，圖2是根據(jù)本發(fā)明的電氣元件的第二實施例的部分橫截面圖。
具體實施例方式
在圖1中整個用1表示的電氣元件具有傳感器芯片，該芯片具有由p摻雜的硅制成的半導體基底2，在該基底上設置用于傳感器的結(jié)構(gòu)。作為覆蓋位置(Decklage)，傳感器芯片具有鈍化層3，鈍化層優(yōu)選由氮化硅和/或二氧化硅構(gòu)成并且可以達到幾百nm到幾μm厚。圖1左邊所示的傳感器結(jié)構(gòu)包括具有有效表面區(qū)域5a的貴金屬電極4a，圖1右邊所示的傳感器結(jié)構(gòu)包括具有有效表面區(qū)域5b的氮化硅層4b。芯片被圖1和圖2中僅部分示出的、由填料形成的封裝6包圍，其中封裝具有形成與有效表面區(qū)域5a、5b相通的通道的孔7。至少封裝6的包圍該孔的邊緣密封地設置在芯片上?？梢栽诳?中置入待檢查的液態(tài)或軟膏狀介質(zhì)8，該介質(zhì)在交互面上與芯片接觸，該交互面在圖1所示的實施例中對應于芯片1的與孔7重疊的整個自由表面區(qū)域。但是，也可以考慮，交互面只在芯片1的與孔7重疊的表面區(qū)域的一部分上延伸，例如當只是以區(qū)域方式將芯片侵入液態(tài)介質(zhì)8中時。
在圖1的實施例中，電極4a設置在置于基底2上的場氧化層(Feldoxidschicht)9上。電極4b被構(gòu)造為柵電極，該柵電極與場效應晶體管(FET)的通道區(qū)域10相鄰。通道區(qū)域10形成在場效應晶體管的p+源極11和p+漏極12之間在n摻雜區(qū)域13中，該n摻雜區(qū)域13設置在基底2內(nèi)。在圖1中可以看出，源極11和漏極12設置在區(qū)域13上。在通道區(qū)域10的兩側(cè)，在源極11和漏極12上設置場氧化層9。在通道區(qū)域10的范圍內(nèi)，場氧化層9具有斷口。該斷口由電極4b橋接。
在鈍化層3和基底2之間設置被構(gòu)造為金屬間介電質(zhì)(InterMetallic Dielectric，IMD)的第一電絕緣層。在鈍化層3和第一絕緣層14之間例如設置由鋁制成的第一印制導線層15。第一印制導線層15具有多個被構(gòu)造為印制導線的區(qū)域。在第一絕緣層14和基底2之間設置層間介電質(zhì)(Inter Layer Dielectric，ILD)作為第二電絕緣層16。
第一絕緣層14和第二絕緣層16之間設置第二印制導線層17，該印制導線層由鋁制成并具有被構(gòu)造為印制導線的區(qū)域。如在圖1可以看出的，第二印制導線層17的第一印制導線與n摻雜區(qū)域1連接，第二印制導線與源極11連接，第三印制導線與漏極12連接。為此，在第二絕緣層16和場氧化層9中設置斷口，這些斷口分別被印制導線的段通過。第一絕緣層14和第二絕緣層16在電極4a、4b的有效表面區(qū)域5a、5b上具有斷口18，這些斷口與封裝6的孔7相連。第二印制導線層17通過絕緣層14、16而側(cè)面地與斷口18間隔開，并相對于該斷口密封。斷口18通過鈍化層3。
在圖1中可以看出，第一印制導線層15完全設置在芯片的與封裝6的孔7重疊的區(qū)域之外。此外，第一印制導線層15通過第一絕緣層14和鈍化層3側(cè)面地與斷口18間隔開，并相對于該斷口密封。很明顯可以看出，第一印制導線層15在芯片的與孔7重疊的區(qū)域中在芯片延伸平面的法線方向上通過鈍化層3和鈍化層下面的第一絕緣層14而與孔7間隔開。由此，實現(xiàn)第一印制導線層15相對于孔7中的介質(zhì)8的良好抗腐蝕性。鈍化層3的與孔7鄰接的表面在與斷口18間隔開的區(qū)域中基本上是平的，從而在芯片中出現(xiàn)機械應力時相應地降低在鈍化層3中形成裂縫的危險。鈍化層3的由鈍化層3的背向基底2的表面區(qū)域上的第一印制導線層15所產(chǎn)生的凸緣19被封裝6覆蓋，并側(cè)面地與孔7間隔開。由此，對于應當在凸緣19上形成鈍化層中裂縫的情況，第二印制導線層17通過封裝6繼續(xù)相對于孔7密封，并因此防止被介質(zhì)8腐蝕。
圖1所示的電氣元件1因此包括具有基底2的傳感器和/或執(zhí)行器芯片，在基底上設置鈍化層3和具有有效表面區(qū)域5a、5b的傳感器和/或執(zhí)行器結(jié)構(gòu)。芯片被封裝6包圍，該封裝具有形成與至少一個有效表面區(qū)域5a、5b相通的通道的孔7。在基底2上設置疊層，該疊層-從鈍化層3到基底2-包括至少一個第一印制導線層15、第一電絕緣層14、第二印制導線層17和第二電絕緣層16。第一印制導線層15完全位于芯片的與孔7重疊的區(qū)域之外。第二印制導線層15的至少一個印制導線與傳感器和/或執(zhí)行器結(jié)構(gòu)連接。
在圖2所示的實施例中，在基底2中集成具有源極11、漏極12和通道區(qū)域10的場效應晶體管。與通道區(qū)域10相鄰地，場效應晶體管包括具有有效表面區(qū)域5c的柵電極4c。借助于場效應晶體管，例如可以檢測設置在位于孔7中并與柵電極4c接觸的介質(zhì)8中的離子。在源極11和漏極12上設置場氧化層9，該場氧化層與通道區(qū)域10相鄰地具有橋接柵電極4c的斷口。
在該實施例中，在鈍化層3和基底2之間設置被構(gòu)造為金屬間介電質(zhì)(IMD)的第一電絕緣層14。在鈍化層3和第一絕緣層14之間以區(qū)域方式設置第一印制導線層15，該印制導線層由鋁制成并包括多個導電的層區(qū)域15a、15b、15c。層區(qū)域15a、15b被構(gòu)造為印制導線。層區(qū)域15c不被用作印制導線。在第一印制導線層15的與孔7和鈍化層3重疊的區(qū)域中，側(cè)面相鄰的層區(qū)域15a、15b、15c之間的距離a分別小于印制導線層15的厚度。
在第一絕緣層14和基底2之間設置層間介電質(zhì)(ILD)作為第二電絕緣層16。在第一絕緣層14和第二絕緣層16之間以區(qū)域方式設置由鋁制成的第二印制導線層17。第二印制導線層17和第一絕緣層14被斷口18穿過。第二印制導線層17與斷口18間隔開地結(jié)束，而且通過第一絕緣層14和第二絕緣層16而相對于斷口18密封。
第二印制導線層17具有多個導電的層區(qū)域17a、17b、17c。層區(qū)域17a、17b被構(gòu)造為印制導線，而層區(qū)域17c不被用作印制導線。在第二印制導線層17的與孔7和鈍化層3重疊的區(qū)域中，側(cè)面相鄰的層區(qū)域17a、17b、17c之間的距離b分別小于印制導線層17的厚度。該厚度大致等于第一電絕緣層14、第一印制導線層15和鈍化層3的厚度。通過第一印制導線層15的層區(qū)域15a、15b、15c或第二印制導線層17的層區(qū)域17a、17b、17c之間小的側(cè)面距離a、b，鈍化層3的表面的對應于印制導線層15、17的相鄰排列的層區(qū)域15a、15b、15c、17a、17b、17c之間間隙的正交投影的區(qū)域分別基本上是平的。由此，在芯片中出現(xiàn)機械應力時在鈍化層3中形成裂縫的危險將相應地降低。
在第二絕緣層16和場氧化層9之間設置被構(gòu)造為氧化層的第三電絕緣層20。在第三電絕緣層20和第二絕緣層16之間以區(qū)域方式設置由多晶硅層制成并形成印制導線的第三印制導線層21。在第三絕緣層20和場氧化層9之間設置同樣由多晶硅層22制成并包含其它電氣印制導線的第四印制導線層22。
還應當指出，印制導線層15、17、21、22的印制導線可以通過通孔相互連接。基底2也可以是玻璃。
權(quán)利要求
1.一種具有傳感器和/或執(zhí)行器芯片、尤其具有CMOS芯片的電氣元件(1)，其中所述芯片具有基底(2)，在所述基底上設置鈍化層(3)和至少一個具有至少一個有效表面區(qū)域(5a，5b，5c)的用于傳感器和/或執(zhí)行器的結(jié)構(gòu)，其中所述芯片被具有至少一個孔(7)的封裝(6)包圍，所述孔形成與所述至少一個有效表面區(qū)域(5a，5b，5c)和鈍化層(3)相通的通道，其中所述芯片在所述孔中具有至少以區(qū)域方式在所述鈍化層(3)和有效表面區(qū)域(5a，5b，5c)上延伸的交互面，所述交互面在工作狀態(tài)下與液態(tài)或軟膏狀的介質(zhì)接觸，其中在所述鈍化層(3)和基底(2)之間設置第一電絕緣層(14)，在所述鈍化層(3)和第一絕緣層(14)之間以區(qū)域方式設置第一印制導線層(15)，所述第一印制導線層具有至少一個被構(gòu)造為印制導線的區(qū)域，其中在所述第一絕緣層(14)和基底(2)之間設置第二電絕緣層(16)，在所述第一絕緣層(14)和第二絕緣層(16)之間設置第二印制導線層(17)，所述第二印制導線層具有至少一個被構(gòu)造為印制導線的區(qū)域，并且其中至少一個所述印制導線與傳感器和/或執(zhí)行器結(jié)構(gòu)連接，其特征在于，至少所述第一印制導線層(15)的引入電勢的區(qū)域完全設置在所述芯片的與交互面重疊的區(qū)域之外。
2.一種具有傳感器和/或執(zhí)行器芯片、尤其具有CMOS芯片的電氣元件(1)，所述芯片具有基底(2)，在所述基底上設置鈍化層(3)和至少一個具有至少一個有效表面區(qū)域(5a，5b，5c)的用于傳感器和/或執(zhí)行器的結(jié)構(gòu)，其中所述芯片被具有至少一個孔(7)的封裝(6)包圍，所述孔形成與所述至少一個有效表面區(qū)域(5a，5b，5c)和鈍化層(3)相通的通道，其中所述芯片在所述孔中具有至少以區(qū)域方式在鈍化層(3)和有效表面區(qū)域(5a，5b，5c)上延伸的交互面，所述交互面在工作狀態(tài)下與液態(tài)或軟膏狀的介質(zhì)接觸，其中在所述鈍化層(3)和基底(2)之間設置第一電絕緣層(14)，在鈍化層(3)和第一絕緣層(14)之間以區(qū)域方式設置第一印制導線層(15)，所述第一印制導線層具有至少兩個側(cè)面間隔的導電層區(qū)域(15a，15b，15c)，其中在第一絕緣層(14)和基底(2)之間設置第二電絕緣層(16)，在第一絕緣層(14)和第二絕緣層(16)之間設置第二印制導線層(17)，其特征在于，至少在第一印制導線層(15)的與交互面重疊的區(qū)域中，側(cè)面相鄰的導電層區(qū)域(15a，15b，15c)之間的間距(a)分別小于所述印制導線層(15)的厚度的1.2倍。
3.根據(jù)權(quán)利要求2所述的電氣元件(1)，其特征在于，至少在第一印制導線層(15)的與交互面重疊的區(qū)域中，所述印制導線層(15)的側(cè)面相鄰的層區(qū)域(15a，15b，15c)之間的間距(a)小于所述第一印制導線層(15)的厚度的1.1倍，尤其小于1.0倍，必要時小于0.9倍，并優(yōu)選小于0.8倍。
4.根據(jù)權(quán)利要求1至3中任一項所述的電氣元件(1)，其特征在于，所述第二印制導線層(17)具有至少兩個側(cè)面間隔的導電層區(qū)域(17a，17b，17c)，至少在第二印制導線層(17)的與交互面重疊的區(qū)域中，所述印制導線層(17)的側(cè)面相鄰的層區(qū)域(17a，17b，17c)之間的間距(b)小于第二印制導線層(17)的厚度的1.2倍，尤其小于1.1倍，必要時小于1.0倍，有時小于0.9倍，并優(yōu)選小于0.8倍。
5.根據(jù)權(quán)利要求1至4中任一項所述的電氣元件(1)，其特征在于，所述第一印制導線層由金屬、尤其由鋁制成，第二印制導線層由摻雜的半導體材料、優(yōu)選由多晶硅制成。
6.根據(jù)權(quán)利要求1至5中任一項所述的電氣元件(1)，其特征在于，在基底(2)上，在與孔(7)重疊的區(qū)域之外設置用于電子電路、尤其用于分析裝置的結(jié)構(gòu)，并且所述結(jié)構(gòu)通過至少一個所述印制導線層(15，17)與傳感器和/或執(zhí)行器芯片電連接。
全文摘要
一種電氣元件(1)具有傳感器和/或執(zhí)行器芯片，該芯片具有基底(2)，在基底上設置鈍化層(3)和具有有效表面區(qū)域(5a，5b)的傳感器和/或執(zhí)行器結(jié)構(gòu)。該芯片被具有孔(7)的封裝(6)包圍，該孔形成與所述至少一個有效表面區(qū)域(5a，5b)相通的通道。在基底(2)上設置疊層，該疊層從鈍化層(3)到基底(2)具有至少一個第一印制導線層(15)、第一電絕緣層(14)、第二印制導線層(17)和第二電絕緣層(16)。第一印制導線層(15)完全位于芯片與孔(7)重疊的區(qū)域之外。第二印制導線層(15)的至少一個印制導線與傳感器和/或執(zhí)行器結(jié)構(gòu)連接。
文檔編號G01N27/414GK101048655SQ200480044289
公開日2007年10月3日 申請日期2004年11月26日 優(yōu)先權(quán)日2004年11月26日
發(fā)明者米爾科·萊曼, 英戈·弗羅因德 申請人:邁克納斯公司