專利名稱：半導(dǎo)體構(gòu)裝元件的測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試方法，特別涉及一種半導(dǎo)體構(gòu)裝元件的測試方法。
背景技術(shù)：
參閱圖1，一般來說一個完整的集成電路(IC)制造流程，基本包括初期的集成電路設(shè)計(jì)10與晶片制造11；中期的晶片分類12與封裝13；及后期的最終測試14與產(chǎn)品出貨15。
在集成電路日益微小化的同時，上述集成電路的制程在每一個階段都相當(dāng)重要。其中，最終測試14是集成電路在封裝后用以測試封裝完成產(chǎn)品的電性功能，以保證出廠的集成電路功能上的完整性，并對已測試的產(chǎn)品根據(jù)其電性功能分類(即分箱)，以作為集成電路不同等級產(chǎn)品的評價(jià)依據(jù)。
而電性功能測試是針對產(chǎn)品的各種電性參數(shù)進(jìn)行測試以確保產(chǎn)品能夠正常運(yùn)作，用于測試的系統(tǒng)設(shè)備將根據(jù)產(chǎn)品不同的測試項(xiàng)目而加載不同的測試程序，且隨不同的構(gòu)裝型態(tài)而有所不同，為確保半導(dǎo)體構(gòu)裝成品的功能性及穩(wěn)定性，構(gòu)裝成品的諸項(xiàng)功能的性質(zhì)檢驗(yàn)尤為重要，以下對目前封裝后的半導(dǎo)體測試流程作一介紹。
在說明前必須先了解半導(dǎo)體封裝元件測試的目的，該目的是即使在最糟的環(huán)境定義下，也可保證半導(dǎo)體元件(根據(jù)最初設(shè)計(jì)的功能)能正常的工作。而測試所考慮的事項(xiàng)必須包括完成半導(dǎo)體元件測試的目標(biāo)以及還需考慮成本效益。
參閱圖2，為目前封裝后的半導(dǎo)體測試流程，以邏輯性產(chǎn)品而言，現(xiàn)階段的標(biāo)準(zhǔn)流程步驟如下，首先，在步驟20中，先預(yù)備好要上線測試的待測集成電路，將從上游廠商送來的包箱拆封，并一一放在標(biāo)準(zhǔn)容器內(nèi)，以便在放入測試設(shè)備時，處理器(handler)可以將待測集成電路定位，從而使其內(nèi)的自動化機(jī)械裝置可自動上料與下料。
其次，在步驟21中，當(dāng)準(zhǔn)備好測試環(huán)境(包括測試系統(tǒng)、測試程序、處理器，以及連接接口)之后，進(jìn)行產(chǎn)品的最終測試(FinalTesting，F(xiàn)T)，此階段的測試包括直流電測試、交流電測試、及功能測試。直流電測試一般包括開路/短路測試、輸出最大漏電流/輸出最小漏電流測試等。交流電測試主要是測量集成電路元件的時序(TIMING)或是時鐘脈沖(CLOCK)參數(shù)特性。在此，應(yīng)注意的是，有許多交流電測試只用于產(chǎn)品設(shè)計(jì)的參考及特性分析，在生產(chǎn)測試時，不一定需要完全測量時序參數(shù)。而功能測試，即在功能測試之前先將產(chǎn)品的直流電參數(shù)設(shè)定，如中央處理器/系統(tǒng)檢測電壓、輸入高電位、輸入低電位、輸出高電位、及輸出低電位，再加上特定的時序參數(shù)。然后以一連串的測試模式根據(jù)特定時序參數(shù)輸入到待測集成電路中，并逐一比較輸出是否為預(yù)期的高低電位狀態(tài)。
在進(jìn)行最終產(chǎn)品測試時，必須搭配昂貴的測試設(shè)備，以其優(yōu)越的硬件能力以及高速的運(yùn)行速度，在極短的時間內(nèi)完成上述所有的測試。一般而言，每一個待測集成電路通常需要6-7秒的測試時間，而此階段的收費(fèi)也是以秒計(jì)費(fèi)。
接著，進(jìn)行步驟22，將通過步驟21的待測集成電路進(jìn)行系統(tǒng)級測試(System Level Testing，SLT)。一般而言，系統(tǒng)級測試即是利用一測試公板，該測試公板是以發(fā)表該半導(dǎo)體構(gòu)裝元件所認(rèn)證的同步發(fā)表的公板作為測試中心，將多個通過該取樣抽測的半導(dǎo)體封裝元件進(jìn)行公板測試。在進(jìn)行步驟22的系統(tǒng)級測試時，每一個待測集成電路所耗費(fèi)的測試時間至少需要20秒以上，故此階段的收費(fèi)是以小時計(jì)算，價(jià)格相對便宜許多。
接著，在步驟23中，進(jìn)行取樣抽測(又稱為QC或Q貨)，此作業(yè)的目的在于在通過產(chǎn)品最終測試的測試品中，隨機(jī)抽出一定數(shù)量的半導(dǎo)體封裝元件，重新回到步驟21的測試現(xiàn)場，在測試程序、測試設(shè)備、測試溫度都不變的條件下，看其測試結(jié)果是否與先前的測試結(jié)果相一致。若不一致，則有可能是測試設(shè)備故障、測試程序有問題、測試配件損壞、測試過程有瑕疵等原因，假設(shè)判斷出原因不太嚴(yán)重，則將整批測過的半導(dǎo)體封裝元件退回到步驟21進(jìn)行重測。而如果判斷出原因嚴(yán)重，則進(jìn)行步驟231，將此批待測集成電路扣留，等待工程師、主管人員與客戶協(xié)調(diào)后再作決策。
最后，進(jìn)行步驟24，對該進(jìn)行系統(tǒng)級測試之后的集成電路進(jìn)行出貨的運(yùn)送作業(yè)。由于最終測試是半導(dǎo)體集成電路制程的最后一站，所以許多客戶就把測試廠當(dāng)作他們的成品倉庫，以避免自身工廠成品存放的管理，另一方面也減少不必要的成品搬運(yùn)成本，至此完成整個半導(dǎo)體封裝后的測試流程。
電子產(chǎn)品為了要求能提供完整的電性功能，所以經(jīng)過層層的測試把關(guān)，務(wù)求將出貨的半導(dǎo)體封裝元件百分之百可用地交到客戶手中。然而，隨著科技的日新月異，許多半導(dǎo)體芯片的功能愈來愈強(qiáng)化，運(yùn)行速度也不斷攀高?，F(xiàn)有測試設(shè)備的功能已逐漸不再能夠滿足半導(dǎo)體芯片的使用，因此使得許多新產(chǎn)品無法進(jìn)行測試。這也導(dǎo)致許多測試廠為了要測試更高階的產(chǎn)品，必須不斷投入巨資，購買極為昂貴的先進(jìn)測試設(shè)備，以便跟上時代與產(chǎn)品的快速轉(zhuǎn)變。
然而，檢驗(yàn)半導(dǎo)體芯片的各項(xiàng)功能除了硬件上的支持之外，還需要編寫診斷的測試軟件，以軟件仿真真實(shí)的工作環(huán)境，目的是確保半導(dǎo)體芯片的各項(xiàng)功能可按照初期集成電路設(shè)計(jì)的要求工作。但是，無論各項(xiàng)測試程序編寫得多么詳盡，還是無法找出全部的系統(tǒng)層次問題。當(dāng)該項(xiàng)半導(dǎo)體芯片上的功能和事件出現(xiàn)某種在元件測試過程中從未遇到過的順序或組合時，可能就會產(chǎn)生使用上的問題。如果這些問題出現(xiàn)太多(或者在執(zhí)行重要任務(wù)的產(chǎn)品中僅僅偶然出現(xiàn))，用戶將會認(rèn)為這些產(chǎn)品不可靠甚至不穩(wěn)定。
再者，有些半導(dǎo)體芯片產(chǎn)品的生命周期較短，而編寫一份完整的測試程序需要投入許多時間與人力，通常一個產(chǎn)品的測試程序需3-6個月的時間來開發(fā)，這還不包括大量生產(chǎn)時修正程序參數(shù)或糾錯的時間。所以當(dāng)測試程序開始使用時，產(chǎn)品往往已進(jìn)入銷售末期。
一般而言，耗費(fèi)在測試的時間愈久，產(chǎn)品的競爭力愈低，而上述種種問題也是目前眾多測試業(yè)者無法突破的困境。況且，大量的生產(chǎn)測試是以時間來計(jì)費(fèi)的，愈復(fù)雜的測試程序相對耗費(fèi)的測試時間愈久。在投入高成本的測試設(shè)備，與撰寫復(fù)雜的測試程序之后，再向客戶收取高額的測試費(fèi)用，似乎已失去了通過測試來降低半導(dǎo)體制造成本的目的。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于克服上述現(xiàn)有技術(shù)存在的缺陷，提供一種具有簡化測試架構(gòu)及流程，且可降低測試時間及成本的半導(dǎo)體構(gòu)裝元件的測試方法。
根據(jù)本發(fā)明的半導(dǎo)體構(gòu)裝元件的測試方法，適用于封裝后的半導(dǎo)體測試制程，該方法包括下列步驟
首先，預(yù)備多個待測試半導(dǎo)體構(gòu)裝元件。而后，分別對每一個半導(dǎo)體構(gòu)裝元件進(jìn)行基本電性測試，篩選出通過基本電性測試的半導(dǎo)體構(gòu)裝元件。接著，對每一個通過基本電性測試的半導(dǎo)體構(gòu)裝元件進(jìn)行公板測試，再一次篩選出通過公板測試的半導(dǎo)體構(gòu)裝元件。最后，對每一個通過公板測試的半導(dǎo)體構(gòu)裝元件進(jìn)行最終產(chǎn)品測試，進(jìn)一步篩選出測試失敗的部分，以得到確實(shí)可用的半導(dǎo)體構(gòu)裝元件。
本發(fā)明的基本電性測試與公板測試的測試價(jià)格相對最終產(chǎn)品測試可便宜許多，引入基本電性測試與公板測試可減少一半的最終產(chǎn)品測試時間，從而可達(dá)到降低測試成本與測試時間的有益效果。


圖1是一般集成電路制造的流程示意圖。
圖2是現(xiàn)有技術(shù)中對封裝后半導(dǎo)體構(gòu)裝元件進(jìn)行測試的流程示意圖。
圖3是本發(fā)明的半導(dǎo)體構(gòu)裝元件測試方法的較佳實(shí)施例的測試流程示意圖。
圖4是一方塊示意圖，示出了基本電性測試與公板測試可取代直流電測試與功能測試，而交流電測試部分則由最終測試來完成。
具體實(shí)施例方式
有關(guān)本發(fā)明的前述及其它技術(shù)內(nèi)容、特點(diǎn)、與功效，在以下結(jié)合附圖的較佳實(shí)施例的詳細(xì)說明中，將可清楚明白。
參閱圖3所示，本發(fā)明的半導(dǎo)體構(gòu)裝元件的測試方法可適用于封裝后的半導(dǎo)體測試制程，該半導(dǎo)體構(gòu)裝元件的測試方法的較佳實(shí)施例包括以下步驟。
首先，進(jìn)行步驟31，構(gòu)建一測試環(huán)境，準(zhǔn)備多個待測試的半導(dǎo)體構(gòu)裝元件，并準(zhǔn)備好測試環(huán)境所需的測試系統(tǒng)、程序、自動化設(shè)備，及人力安排。
接著，進(jìn)行步驟32，對每一個半導(dǎo)體構(gòu)裝元件進(jìn)行基本的電性測試，并篩選出通過基本電性測試的半導(dǎo)體構(gòu)裝元件。以本較佳實(shí)施例而言，該基本電性測試包括開路/短路測試，以及電源短路測試。但實(shí)際實(shí)施時，該基本電性測試還可以包括下列項(xiàng)目輸出最大漏電流/輸出最小漏電流測試、總體電流測試、靜態(tài)電流測試、動態(tài)電流測試、輸出最小漏電流/輸出最大漏電流測試、輸出高阻抗漏電流測試、輸入高電位/輸入低電位測試、及輸出高電位/輸出低電位測試等。
舉例來說，以開路/短路測試而言，其目的是確保測試設(shè)備與待測試的半導(dǎo)體構(gòu)裝元件的接觸接口是否良好，同時檢查該半導(dǎo)體構(gòu)裝元件線路內(nèi)部是否有開路或短路的情形。由于在輸入/輸出接腳通常內(nèi)建有金屬氧化物半導(dǎo)體元件，以在P信道P或N信道保護(hù)二極管，此測試就是針對這種特性來分析該半導(dǎo)體構(gòu)裝元件是否在開路/短路的測試項(xiàng)目上測試失敗。由于本較佳實(shí)施例的基本電性測試僅作直流電項(xiàng)目的測量，所以耗費(fèi)的時間相當(dāng)短，通常1～2秒的時間便已足夠。
在此，應(yīng)注意的是，因各種半導(dǎo)體構(gòu)裝元件的產(chǎn)品特性不同，所需要的測試項(xiàng)目也不同，例如邏輯集成電路與內(nèi)存所需的測試項(xiàng)目便有差異，而本較佳實(shí)施例僅是以一般邏輯性產(chǎn)品為例來進(jìn)行說明，而且縱算是同屬邏輯類集成電路，但產(chǎn)品不同測試項(xiàng)目也不盡相同，故實(shí)際實(shí)施時，應(yīng)不以此為限。
而后，進(jìn)行步驟33，將每一個通過基本電性測試的半導(dǎo)體構(gòu)裝元件置入一通用標(biāo)準(zhǔn)設(shè)計(jì)的公板中，進(jìn)行公板測試，以實(shí)際的公板直接對每一個通過基本電性測試的半導(dǎo)體構(gòu)裝元件進(jìn)行公板測試，再一次篩選出通過公板測試的半導(dǎo)體構(gòu)裝元件。本較佳實(shí)施例所述的公板泛指針對該半導(dǎo)體構(gòu)裝元件的產(chǎn)品功能，所設(shè)計(jì)制造出的業(yè)界通用的標(biāo)準(zhǔn)電路板。
舉例來說，若該項(xiàng)待測試的半導(dǎo)體構(gòu)裝元件為一個人計(jì)算機(jī)主機(jī)用的芯片組，則該公板即為該個人計(jì)算機(jī)的“標(biāo)準(zhǔn)版”主機(jī)板，以適合的工作環(huán)境為需求，將該芯片組直接安裝于該“標(biāo)準(zhǔn)版”的主機(jī)板上，并執(zhí)行適當(dāng)?shù)某绦?，視其所輸出的功能是否符合預(yù)期，便可直接判斷該待測試的半導(dǎo)體構(gòu)裝元件的好壞。
當(dāng)然，這只是以該項(xiàng)待測試的半導(dǎo)體封裝元件為芯片組集成電路為例進(jìn)行的說明?，F(xiàn)階段的繪圖芯片、整合性通訊芯片、網(wǎng)絡(luò)卡，以及微處理器等都可以通過開發(fā)適合的公板，搭配相對于現(xiàn)有技術(shù)中較為精巧的測試程序來進(jìn)行公板測試，并根據(jù)品質(zhì)等級加以分類。另外，開發(fā)公板用的測試程序，所需的時間并不長，通常只要數(shù)星期便可完成，且公板的制作非常簡單，相對測試設(shè)備數(shù)千萬元以上的價(jià)格，以及開發(fā)測試程序的復(fù)雜性，本發(fā)明的制作方法不僅簡單而且可以節(jié)省生本。
在此，應(yīng)注意的是，此階段的測試是以產(chǎn)品功能測試為主，所謂的功能測試就是產(chǎn)品的真正功能測試，以一連串的測試模式輸入該半導(dǎo)體構(gòu)裝元件，并逐一比較該半導(dǎo)體構(gòu)裝元件的輸出是否有符合預(yù)期的高低電位狀態(tài)。唯一不同的是，此階段并非單純以軟件仿真測試環(huán)境，而是以實(shí)際的公板進(jìn)行測試。也由于并非仿真測試，所以該半導(dǎo)體構(gòu)裝元件的好壞可立刻判斷出來。換言之，通過此階段測試的半導(dǎo)體構(gòu)裝元件即為確定可用的合格品。
此外，由于該公板測試是針對所有的功能輸出檢驗(yàn)，所以測試的時間較長，通常需要20秒以上的時間，是整個測試過程中最耗費(fèi)時間的步驟。
接著，進(jìn)行步驟34，對每一個通過公板測試的半導(dǎo)體構(gòu)裝元件進(jìn)行最終產(chǎn)品測試，進(jìn)一步篩選出最終測試失敗的半導(dǎo)體構(gòu)裝元件，而其余剩下的部分即為確實(shí)可用的半導(dǎo)體構(gòu)裝元件。
在此，應(yīng)注意的是，此階段的測試是以直流電測試為主，該直流電測試是指針對該半導(dǎo)體構(gòu)裝元件的時序、時鐘脈沖來進(jìn)行測試，由于公板測試并無法完成該半導(dǎo)體構(gòu)裝元件的交流電時序以及時鐘脈沖測試，所以在公板測試之后，必須輔以現(xiàn)有技術(shù)中的最終產(chǎn)品測試的交流電測試，才算完成所有的測試項(xiàng)目。而該最終產(chǎn)品測試由于不需要進(jìn)行直流電與功能測試，所以可節(jié)省許多測試時間，通常只需要2～3秒便可完成，這與現(xiàn)有技術(shù)中的最終產(chǎn)品測試需要6～7秒的時間相比，可節(jié)省一半以上的時間。
然后，進(jìn)行步驟35，對該多個通過最終產(chǎn)品測試的半導(dǎo)體構(gòu)裝元件進(jìn)行取樣抽測。也即自該多個完成步驟34的半導(dǎo)體構(gòu)裝元件中抽出一定數(shù)量，重新返回到相同的測試環(huán)境，在測試程序、測試設(shè)備、與測試溫度都不變的情況下，檢驗(yàn)其測試結(jié)果是否與之前的測試結(jié)果一致，以作為繼續(xù)下一測試流程的依據(jù)。
在本較佳實(shí)施例中，該步驟35所代表的意義是進(jìn)行測試時，避免因電子產(chǎn)品不可抗拒的電子或電力因素而導(dǎo)致的誤測現(xiàn)象產(chǎn)生，所以多一道取樣的檢查關(guān)卡，可以增加產(chǎn)品測試的穩(wěn)定度。此時，便可保證出廠的半導(dǎo)體構(gòu)裝元件在功能與穩(wěn)定度上的完整性。
當(dāng)然，步驟35并非一定要進(jìn)行，可視客戶是否有此需求而定，本較佳實(shí)施例是以執(zhí)行該取樣抽測的流程為例進(jìn)行說明的，但不應(yīng)以此為限。
最后，進(jìn)行步驟36，將前述通過取樣測試的半導(dǎo)體構(gòu)裝元件運(yùn)送出貨。針對客戶的要求，測試廠可以提供所謂的門對門服務(wù)，即幫助客戶將測試完成品送至客戶指定的地方(包括客戶的產(chǎn)品買家)，有些客戶指定點(diǎn)在海外，便需要考慮安排船期，如果在國內(nèi)，則要考慮安排貨運(yùn)。由于出貨運(yùn)送的管理并非本發(fā)明的重點(diǎn)所在，故在此不再詳加敘述。上述步驟進(jìn)行至此，便完成了封裝后的半導(dǎo)體構(gòu)裝元件的測試流程。
同樣地，步驟36也并非固定流程，可視客戶是否有此需求而定，本較佳實(shí)施例是以執(zhí)行該出貨運(yùn)送的完整流程為例進(jìn)行說明的，但是也可以不包括步驟36，不應(yīng)局限于本實(shí)施例所限。
配合參閱圖4，一般測試程序的測試項(xiàng)目基本上都包括直流電、交流電、以及功能三大測試主項(xiàng)，該半導(dǎo)體構(gòu)裝元件必須在每一項(xiàng)測試通過才能算是合格品。而本發(fā)明中步驟32的基本電性測試與步驟33的公板測試，可以先完成該半導(dǎo)體構(gòu)裝元件的直流電與功能測試，且單純的直流電測試所需的硬件設(shè)備并不需要太高檔，而執(zhí)行步驟33所需的測試公板也相對比較便宜，所以剩下需要使用較高檔測試設(shè)備的交流電測試部分，便不需耗費(fèi)太長的測試時間。
根據(jù)以上的說明，將本發(fā)明與現(xiàn)有技術(shù)中的封裝后半導(dǎo)體測試方式作一比較，可知本發(fā)明具有許多有益效果，詳細(xì)說明如下一、簡化測試流程。
由于本發(fā)明先以簡單的基本電性測試，篩選出電性測試失敗的半導(dǎo)體構(gòu)裝元件，再以實(shí)體的公板測試取代現(xiàn)有技術(shù)中的軟件仿真測試，可直接測出真正的半導(dǎo)體構(gòu)裝元件在真實(shí)工作環(huán)境下的運(yùn)作情形，所以不需要如現(xiàn)有技術(shù)中一般，受限于測試設(shè)備的硬件與軟件能力而必須經(jīng)過完整的直流電、交流電、以及功能測試，可精簡繁復(fù)的半導(dǎo)體測試流程。
二、縮短最終測試時間。
由于現(xiàn)有技術(shù)中的最終產(chǎn)品測試必須走完測試程序所定義的所有測試項(xiàng)目，通常需要花費(fèi)6～7秒的時間，而本發(fā)明以基本電性測試配合公板測試，可以取代現(xiàn)有技術(shù)中最終產(chǎn)品測試中的直流電與功能測試部分，所以在最終測試時，僅須針對交流電時序與時鐘脈沖部分進(jìn)行測試，通常這只需花費(fèi)2～3秒的時間，故可有效縮短產(chǎn)品的最終測試時間。
三、降低測試成本。
由于產(chǎn)品最終測試必須搭配昂貴的測試設(shè)備，所以在收費(fèi)方面是以秒計(jì)費(fèi)，而本發(fā)明的基本電性測試與公板測試，可以先完成該半導(dǎo)體構(gòu)裝元件的直流電與功能測試，剩下需要使用到較高檔測試設(shè)備的交流電測試部分，僅需耗費(fèi)相對現(xiàn)有技術(shù)中不到一半的測試時間，所以能降低測試成本。此外，對于測試業(yè)者來說，由于不再需要投入高額的費(fèi)用購買昂貴先進(jìn)的測試設(shè)備，以及大幅縮短了測試所耗費(fèi)的時間，所以可有效地降低測試成本。而相對于客戶來說，因?yàn)椴恍韬馁M(fèi)人力成本開發(fā)測試軟件，所以可節(jié)省開發(fā)、糾錯、及調(diào)整程序參數(shù)的時間，所以確實(shí)能達(dá)到降低成本的目的。
四、獲得精確的測試合格率。
本發(fā)明的半導(dǎo)體構(gòu)裝元件的測試方法，是以基本的電性測試流程搭配實(shí)體的公用電路板進(jìn)行測試，可對待測的半導(dǎo)體構(gòu)裝元件進(jìn)行最直接的完整測試，將隱性的集成電路誤測率完全暴露出來，并回饋提供給上游的集成電路設(shè)計(jì)業(yè)者，以獲得精確的測試合格率。
本發(fā)明的半導(dǎo)體構(gòu)裝元件的測試方法，通過新的測試規(guī)劃，簡化設(shè)計(jì)測試架構(gòu)及流程，對于降低測試時間及成本有重大的影響，并可大幅簡化將來各類半導(dǎo)體產(chǎn)品的測試方法，減少測試所耗費(fèi)的時間，提高測試的錯誤涵蓋率。
綜上，我國目前在半導(dǎo)體產(chǎn)業(yè)上的集成電路封裝測試產(chǎn)量已排名世界第一，與美國、日本，以及韓國并駕齊驅(qū)。而我國產(chǎn)學(xué)界致力于半導(dǎo)體領(lǐng)域的研究成績，也一再令世人刮目相看。在公元2003年全世界前六大封裝測試公司，我國就占有前幾名，臺灣80％的加工出口區(qū)廠商都從事與集成電路封裝測試有關(guān)的產(chǎn)業(yè)，其群聚的效應(yīng)十分龐大。在這樣的前提下，若我們只是故步自封，不嘗試著突破瓶頸與開發(fā)新的測試方法，則目前的領(lǐng)導(dǎo)地位終會被超越，通過本發(fā)明的半導(dǎo)體構(gòu)裝元件的測試方法，主要是將基本電性測試結(jié)合系統(tǒng)級測試的觀念引入到目前產(chǎn)業(yè)及測試技術(shù)已達(dá)到瓶頸的半導(dǎo)體測試產(chǎn)業(yè)中，通過簡單實(shí)際的公板測試環(huán)境取代目前的軟件仿真測試環(huán)境，進(jìn)而提高測試產(chǎn)品的測試精準(zhǔn)度，且能有效降低測試成本，縮短測試時間，故確實(shí)能達(dá)到本發(fā)明的目的。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則的內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包括在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體構(gòu)裝元件的測試方法，適用于封裝后的半導(dǎo)體測試制程，其特征在于所述測試方法包括如下步驟a)預(yù)備多個待測試半導(dǎo)體構(gòu)裝元件；b)分別對每一個所述半導(dǎo)體構(gòu)裝元件進(jìn)行基本電性測試，篩選出通過基本電性測試的半導(dǎo)體構(gòu)裝元件；c)對每一個通過基本電性測試的半導(dǎo)體構(gòu)裝元件進(jìn)行公板測試，再一次篩選出通過公板測試的半導(dǎo)體構(gòu)裝元件；以及d)對每一個通過公板測試的半導(dǎo)體構(gòu)裝元件進(jìn)行最終產(chǎn)品測試，進(jìn)一步篩選出測試失敗的部分，以得到確實(shí)可用的半導(dǎo)體構(gòu)裝元件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述方法還包括一步驟e)將前述通過公板測試的半導(dǎo)體構(gòu)裝元件運(yùn)送出貨。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述方法還包括一介于所述步驟d)與所述步驟e)之間的步驟f)對所述多個通過最終產(chǎn)品測試的半導(dǎo)體構(gòu)裝元件進(jìn)行取樣抽測。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述方法在所述步驟f)中的所述取樣抽測是在所有測試條件都不變的情況下以少量的抽測樣品再一次進(jìn)行步驟d)的最終產(chǎn)品測試。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述方法在所述步驟b)中的所述基本電性測試包括開路/短路測試，以及電源短路測試。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述基本電性測試還包括選自下列項(xiàng)目所構(gòu)成的測試項(xiàng)目群組輸出最大漏電流/輸出最小漏電流測試、總體電流測試、靜態(tài)電流測試、動態(tài)電流測試、輸出最小漏電流/輸出最大漏電流測試、輸出高阻抗漏電流測試、輸入高電位/輸入低電位測試、輸出高電位/輸出低電位測試，及上述測試項(xiàng)目的組合。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述方法在步驟c)中，所述公板是針對所述半導(dǎo)體構(gòu)裝元件的功能所設(shè)計(jì)，且為業(yè)界通用標(biāo)準(zhǔn)，而所述公板測試是以發(fā)表所述半導(dǎo)體構(gòu)裝元件所認(rèn)證的同步發(fā)表的公板作為測試中心，以取代昂貴的測試設(shè)備所進(jìn)行的測試。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體構(gòu)裝元件的測試方法，其特征在于，所述方法在步驟d)中，所述最終產(chǎn)品測試包括選自下列項(xiàng)目所構(gòu)成的測試項(xiàng)目群組時序測試、頻率測試，及上述測試項(xiàng)目的組合。
全文摘要
本發(fā)明公開了一種半導(dǎo)體構(gòu)裝元件的測試方法，適用于封裝后的半導(dǎo)體測試制程。首先，準(zhǔn)備多個待測試的半導(dǎo)體構(gòu)裝元件，接著，分別對每一半導(dǎo)體構(gòu)裝元件進(jìn)行基本電性測試，篩選出通過基本電性測試的半導(dǎo)體構(gòu)裝元件，然后，對每一個通過基本電性測試的半導(dǎo)體構(gòu)裝元件進(jìn)行公板測試，再一次篩選出通過公板測試的半導(dǎo)體構(gòu)裝元件，最后，對每一個通過公板測試的半導(dǎo)體構(gòu)裝元件進(jìn)行最終產(chǎn)品測試，并進(jìn)一步篩選出測試失敗的部分，以得到確實(shí)可用的半導(dǎo)體構(gòu)裝元件，該方法可縮減現(xiàn)階段半導(dǎo)體測試流程的測試時間，進(jìn)而降低測試成本。
文檔編號G01R31/28GK1770414SQ20041008717
公開日2006年5月10日 申請日期2004年11月4日 優(yōu)先權(quán)日2004年11月4日
發(fā)明者歐陽勤一 申請人:達(dá)司克科技股份有限公司