亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種核磁共振脈沖序列發(fā)生器的制作方法

文檔序號:5890042閱讀:513來源:國知局
專利名稱:一種核磁共振脈沖序列發(fā)生器的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及核磁共振譜儀和磁共振成像儀類,具體的講是涉及一種核磁共振脈沖序列發(fā)生器。
背景技術(shù)
在核磁共振譜儀中,脈沖序列發(fā)生器作為譜儀的核心部件之一,用于產(chǎn)生核磁共振實驗所需的脈沖序列,其功能主要是實時控制譜儀系統(tǒng)中接收機(jī)、發(fā)射機(jī)和射頻源等部件的協(xié)調(diào)工作。目前,核磁共振脈沖序列發(fā)生器主要是由多微處理器及傳統(tǒng)的分立數(shù)字邏輯電路來實現(xiàn)。這些系統(tǒng)仍存在以下幾個問題1、使用多模塊多微處理器結(jié)構(gòu),系統(tǒng)復(fù)雜且缺少靈活性。2、使用傳統(tǒng)的分立數(shù)字邏輯電路,功能相對單一。3、通過軟件中斷或者查詢微處理器中定時器來實現(xiàn)脈沖序列的定時控制,定時時間較粗糙、時間分辨率較低。4、采用某些專用接口或者性能較差接口如RS232串行口等,雖然接口簡單,但缺乏實時性。盡管在申請?zhí)?0128171.2中公開的一種核磁共振脈沖程序控制器的技術(shù)中,也使用了可編程邏輯控制器件,但是其用途僅作為總線接口的轉(zhuǎn)換器,脈沖序列發(fā)生器的核心部分仍為多微處理器的主從結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的是根據(jù)上述現(xiàn)有技術(shù)的不足之處,為現(xiàn)代核磁共振譜儀和核磁共振成像儀提供具有高性能、低成本、通用性好、使用簡便的核磁共振脈沖序列發(fā)生器。
本發(fā)明目的的實現(xiàn)由以下技術(shù)方案完成本發(fā)明主要由現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)、大容量靜態(tài)內(nèi)存(SRAM)和PCI(Peripheral Component Interconnect)接口芯片組成(如

圖1)。
在核磁共振脈沖序列中,譜儀的任何執(zhí)行部件工作狀態(tài)的每一次變化,如接收機(jī)采樣啟動、打開或關(guān)閉射頻門控等,我們都認(rèn)為是一個事件的改變,同時,相鄰事件之間的時間間隔,則為前一個事件持續(xù)的時間,這些部件工作狀態(tài)的改變可以通過一組數(shù)字電平加上對應(yīng)的延時來控制。圖2給出了一個具有兩路輸出的90度單脈沖核磁共振脈沖序列,F(xiàn)C0為射頻發(fā)射(RF)通道,控制射頻開關(guān)產(chǎn)生激發(fā)脈沖,T1為脈沖寬度,F(xiàn)C1為觸發(fā)采樣通道,T3時間開始觸發(fā)采樣,結(jié)束時刻采樣完成,在初始時間T0,每個通道的輸出均為低電平,T2為譜儀系統(tǒng)接收通道的死時間。由此,我們可以得到一個時間與事件的關(guān)系表(如圖3)。
在使用中首先確定核磁共振脈沖序列,通過主機(jī)上的軟件將其轉(zhuǎn)換成時間和事件的關(guān)系表并存入板上的靜態(tài)內(nèi)存,這樣,我們可以通過FPGA內(nèi)部的狀態(tài)機(jī)邏輯,在每一個時間結(jié)束時刻,依次輸出下一個事件。
在本發(fā)明中我們采用了FPGA實現(xiàn)脈沖序列發(fā)生器的邏輯功能(如圖4)。其中內(nèi)部主要功能模塊包括地址譯碼器、地址計數(shù)器、地址選擇器、數(shù)據(jù)選擇器、有限狀態(tài)機(jī)、定時器、輸出寄存器以及控制寄存器等。整個脈沖序列的產(chǎn)生主要由FPGA內(nèi)部的有限狀態(tài)機(jī)實現(xiàn),首先,主機(jī)把確定好的核磁共振脈沖序列轉(zhuǎn)化為事件與時間關(guān)系表,通過PCI總線,送入脈沖序列發(fā)生器的靜態(tài)內(nèi)存中;譯碼器的功能是對靜態(tài)內(nèi)存和控制寄存器進(jìn)行地址分配,以便主機(jī)操作;然后通過設(shè)置FPGA內(nèi)部的控制寄存器來初始化脈沖序列發(fā)生器,F(xiàn)PGA內(nèi)部的狀態(tài)機(jī)通過地址選擇器和數(shù)據(jù)選擇器,預(yù)讀入待輸出特定事件的數(shù)字電平值和相應(yīng)的延時值;當(dāng)主機(jī)發(fā)出啟動命令時,F(xiàn)PGA啟動內(nèi)部的定時器;當(dāng)定時器溢出時,把待輸出的事件值寫入輸出寄存器,同時地址計數(shù)器遞增一,選取下一個存放時間和事件的內(nèi)存單元;當(dāng)預(yù)讀入的事件值為特定的結(jié)束標(biāo)志時,狀態(tài)機(jī)從正常脈沖序列輸出工作狀態(tài)跳轉(zhuǎn)到復(fù)位狀態(tài),通過設(shè)置FPGA內(nèi)部的控制寄存器或者通過中斷,通知主機(jī)(如圖5)。由于此脈沖序列發(fā)生器的執(zhí)行機(jī)構(gòu)都由硬件完成,在整個脈沖序列發(fā)生器在執(zhí)行脈沖序列輸出期間不需要主機(jī)的干預(yù),且不存在額外的定時誤差,實現(xiàn)了較高時間精度的脈沖輸出。
PCI橋芯片用作主機(jī)和脈沖序列發(fā)生器傳輸數(shù)據(jù)的快速通道。它為此裝置提供了簡便、快速、通用的計算機(jī)接口。板上的靜態(tài)內(nèi)存主要用來存放由主機(jī)下傳的脈沖序列事件和對應(yīng)的時間值。
本發(fā)明具有下列優(yōu)點整個系統(tǒng)主要由FPGA、PCI接口芯片和內(nèi)存三個核心器件構(gòu)成,結(jié)構(gòu)非常簡單,同時具有很高的性價比。
1、與傳統(tǒng)的脈沖序列發(fā)生器采用的多模塊、多處理器結(jié)構(gòu)相比,此裝置僅使用了單片F(xiàn)PGA控制脈沖序列輸出,提高了集成度和可靠性、簡化了系統(tǒng)設(shè)計,同時降低了生產(chǎn)成本。
2、本系統(tǒng)采用了PCI總線作為接口,可以方便地與目前主流PC機(jī)或工控機(jī)連接,可以與其它設(shè)備的插槽兼容而不需要插入特定的插槽,并且可與其他設(shè)備并行工作。它具有即插即用、使用簡便、通用性強(qiáng)、數(shù)據(jù)傳輸速度快等優(yōu)點。
3、此裝置采用了基于可編程硬件的有限狀態(tài)機(jī)和定時器來產(chǎn)生脈沖序列,取代了在現(xiàn)有技術(shù)中通過微處理器中運(yùn)行的軟件來控制內(nèi)部定時器產(chǎn)生脈沖序列的方案。它能夠產(chǎn)生具有準(zhǔn)確定時、高時間分辨率的核磁共振脈沖序列,產(chǎn)生脈沖序列時不需要主機(jī)的干預(yù),可以減少不必要的軟件開銷,進(jìn)一步降低系統(tǒng)成本。
4、采用單片大容量靜態(tài)內(nèi)存存儲核磁共振脈沖序列的事件和對應(yīng)的時間值,使得脈沖序列發(fā)生器結(jié)構(gòu)簡化。
5、使用了靈活新型的可編程邏輯器件一FPGA,整個系統(tǒng)可以根據(jù)用戶的需求進(jìn)行方便的在系統(tǒng)升級。
6、此裝置體積小巧,且具有很強(qiáng)的通用性,可以廣泛地應(yīng)用于各類核磁共振設(shè)備和磁共振成像儀。
附圖概述附圖1為本發(fā)明組成示意圖;附圖2為本發(fā)明具有兩路輸出的90度單脈沖核磁共振脈沖序列;附圖3為本發(fā)明圖2所表示的時間和事件的關(guān)系表;附圖4為本發(fā)明FPGA內(nèi)部邏輯框圖;附圖5為本發(fā)明FPGA狀態(tài)機(jī)工作流程圖;具體技術(shù)方案以下結(jié)合附圖通過實例對本發(fā)明特征及其它相關(guān)特征作進(jìn)一步詳細(xì)說明,以便于同行業(yè)技術(shù)人員的理解
如圖1-5所示,整個系統(tǒng)工作主要由FPGA、大容量靜態(tài)內(nèi)存和PCI接口芯片組成。
FPGA主要作為脈沖序列的發(fā)生單元,從內(nèi)存讀入脈沖序列參數(shù)經(jīng)過其內(nèi)部的狀態(tài)機(jī)核心輸出所需核磁共振脈沖序列并控制譜儀其他部件協(xié)同工作。為了使有限狀態(tài)機(jī)更穩(wěn)定工作,我們采用了硬件描述語言(Very High SpeedIntegrated circuit Hardware Description Language,VHDL)結(jié)合FPGA的器件特性,對狀態(tài)機(jī)進(jìn)行one-hot編碼,并且在狀態(tài)機(jī)設(shè)計時考慮了對于非法錯誤狀態(tài)的冗余技術(shù)。此外,使用VHDL硬件描述語言進(jìn)行大規(guī)模數(shù)字系統(tǒng)邏輯的綜合,大大簡化了設(shè)計,節(jié)省了設(shè)計和開發(fā)成本。FPGA在脈沖序列發(fā)生器的初始化階段還作為板上與靜態(tài)內(nèi)存和PCI總線的接口芯片,負(fù)責(zé)把主機(jī)上的脈沖序列參數(shù)快速地傳入板上的靜態(tài)內(nèi)存。為了進(jìn)一步提高集成度,在FPGA內(nèi)部還構(gòu)建了控制寄存器用于啟動核磁共振脈沖序列,并且在整個脈沖序列執(zhí)行結(jié)束之后通過中斷或者設(shè)置標(biāo)志位的方式通知主機(jī)。為了適應(yīng)比較復(fù)雜的醫(yī)學(xué)磁共振成像(MRI)的要求,在FPGA上,還預(yù)留了可以接受TTL信號的輸入控制線,用于輸入外部同步信號(如心電門控等)。為了使整個核磁共振譜儀在實際使用上更具安全性,在緊急情況下,一旦需急停整個核磁共振系統(tǒng),可以置位FPGA內(nèi)部的控制寄存器中急??刂莆?,所有的脈沖序列觸發(fā)通道立即都被置為低電平,關(guān)閉所有可能產(chǎn)生危害的通道如射頻門控、高功率梯度放大器等,這樣可以確保整個核磁共振系統(tǒng)特別是醫(yī)學(xué)磁共振成像的安全。
PCI接口芯片在脈沖序列發(fā)生器初始化階段,主要負(fù)責(zé)在開機(jī)時根據(jù)用戶的需要向操作系統(tǒng)申請所需的資源如申請內(nèi)存映射和中斷等,然后把所需的實驗數(shù)據(jù)(時間事件表格)從PCI總線協(xié)議轉(zhuǎn)換為標(biāo)準(zhǔn)的微處理器讀寫時序?qū)懭氚迳系撵o態(tài)內(nèi)存,同時還負(fù)責(zé)讀寫FPGA內(nèi)部的控制寄存器,設(shè)置啟動位或通過PCI中斷向主機(jī)傳遞結(jié)束信號。
板上的大容量靜態(tài)內(nèi)存則用來儲存時間事件表格,其數(shù)據(jù)格式如圖3所示。在整個時間事件表格的結(jié)尾處,我們定義了一組特殊的事件值作為結(jié)束標(biāo)志,當(dāng)狀態(tài)機(jī)讀入此狀態(tài)便自動復(fù)位整個核磁共振脈沖序列。
整個系統(tǒng)僅由FPGA、PCI接口芯片、大容量靜態(tài)內(nèi)存組成,十分簡潔,降低了生產(chǎn)成本,同時提高了系統(tǒng)的可靠性。
在脈沖序列發(fā)生器工作時,首先主機(jī)把相應(yīng)的核磁共振脈沖序列參數(shù)通過PCI總線,送入板上的靜態(tài)內(nèi)存中;然后,通過設(shè)置FPGA內(nèi)部控制寄存器的啟動狀態(tài)位啟動核磁共振脈沖序列,當(dāng)狀態(tài)機(jī)讀到內(nèi)存中的脈沖序列結(jié)束標(biāo)志時,狀態(tài)機(jī)復(fù)位,所有脈沖觸發(fā)輸出線都為低電平,并且通過中斷或置位結(jié)束標(biāo)志位通知主機(jī)。在緊急情況下,也可以通過設(shè)置急??刂莆?,緊急停止整個核磁共振脈沖序列,保護(hù)整個核磁共振系統(tǒng)的安全。
權(quán)利要求
1.一種核磁共振脈沖序列發(fā)生器,其特征在于該裝置主要由現(xiàn)場可編程門陳列FPGA、大容量靜態(tài)內(nèi)存和PCI接口芯片組成。
2.根據(jù)權(quán)利要求1所述的一種核磁共振脈沖序列發(fā)生器,其特征在于在FPGA內(nèi)部采用的有限狀態(tài)機(jī)作為核磁共振脈沖序列發(fā)生單元。
3.根據(jù)權(quán)利要求1所述的一種核磁共振脈沖序列發(fā)生器,其特征在于大容量靜態(tài)內(nèi)存用來存儲核磁共振脈沖序列的事件和對應(yīng)的時間值。
4.根據(jù)權(quán)利要求1所述的一種核磁共振脈沖序列發(fā)生器,其特征在于該裝置使用了PCI總線作為與主機(jī)的接口。
5.根據(jù)權(quán)利要求1所述的一種核磁共振脈沖序列發(fā)生器,其特征在于作為核磁共振脈沖序列發(fā)生器核心的FPGA芯片,其內(nèi)部主要的功能模塊主要包括地址譯碼器、地址計數(shù)器、地址選擇器、數(shù)據(jù)選擇器、有限狀態(tài)機(jī)、定時器、輸出寄存器以及控制寄存器等,其中互相的關(guān)系是,首先,確定好的核磁共振脈沖序列由主機(jī)轉(zhuǎn)化為事件與時間關(guān)系表,通過PCI總線,送入靜態(tài)內(nèi)存中,譯碼器對靜態(tài)內(nèi)存和控制寄存器進(jìn)行地址分配,然后通過控制寄存器進(jìn)行初始化,有限狀態(tài)機(jī)通過地址選擇器和數(shù)據(jù)選擇器,預(yù)讀入待輸出特定事件的數(shù)字電平值和相應(yīng)的延時值,當(dāng)主機(jī)發(fā)出啟動命令時,F(xiàn)PGA啟動內(nèi)部的定時器,當(dāng)定時器溢出時,把待輸出的事件值寫入輸出寄存器,同時地址計數(shù)器遞增一,選取下一個存放時間或事件的內(nèi)存單元,當(dāng)遇到結(jié)束標(biāo)志或者急??刂莆槐恢梦粫r,脈沖序列發(fā)生器復(fù)位,所有觸發(fā)通道置為低電平。
6.根據(jù)權(quán)利要求1所述的一種核磁共振脈沖序列發(fā)生器,其特征在于,在執(zhí)行脈沖序列期間,脈沖序列完全由硬件產(chǎn)生,不需要主機(jī)的干預(yù)。
全文摘要
本發(fā)明涉及核磁共振譜儀和磁共振成像儀類,具體地講是涉及一種核磁共振脈沖序列發(fā)生器,主要由現(xiàn)場可編程門陣列FPGA、大容量靜態(tài)內(nèi)存(SRAM)和PCI接口芯片三個核心器件構(gòu)成,結(jié)構(gòu)非常簡單,此裝置僅使用了單片F(xiàn)PGA控制脈沖序列輸出,提高了集成度和可靠性、簡化了系統(tǒng)設(shè)計,同時降低了生產(chǎn)成本,具有即插即用、使用簡便、通用性強(qiáng)、數(shù)據(jù)傳輸速度快等優(yōu)點,體積小巧,具有很強(qiáng)的通用性,可以廣泛地應(yīng)用于各類核磁共振設(shè)備和磁共振成像儀。
文檔編號G01R33/32GK1515911SQ0315059
公開日2004年7月28日 申請日期2003年8月27日 優(yōu)先權(quán)日2003年8月27日
發(fā)明者徐勤, 蔣瑜, 辛立靜, 李鯁穎, 徐 勤 申請人:華東師范大學(xué)
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1