專利名稱：基于模塊的靈活的半導(dǎo)體測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體測(cè)試系統(tǒng)，用于測(cè)試半導(dǎo)體集成電路，例如大規(guī)模集成電路(LSI)，更具體地說(shuō)，是涉及一種基于模塊的半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)可容納不同類型之模塊化結(jié)構(gòu)的測(cè)試裝置的組合，以便容易地構(gòu)成所需類型的半導(dǎo)體測(cè)試系統(tǒng)。此外，在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，少量高速高性能測(cè)試裝置(測(cè)試器模塊)和大量低速低性能測(cè)試裝置(測(cè)試器模塊)被自由地組合，從而建立一個(gè)低成本測(cè)試系統(tǒng)。在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，測(cè)試器模塊和用于測(cè)試器模塊中的測(cè)試器板是作為基于事件的測(cè)試器而配置的，以產(chǎn)生基于事件的測(cè)試模式，用于測(cè)試半導(dǎo)體集成電路。


圖1所示是常規(guī)技術(shù)中的半導(dǎo)體測(cè)試系統(tǒng)示例的方框示意圖，用于測(cè)試半導(dǎo)體集成電路(以下也稱之為“IC器件”、“被測(cè)LSI”或“被測(cè)器件”)。
在圖1的示例中，測(cè)試處理器11是一專用處理器，它設(shè)置于該半導(dǎo)體測(cè)試系統(tǒng)中，通過(guò)測(cè)試器總線TB，以控制該測(cè)試系統(tǒng)的運(yùn)行。根據(jù)該測(cè)試處理器11提供的模式數(shù)據(jù)，模式發(fā)生器12分別提供時(shí)序數(shù)據(jù)和波形數(shù)據(jù)給時(shí)序發(fā)生器13和波形格式器14。波形格式器14采用模式發(fā)生器12提供的波形數(shù)據(jù)和時(shí)序發(fā)生器13提供的時(shí)序數(shù)據(jù)，以產(chǎn)生測(cè)試模式，該測(cè)試模式通過(guò)驅(qū)動(dòng)器15而被施加于被測(cè)器件(DUT)19。
由該測(cè)試模式引起該DUT 19產(chǎn)生一響應(yīng)信號(hào)，該信號(hào)由一模擬比較器16根據(jù)預(yù)定的閾值電壓電平轉(zhuǎn)換為邏輯信號(hào)。由邏輯比較器17將該邏輯信號(hào)與模式發(fā)生器提供的期望值數(shù)據(jù)進(jìn)行比較，該邏輯比較的結(jié)果被存儲(chǔ)于對(duì)應(yīng)該DUT 19之地址的一故障存儲(chǔ)器18中。驅(qū)動(dòng)器15、模擬比較器16和用于改變被測(cè)器件之引腳的開關(guān)(未示出)被設(shè)置于引腳電子線路20中。
上述的電路結(jié)構(gòu)被設(shè)置到該半導(dǎo)體測(cè)試系統(tǒng)的每一測(cè)試引腳，因此，由于大規(guī)模半導(dǎo)體測(cè)試系統(tǒng)設(shè)有大量的測(cè)試引腳，例如從256到1048個(gè)測(cè)試引腳，則需組合相同數(shù)量的電路結(jié)構(gòu)，且每一電路結(jié)構(gòu)如圖1所示，實(shí)際的半導(dǎo)體測(cè)試系統(tǒng)變成一個(gè)很大的系統(tǒng)。圖2所示是這種半導(dǎo)體測(cè)試系統(tǒng)的外形的示例，該半導(dǎo)體測(cè)試系統(tǒng)主要由主機(jī)22、測(cè)試頭24和工作站26構(gòu)成。
該工作站26是一臺(tái)計(jì)算機(jī)，例如配置有圖形用戶接口(GUI)，其功能是作為該測(cè)試系統(tǒng)與用戶之間的接口。該測(cè)試系統(tǒng)的運(yùn)行、測(cè)試程序的產(chǎn)生及該測(cè)試程序的執(zhí)行，都是通過(guò)該工作站實(shí)施的。主機(jī)22包括大量的測(cè)試通道，如圖1所示，每一通道設(shè)有測(cè)試處理器11、模式發(fā)生器12、時(shí)序發(fā)生器13、波形格式器14和比較器17，并與測(cè)試引腳相對(duì)應(yīng)。
測(cè)試頭24包括大量的印刷電路板，每一電路板設(shè)有圖1所示的引腳電子線路20。例如，該測(cè)試頭24設(shè)有一圓柱體，其中，構(gòu)成該引腳電子線路的印刷電路板沿半徑方向排列。在該測(cè)試頭24的上表面，被測(cè)器件19被插入在一操作板28之中心附近的測(cè)試槽中。
在引腳電子線路和操作板28之間設(shè)有一引腳(測(cè)試)固定裝置27，該裝置是一種接觸機(jī)械結(jié)構(gòu)，用于電信號(hào)的傳遞。該引腳固定裝置27包括大量的接觸器，例如pogo引腳(pogo-pins)，用于電連接引腳電子線路和操作板。被測(cè)器件19從引腳電子線路接收測(cè)試模式信號(hào)，并產(chǎn)生響應(yīng)輸出信號(hào)。
在常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)中，為了產(chǎn)生施加于被測(cè)器件的測(cè)試模式，所使用的測(cè)試數(shù)據(jù)是采用被稱之為基于周期的格式來(lái)描述。在基于周期的格式中，測(cè)試模式中的每一參數(shù)的確定是以該半導(dǎo)體測(cè)試系統(tǒng)的每一測(cè)試周期(測(cè)試器頻率)為基準(zhǔn)。更準(zhǔn)確地說(shuō)，在該測(cè)試數(shù)據(jù)中的測(cè)試周期(測(cè)試器頻率)描述、波形(波形類型和邊緣時(shí)序)描述和向量描述規(guī)定了在特定測(cè)試周期中的測(cè)試模式。
在被測(cè)器件的設(shè)計(jì)階段，在計(jì)算機(jī)輔助設(shè)計(jì)(CAD)的工作平臺(tái)下，通過(guò)一測(cè)試臺(tái)以完成一邏輯仿真處理，從而鑒定所得出的設(shè)計(jì)數(shù)據(jù)。然而，通過(guò)測(cè)試臺(tái)而獲得的該設(shè)計(jì)鑒定數(shù)據(jù)采用基于事件的格式來(lái)描述。在基于事件的格式中，特定測(cè)試模式中的每一個(gè)變化點(diǎn)(事件)，例如從“0”到“1”或從“1”到“0”，是根據(jù)時(shí)間段描述的。例如，該時(shí)間段被表示為從一預(yù)定參考點(diǎn)開始的絕對(duì)時(shí)間段或是在兩個(gè)鄰近事件之間的相對(duì)時(shí)間段。
在美國(guó)專利申請(qǐng)?zhí)枮?9/340,371的文件中，本發(fā)明的發(fā)明人公開了兩種測(cè)試模式構(gòu)成之間的比較，一種測(cè)試模式構(gòu)成采用該基于周期的格式的測(cè)試數(shù)據(jù)，另一種測(cè)試模式構(gòu)成采用基于事件的格式的測(cè)試數(shù)據(jù)。該發(fā)明的發(fā)明人還提出了一種基于事件的測(cè)試系統(tǒng)作為半導(dǎo)體測(cè)試系統(tǒng)，也作為一種新概念測(cè)試系統(tǒng)。在屬于該發(fā)明之相同受讓人的美國(guó)專利申請(qǐng)?zhí)枮?9/406,300的申請(qǐng)中，對(duì)于這種基于事件的測(cè)試系統(tǒng)的結(jié)構(gòu)及運(yùn)行給出了詳細(xì)說(shuō)明。
如上所述，在半導(dǎo)體測(cè)試系統(tǒng)中，設(shè)置了大量的印刷電路板以及諸如此類物等，其數(shù)量等于或大于測(cè)試引腳的數(shù)量，導(dǎo)致一個(gè)在總體上非常大的系統(tǒng)。在常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)中，印刷電路板等相互是相同的。
例如，在一高速及高分辨率的半導(dǎo)體測(cè)試系統(tǒng)中，例如測(cè)試頻率為500MHz，時(shí)序精度為80微微秒，印刷電路板對(duì)于所有的測(cè)試引腳都具有同樣的性能，每一引腳都能滿足該測(cè)試頻率和時(shí)序精度。因此，這種常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)不可避免地變成一個(gè)成本昂貴的系統(tǒng)。而且，由于在每一測(cè)試引腳中采用相同的電路結(jié)構(gòu)，該測(cè)試系統(tǒng)只能實(shí)施有限的測(cè)試類型。
然而，在實(shí)際的被測(cè)器件中，幾乎總是在要求該半導(dǎo)體測(cè)試系統(tǒng)的最高性能的引腳，并非這種被測(cè)器件的所有引腳。例如，在一被測(cè)的典型邏輯大規(guī)模集成電路(LSI)器件中設(shè)有幾百個(gè)引腳，實(shí)際上只有若干個(gè)引腳工作在最高速度，并因此要求最高速度測(cè)試信號(hào)，而其它幾百個(gè)引腳工作在相當(dāng)?shù)偷乃俣?，這樣低速的測(cè)試信號(hào)對(duì)這些引腳而言是足夠的。對(duì)于單芯片系統(tǒng)(system-on-chip，縮寫為SOC)而言也是如此，該芯片是一種在本行業(yè)中引起高度關(guān)注的最新半導(dǎo)體器件。因此，高速測(cè)試信號(hào)僅為少量的SOC之引腳所需要，而對(duì)其它引腳，低速測(cè)試信號(hào)就足夠了。
在常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)中，只是被測(cè)器件的少量引腳所需要的高測(cè)試性能卻配備給所有的測(cè)試引腳，導(dǎo)致該測(cè)試系統(tǒng)的成本增加。而且，由于常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)所包括的電路之結(jié)構(gòu)和性能對(duì)于所有測(cè)試引腳都是相同的，因而不可能同時(shí)以并行方式進(jìn)行不同類型的測(cè)試。
常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)之所以在如上所述的所有測(cè)試引腳中設(shè)置相同的電路結(jié)構(gòu)，結(jié)果導(dǎo)致不能同時(shí)進(jìn)行兩種或更多種不同類型的測(cè)試，其原因之一在于該測(cè)試系統(tǒng)的配置是通過(guò)采用基于周期的測(cè)試數(shù)據(jù)而產(chǎn)生測(cè)試模式。在采用基于周期的概念產(chǎn)生測(cè)試模式的處理中，其軟件和硬件都趨于復(fù)雜，因此，要在該測(cè)試系統(tǒng)中包含不同的電路結(jié)構(gòu)和與不同電路相關(guān)的軟件，實(shí)際上是不可能的，這樣做會(huì)使該測(cè)試系統(tǒng)更加復(fù)雜。
為更清楚地解釋以上提到的原因，根據(jù)圖3所示的波形，對(duì)兩種測(cè)試模式構(gòu)成做簡(jiǎn)單的比較，一種測(cè)試模式構(gòu)成采用基于周期的格式的測(cè)試數(shù)據(jù)，另一種測(cè)試模式構(gòu)成采用基于事件的格式的測(cè)試數(shù)據(jù)。更詳細(xì)的比較被公開在以上提到的美國(guó)專利申請(qǐng)中，該申請(qǐng)屬于與本發(fā)明相同的受讓人。
如圖3的示例所示，其中，測(cè)試模式的產(chǎn)生，是根據(jù)在該集成電路(LSI)的設(shè)計(jì)階段中實(shí)施的邏輯仿真所得到的數(shù)據(jù)，并被存儲(chǔ)在一轉(zhuǎn)儲(chǔ)文件(dump file)37中。該轉(zhuǎn)儲(chǔ)文件的輸出為基于事件的格式的數(shù)據(jù)，表示所設(shè)計(jì)之LSI(大規(guī)模集成電路)器件的輸入和輸出中的變化，并含有圖3右下方所示的說(shuō)明48，例如，用于表示波形41。
在該示例中，假設(shè)通過(guò)采用這樣的說(shuō)明，構(gòu)成如波形41所示的測(cè)試模式，該波形41分別說(shuō)明為引腳(測(cè)試器引腳或測(cè)試通道)Sa和Sb產(chǎn)生的測(cè)試模式。描述該波形的事件數(shù)據(jù)由置位邊沿San、Sbn及其時(shí)序(例如，從一參考點(diǎn)開始的時(shí)間段)、復(fù)位邊沿Ran、Rbn及其時(shí)序組成。
根據(jù)基于周期的概念，為產(chǎn)生用于常規(guī)半導(dǎo)體測(cè)試系統(tǒng)中的測(cè)試模式，該測(cè)試數(shù)據(jù)必須被分為測(cè)試周期(測(cè)試器頻率)、波形(波形類型及其邊沿時(shí)序)和向量。這種描述的示例如圖3之中部和左部所示。在基于周期的測(cè)試模式中，如圖3之左部的波形43所示，測(cè)試模式被分為各個(gè)測(cè)試周期(T1、T2和T3)以詳細(xì)說(shuō)明各測(cè)試周期的波形和時(shí)序(延時(shí))。
對(duì)于這種波形、時(shí)序和測(cè)試周期的數(shù)據(jù)說(shuō)明之示例參見時(shí)序數(shù)據(jù)(測(cè)試計(jì)劃)46所示。波形的邏輯“1”、“0”或“Z”的示例如向量數(shù)據(jù)(模式數(shù)據(jù))45所示。例如，在時(shí)序數(shù)據(jù)46中，測(cè)試周期由“頻率(rate)”描述，以定義測(cè)試周期之間的時(shí)間間隔；波形由RZ(歸零)、NRZ(未歸零)和XOR(異或)來(lái)描述。此外，每一波形的時(shí)序由自相應(yīng)的測(cè)試周期之一預(yù)定邊沿的延時(shí)來(lái)限定。
如上文所述，由于常規(guī)半導(dǎo)體測(cè)試系統(tǒng)在基于周期的過(guò)程中產(chǎn)生測(cè)試模式，模式發(fā)生器、時(shí)序發(fā)生器和波形格式器中的硬件結(jié)構(gòu)趨于復(fù)雜，相應(yīng)地，在這樣的硬件中所用的軟件也變得復(fù)雜。此外，由于所有的測(cè)試引腳(例如在以上示例中的Sa和Sb)由共同的測(cè)試周期所限定，因而不可能同時(shí)在各測(cè)試引腳中產(chǎn)生不同周期的測(cè)試模式。
因此，在常規(guī)的半導(dǎo)體測(cè)試系統(tǒng)中，同樣的電路結(jié)構(gòu)被用于所有的測(cè)試引腳，在其中不可能組合不同電路結(jié)構(gòu)的印刷電路板。其結(jié)果是，例如，高速測(cè)試系統(tǒng)也需要包括低速的硬件結(jié)構(gòu)(例如高電壓和大振幅產(chǎn)生電路和驅(qū)動(dòng)器禁止電路，等等)，在這樣的測(cè)試系統(tǒng)中，高速性能得不到充分的改善。
相反，為了通過(guò)采用基于事件的方法產(chǎn)生測(cè)試模式，只需要讀出存儲(chǔ)于事件存儲(chǔ)器中的置位/復(fù)位數(shù)據(jù)和相關(guān)的時(shí)序數(shù)據(jù)，所需的硬件和軟件結(jié)構(gòu)非常簡(jiǎn)單。而且，每一個(gè)測(cè)試引腳能夠按照其是否有任何事件而獨(dú)立地工作，而不是按照測(cè)試周期，因此，能夠同時(shí)產(chǎn)生不同功能和頻率范圍的測(cè)試模式。
如上所述，該發(fā)明的發(fā)明人已提出了基于事件的半導(dǎo)體測(cè)試系統(tǒng)。在該基于事件的測(cè)試系統(tǒng)中，由于其所包含的硬件和軟件在結(jié)構(gòu)和內(nèi)容上都很簡(jiǎn)單，有可能提出一種其中設(shè)有不同硬件和軟件的總的測(cè)試系統(tǒng)。而且，由于每個(gè)測(cè)試引腳可相互獨(dú)立地工作，能夠同時(shí)以并行方式執(zhí)行兩個(gè)或更多個(gè)在功能和頻率范圍上相互不同的測(cè)試。
因此，本發(fā)明的目的在于提供一種半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)設(shè)有性能不同的測(cè)試器模塊并與測(cè)試引腳對(duì)應(yīng)。
本發(fā)明的另一目的在于提供一種半導(dǎo)體測(cè)試系統(tǒng)，在該系統(tǒng)中，通過(guò)將測(cè)試器模塊與測(cè)試器主機(jī)之間的連接規(guī)格標(biāo)準(zhǔn)化，使得具有不同引腳數(shù)和性能的測(cè)試器模塊能夠被自由地安裝在一測(cè)試器主機(jī)(或測(cè)試頭)中。
本發(fā)明的又一目的在于提供一種半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)能夠自由地容納高速測(cè)試器模塊和低速測(cè)試器模塊，從而能夠以相當(dāng)?shù)偷某杀緦?duì)被測(cè)器件進(jìn)行充分的測(cè)試。
本發(fā)明的又一目的在于提供一種半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)設(shè)有一測(cè)試頭，根據(jù)測(cè)試器模塊的運(yùn)行速度，在該測(cè)試頭中不同地設(shè)置高速測(cè)試器模塊(測(cè)試器板)和低速測(cè)試器模塊(測(cè)試器板)。
本發(fā)明的又一目的在于提供一種測(cè)試效率高、測(cè)試成本低的半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)所能測(cè)試的被測(cè)器件為其中設(shè)有多個(gè)不同功能芯核的單芯片系統(tǒng)。
本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)包括兩個(gè)或多個(gè)性能互不相同的測(cè)試器模塊；一個(gè)測(cè)試頭，用于容納該兩個(gè)或多個(gè)性能不同的測(cè)試器模塊；設(shè)置在該測(cè)試頭上并用于電連接測(cè)試器模塊與被測(cè)器件的裝置；及一主計(jì)算機(jī)，它通過(guò)測(cè)試器總線與測(cè)試器模塊聯(lián)接，以控制該測(cè)試系統(tǒng)的整體運(yùn)行。測(cè)試器模塊的性能一種是高速高時(shí)序精度，而另一種性能是低速低時(shí)序精度。
在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，每一測(cè)試器模塊包括多個(gè)事件測(cè)試器板，在該主計(jì)算機(jī)的控制下，每一測(cè)試器板提供測(cè)試模式給被測(cè)器件的相應(yīng)引腳，并鑒定被測(cè)器件由此而產(chǎn)生的輸出信號(hào)。
在本發(fā)明的另一方面中，在該測(cè)試頭內(nèi)，高速高精度測(cè)試器模塊或測(cè)試器板所設(shè)置的位置比起低速低精度測(cè)試器模塊或測(cè)試器板的位置，更接近于測(cè)試固定裝置和操作板。
在本發(fā)明的第一方面中，由于本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)具有模塊化結(jié)構(gòu)，所需的測(cè)試系統(tǒng)能夠根據(jù)被測(cè)器件的類型和測(cè)試目的而自由地構(gòu)成。如果被測(cè)器件是一高速邏輯集成電路(IC)，其中實(shí)際上只有少部分邏輯電路高速工作。因此，為了測(cè)試這種高速邏輯IC，少量測(cè)試器引腳必須進(jìn)行高速測(cè)試。在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，測(cè)試頭和測(cè)試器模塊之間的連接規(guī)格(接口)是標(biāo)準(zhǔn)化的。因而，任何具有標(biāo)準(zhǔn)接口的測(cè)試器模塊都能被安裝在該測(cè)試頭中的任何位置。這樣，在本發(fā)明中，通過(guò)將大量的低速測(cè)試器模塊和少量的高速測(cè)試器模塊組合起來(lái)，高速器件就能夠以低成本進(jìn)行測(cè)試。
在本發(fā)明的第二方面，在該系統(tǒng)中用于安裝測(cè)試器模塊或板的位置，是根據(jù)如上所述的運(yùn)行速度確定的。例如，高速高精度測(cè)試器模塊或測(cè)試器板所設(shè)置的位置，比起低速低精度測(cè)試器模塊或測(cè)試器板所設(shè)置的位置要更接近被測(cè)器件(因此，也更接近測(cè)試固定裝置和操作板)。在本發(fā)明的第一方面中，測(cè)試器模塊是被自由組合在系統(tǒng)中，而在本發(fā)明的第二方面中則不同，其測(cè)試器板的位置不能自由地改變。然而，在本發(fā)明的第二方面中，所需性能的測(cè)試系統(tǒng)能夠以低成本建成。
如上所述，在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，測(cè)試器模塊(測(cè)試器板)的設(shè)置采用基于事件的結(jié)構(gòu)，其中執(zhí)行測(cè)試所需的全部信息是以基于事件的格式處理。因此，不再需要常規(guī)技術(shù)中所使用的頻率信號(hào)或模式發(fā)生器，該頻率信號(hào)表示每一測(cè)試周期的開始時(shí)序，該模式發(fā)生器與該頻率信號(hào)同步運(yùn)行。因?yàn)椴恍枰ㄔ擃l率信號(hào)或該模式發(fā)生器，在該基于事件的測(cè)試系統(tǒng)中，每一測(cè)試引腳能相互獨(dú)立于其它測(cè)試引腳進(jìn)行工作。而且，由于采用基于事件的結(jié)構(gòu)，該基于事件的測(cè)試系統(tǒng)的硬件能夠被大大地減小，而用于控制測(cè)試器模塊的軟件也能夠被顯著地簡(jiǎn)化。因而，該基于事件的測(cè)試系統(tǒng)總的物理尺寸能夠被縮減，由此而進(jìn)一步降低成本、減少設(shè)備所占面積并節(jié)省相關(guān)的成本。
此外，在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，在電子設(shè)計(jì)自動(dòng)化工作平臺(tái)中的器件設(shè)計(jì)階段，邏輯仿真數(shù)據(jù)能夠被直接用于產(chǎn)生測(cè)試模式，以測(cè)試鑒定階段中的器件。因此，能夠大大減少器件設(shè)計(jì)與器件鑒定之間周轉(zhuǎn)時(shí)間，從而進(jìn)一步減少測(cè)試成本，同時(shí)提高測(cè)試效率。
以下結(jié)合附圖和優(yōu)選實(shí)施例進(jìn)一步說(shuō)明本發(fā)明。
圖1是常規(guī)技術(shù)中的一種半導(dǎo)體測(cè)試系統(tǒng)(LSI測(cè)試器)的基本配置方框圖；圖2是常規(guī)技術(shù)中的一種半導(dǎo)體測(cè)試系統(tǒng)示例的外形示意圖；圖3是用于比較兩個(gè)示例的圖表，其中一個(gè)示例是在常規(guī)半導(dǎo)體測(cè)試系統(tǒng)中產(chǎn)生基于周期的測(cè)試模式的說(shuō)明，另一個(gè)示例是在本發(fā)明之半導(dǎo)體測(cè)試系統(tǒng)中產(chǎn)生基于事件的測(cè)試模式的說(shuō)明；圖4的示意圖表示通過(guò)組合多個(gè)本發(fā)明的測(cè)試模塊，以建立一個(gè)半導(dǎo)體測(cè)試系統(tǒng)，該系統(tǒng)所設(shè)有的測(cè)試引腳按性能的不同劃分；圖5是根據(jù)本發(fā)明的事件測(cè)試器中電路配置之示例的方框圖，該事件測(cè)試器設(shè)置于事件測(cè)試器板中，該事件測(cè)試器板被組合在一測(cè)試器模塊中；圖6是本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)示例的外形示意圖；圖7是半導(dǎo)體測(cè)試系統(tǒng)結(jié)構(gòu)之示例的方框圖，該系統(tǒng)通過(guò)組合多個(gè)不同測(cè)試速度的測(cè)試器模塊(測(cè)試器板)，適用于測(cè)試如單芯片系統(tǒng)這樣的被測(cè)器件，該系統(tǒng)的配置采用本發(fā)明中的基于事件的結(jié)構(gòu)；圖8A和圖8B的示意圖表示根據(jù)測(cè)試性能的水平，在測(cè)試頭中設(shè)置不同測(cè)試性能的測(cè)試器板的示例。
根據(jù)圖4至圖8說(shuō)明本發(fā)明的實(shí)施例。圖4是表示本發(fā)明之第一方面的示意圖。在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，測(cè)試頭(測(cè)試器主機(jī))的配置是在其中有選擇地、自由地安裝一個(gè)或多個(gè)模塊化測(cè)試器(以下稱為“測(cè)試器模塊”)。所安裝的測(cè)試器模塊可以是取決于所需測(cè)試器引腳數(shù)的多個(gè)相同的測(cè)試器模塊，或者是不同測(cè)試器模塊的組合，例如高速模塊HSM和低速模塊LSM。
測(cè)試頭124配置有多個(gè)測(cè)試器模塊，例如這種配置是取決于測(cè)試固定裝置127的引腳數(shù)、被測(cè)器件的類型和被測(cè)器件的引腳數(shù)。正如后文中所述，該測(cè)試固定裝置和測(cè)試模塊之間的接口(連接)規(guī)格是標(biāo)準(zhǔn)化的，以便使任何測(cè)試器模塊能夠被安裝在該測(cè)試頭中的任何位置。
測(cè)試固定裝置127包括大量的彈性連接器，如pogo引腳(pogo-pins)，以實(shí)現(xiàn)測(cè)試器模塊和操作板128間的電連接和機(jī)械連接。被測(cè)器件19被插入操作板128上的測(cè)試槽，因而與該半導(dǎo)體測(cè)試系統(tǒng)建立了電連接。
每一測(cè)試器模塊設(shè)有預(yù)定數(shù)量的引腳組。例如，一個(gè)高速模塊HSM安裝在對(duì)應(yīng)128個(gè)測(cè)試引腳(測(cè)試通道)的印刷電路板，而一個(gè)低速模塊LSM安裝在對(duì)應(yīng)256個(gè)測(cè)試引腳的印刷電路板。列出這些數(shù)目只是為了說(shuō)明起見，其它不同數(shù)目的測(cè)試引腳也是可能的。
高速測(cè)試器模塊是具有高運(yùn)行速度和高時(shí)序精度的測(cè)試器模塊，例如測(cè)試頻率為500MHz、時(shí)序精度為80微微秒。低速測(cè)試器模塊是具有低運(yùn)行速度和低時(shí)序精度的測(cè)試器模塊，例如測(cè)試頻率為125MHz、時(shí)序精度為200微微秒。
如上所述，測(cè)試器模塊中的每塊板設(shè)有事件測(cè)試器，每一事件測(cè)試器產(chǎn)生測(cè)試模式，并通過(guò)操作板128將測(cè)試模式施加于被測(cè)器件相應(yīng)的引腳。該被測(cè)器件響應(yīng)該測(cè)試模式的輸出信號(hào)，是通過(guò)操作板128被發(fā)送到測(cè)試器模塊中的事件測(cè)試器板，由此，該輸出信號(hào)與期望信號(hào)相比較，以確定該被測(cè)器件是合格或有故障。
每一測(cè)試器模塊配置有一接口(連接器)126。該連接器126的配置適合于測(cè)試固定裝置127的標(biāo)準(zhǔn)規(guī)格。例如，在該測(cè)試固定裝置127的標(biāo)準(zhǔn)規(guī)格中，連接器引腳的結(jié)構(gòu)、引腳的阻抗、引腳之間的距離(引腳間距)和引腳的相對(duì)位置的規(guī)定是用于預(yù)期的測(cè)試頭。通過(guò)在所有測(cè)試器模塊上采用與該標(biāo)準(zhǔn)規(guī)格相適應(yīng)的接口(連接器)126，能夠自由地建立測(cè)試器模塊的各種不同組合的測(cè)試系統(tǒng)。
由于本發(fā)明的結(jié)構(gòu)，能夠建立具有與被測(cè)器件相適應(yīng)的最佳性能價(jià)格比的測(cè)試系統(tǒng)。而且，通過(guò)替換一個(gè)或多個(gè)測(cè)試模塊，能夠改進(jìn)該測(cè)試系統(tǒng)的性能，因此，能夠延長(zhǎng)該測(cè)試系統(tǒng)總的使用壽命。此外，本發(fā)明的測(cè)試系統(tǒng)能夠容納多個(gè)性能相互不同的測(cè)試模塊，因而采用相應(yīng)的測(cè)試模塊，能夠直接實(shí)現(xiàn)該測(cè)試系統(tǒng)所需的性能。所以，能夠容易地直接改進(jìn)該測(cè)試系統(tǒng)的性能，
本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)的外形示例如圖6所示的示意圖。在圖6中，例如，一主計(jì)算機(jī)(主系統(tǒng)計(jì)算機(jī))62為設(shè)有圖形用戶接口(GUI)的一個(gè)工作站。該主計(jì)算機(jī)的作用是作為用戶接口和控制器，以控制該測(cè)試系統(tǒng)的總體運(yùn)行。主計(jì)算機(jī)62通過(guò)系統(tǒng)總線54與該測(cè)試系統(tǒng)內(nèi)部硬件相連(見圖5和圖7)。
根據(jù)基于周期的概念所配置的常規(guī)半導(dǎo)體測(cè)試系統(tǒng)中所采用的模式發(fā)生器和時(shí)序發(fā)生器，在本發(fā)明之基于事件的測(cè)試系統(tǒng)中卻并不需要。因此，通過(guò)在測(cè)試頭(或測(cè)試器主機(jī))124中安裝所有模塊化的事件測(cè)試器，有可能大大減小整個(gè)測(cè)試系統(tǒng)的物理尺寸。
圖5的方框圖表示測(cè)試器模塊中的事件測(cè)試器板的結(jié)構(gòu)示例。在上述的美國(guó)專利申請(qǐng)?zhí)?9/406,300及美國(guó)專利申請(qǐng)?zhí)?9/259,401中對(duì)該基于事件的測(cè)試系統(tǒng)做出了更詳細(xì)的說(shuō)明，這兩項(xiàng)專利申請(qǐng)屬于與該發(fā)明相同的受讓人。
接口53和處理器(CPU)67通過(guò)系統(tǒng)總線54與測(cè)試器處理器(主計(jì)算機(jī))62相連。例如，該接口53被用于將主計(jì)算機(jī)62的數(shù)據(jù)傳送到事件測(cè)試器板中的一寄存器(未示出)，以分配事件測(cè)試器到被測(cè)器件的輸入/輸出引腳。例如，當(dāng)主計(jì)算機(jī)發(fā)送一組分配地址到系統(tǒng)總線54時(shí)，接口53解釋這組分配地址，并使主計(jì)算機(jī)的數(shù)據(jù)可存儲(chǔ)于指定事件測(cè)試器板中的寄存器。
例如，控制器67被設(shè)置在每一事件測(cè)試器板中，并控制事件測(cè)試器板中的運(yùn)行，包括事件(測(cè)試模式)的產(chǎn)生、被測(cè)器件輸出信號(hào)的鑒定和故障數(shù)據(jù)的采集。控制器67可設(shè)置于每一測(cè)試器板或每若干個(gè)測(cè)試器板上。此外，控制器67并不需要常設(shè)于事件測(cè)試器板中，但是，由主計(jì)算機(jī)62可以直接對(duì)事件測(cè)試器板實(shí)現(xiàn)相同的控制功能。
例如最簡(jiǎn)單的情況中，地址控制器58為一程序計(jì)數(shù)器。該地址控制器58控制提供給故障數(shù)據(jù)存儲(chǔ)器57和事件存儲(chǔ)器60的地址。事件時(shí)序數(shù)據(jù)由主計(jì)算機(jī)被傳送到事件存儲(chǔ)器60，作為測(cè)試程序，并存儲(chǔ)在其中。
事件存儲(chǔ)器60存儲(chǔ)如上所述的事件時(shí)序數(shù)據(jù)，該數(shù)據(jù)定義了每一事件的時(shí)序(從“1”到“0”和從“0”到“1”的變化點(diǎn))。例如，事件時(shí)序數(shù)據(jù)作為兩種數(shù)據(jù)被存儲(chǔ)，一種表示基準(zhǔn)時(shí)鐘周期的整數(shù)倍，另一種表示該基準(zhǔn)時(shí)鐘的小數(shù)部分。優(yōu)選的是，該事件時(shí)序數(shù)據(jù)被壓縮后再存入事件存儲(chǔ)器60中。
解壓?jiǎn)卧?2將事件存儲(chǔ)器60提供的壓縮時(shí)序數(shù)據(jù)解壓(還原)。一時(shí)序計(jì)數(shù)/定標(biāo)邏輯63通過(guò)對(duì)事件時(shí)序數(shù)據(jù)的總計(jì)或修改，產(chǎn)生每一事件的時(shí)間長(zhǎng)度數(shù)據(jù)。該時(shí)間長(zhǎng)度數(shù)據(jù)是以自一預(yù)定的基準(zhǔn)點(diǎn)的時(shí)間長(zhǎng)度(延時(shí))表示每一事件的時(shí)序。
事件發(fā)生器64產(chǎn)生根據(jù)該時(shí)間長(zhǎng)度數(shù)據(jù)產(chǎn)生一測(cè)試模式，并通過(guò)一引腳電子線路61將該測(cè)試模式提供給被測(cè)器件19。因此，被測(cè)器件特定引腳的測(cè)試是通過(guò)鑒定其響應(yīng)的輸出信號(hào)。引腳電子線路61主要設(shè)置有一驅(qū)動(dòng)器和一模擬比較器，如圖1中的常規(guī)技術(shù)所示，驅(qū)動(dòng)器驅(qū)動(dòng)施加于特定器件引腳的測(cè)試模式，比較器確定器件引腳之輸出信號(hào)的電壓電平，該輸出信號(hào)是由測(cè)試模式導(dǎo)致的。
在以上所概述的事件測(cè)試器中，采用基于事件的格式的數(shù)據(jù)，產(chǎn)生施加于被測(cè)器件的輸入信號(hào)，以及與被測(cè)器件輸出信號(hào)相比較的期望信號(hào)。在該基于事件的格式中，測(cè)試信號(hào)和期望信號(hào)中變化點(diǎn)上的信息由動(dòng)作信息(置位和/或復(fù)位)和時(shí)間信息(從一指定點(diǎn)的時(shí)間長(zhǎng)度)組成。
如上所述，在常規(guī)半導(dǎo)體測(cè)試系統(tǒng)中，是采用基于周期的方法，該方法所要求的存儲(chǔ)容量比起基于事件的結(jié)構(gòu)所要求的容量要小。在基于周期的測(cè)試系統(tǒng)中，輸入信號(hào)和期望信號(hào)的時(shí)間信息由周期信息(頻率或同步信號(hào))和延時(shí)信息組成。輸入信號(hào)和期望信號(hào)的的動(dòng)作信息由波形方式數(shù)據(jù)和模式數(shù)據(jù)組成。在這樣的配置中，延時(shí)信息可以只由有限數(shù)據(jù)量限定。而且，為了產(chǎn)生具有適應(yīng)性的模式數(shù)據(jù)，該測(cè)試程序必須在其中包括很多循環(huán)和(或)子程序。因此，常規(guī)半導(dǎo)體測(cè)試系統(tǒng)要求有復(fù)雜的結(jié)構(gòu)和工作程序。
在基于事件的測(cè)試系統(tǒng)中，沒(méi)有必要采用基于周期的常規(guī)測(cè)試系統(tǒng)中那么復(fù)雜的結(jié)構(gòu)和工作程序，因此容易增加測(cè)試引腳的數(shù)量和(或)在相同的測(cè)試系統(tǒng)中組合不同性能的測(cè)試引腳。盡管基于事件的測(cè)試系統(tǒng)需要大容量的存儲(chǔ)器，但這種存儲(chǔ)器容量的增加并不是主要問(wèn)題，因?yàn)樵诋?dāng)今，存儲(chǔ)器密度的增加和存儲(chǔ)器成本的降低都得到了迅速地、不斷地發(fā)展。
圖7所示的示例，表示本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)用于測(cè)試單芯片系統(tǒng)(system-on-chip)的情況。在此測(cè)試系統(tǒng)中，多個(gè)測(cè)試器模塊被分配到該單芯片系統(tǒng)中相應(yīng)的功能芯核，以便鑒定每一功能芯核、各芯核之間的接口、以及整個(gè)單芯片系統(tǒng)。
如上所述，在測(cè)試高速半導(dǎo)體器件的很多情況中，僅有少量器件引腳要求高速和高時(shí)序精度的測(cè)試信號(hào)，而其它器件引腳的測(cè)試采用低速和低時(shí)序精度測(cè)試信號(hào)就足夠了。本發(fā)明適應(yīng)于器件測(cè)試中的這種實(shí)際情況，能夠?qū)ζ骷M(jìn)行低成本、高性能和高效率的測(cè)試。
本發(fā)明的配置也適用于對(duì)其中具有內(nèi)部自檢(BIST)功能的最新半導(dǎo)體器件進(jìn)行測(cè)試。這種具有BIST功能的半導(dǎo)體器件包括一個(gè)BIST控制器，該控制器與內(nèi)部電路連接，當(dāng)測(cè)試該內(nèi)部電路時(shí)，該控制器帶有一外部測(cè)試器。如IEEE-1149.1(標(biāo)準(zhǔn))中有關(guān)邊界掃描TAP控制器的的規(guī)定，該BIST控制器和測(cè)試器的連接是通過(guò)由5個(gè)引腳組成的接口，該接口要求高速運(yùn)行。因此，在圖7的示例中，用于此目的之測(cè)試器模塊是由接口引腳組(IPG)模塊表示的。
在圖7的示例中，測(cè)試器模塊661是一低速模塊(LSM)，測(cè)試器模塊662是一高速模塊(HSM)，測(cè)試器模塊663是一BIST接口模塊(IPG)，測(cè)試器模塊664和665是低速模塊。在該示例中，假設(shè)該單芯片系統(tǒng)中的微處理器芯核需要高速測(cè)試，而對(duì)應(yīng)測(cè)試器模塊663的功能芯核具有BIST功能。對(duì)于每一測(cè)試器模塊66的引腳數(shù)分配，是根據(jù)被測(cè)器件(功能芯核)的引腳。這種引腳數(shù)的分配能夠根據(jù)主計(jì)算機(jī)提供的指令而改變。
在圖7的配置中對(duì)單芯片系統(tǒng)進(jìn)行鑒定，并不是直接鑒定該單芯片系統(tǒng)，對(duì)應(yīng)于每一功能芯核所制備的每一硅集成電路(IC)是由相應(yīng)的測(cè)試器模塊進(jìn)行測(cè)試。通過(guò)系統(tǒng)總線54，主系統(tǒng)(主)計(jì)算機(jī)62提供測(cè)試臺(tái)數(shù)據(jù)給每一測(cè)試器模塊，該數(shù)據(jù)產(chǎn)生于該單芯片系統(tǒng)的設(shè)計(jì)階段。根據(jù)該測(cè)試臺(tái)數(shù)據(jù)，由測(cè)試器模塊產(chǎn)生測(cè)試模式。在美國(guó)專利申請(qǐng)?zhí)?9/428,746中對(duì)于單芯片系統(tǒng)功能的鑒定作出了更詳細(xì)的說(shuō)明，該專利申請(qǐng)屬于與該發(fā)明相同的受讓人。
圖8的示意圖顯示了本發(fā)明的第二方面，該圖顯示了該半導(dǎo)體測(cè)試系統(tǒng)的測(cè)試頭224中印刷電路板的配置示例。對(duì)于高速和高時(shí)序精度測(cè)試器模塊(或測(cè)試器板)，有必要將測(cè)試器模塊與被測(cè)器件之間的信號(hào)路徑長(zhǎng)度減至最小。另一方面，對(duì)于低速和低時(shí)序精度測(cè)試器模塊，至被測(cè)器件的較長(zhǎng)信號(hào)路徑是允許的。
因此，如圖8A和圖8B所示，高速測(cè)試器模塊或高速測(cè)試器板被設(shè)置在測(cè)試頭224的上部位置中，而低速測(cè)試器模塊被設(shè)置在測(cè)試頭224的下部位置中。在該設(shè)置中，在高速測(cè)試器模塊與被測(cè)器件之間通過(guò)測(cè)試固定裝置227的信號(hào)路徑長(zhǎng)度能夠被縮短，從而實(shí)現(xiàn)高速測(cè)試運(yùn)行。
在本發(fā)明的第二方面中，在該系統(tǒng)中安裝測(cè)試器模塊或板的位置是根據(jù)如上所述的運(yùn)行速度來(lái)確定的。在本發(fā)明的第一方面中是將測(cè)試器模塊自由地組合在該系統(tǒng)中，而在該示例中則不同，測(cè)試器板的位置不能隨意改變。這是因?yàn)闇y(cè)試器板的位置是根據(jù)該測(cè)試器板的運(yùn)行速度而被固定。然而，在本發(fā)明的第二方面中，所需性能的測(cè)試系統(tǒng)能夠以低成本構(gòu)成。
如上文所述，由于本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)具有模塊化結(jié)構(gòu)，因而能夠根據(jù)被測(cè)器件的類型和測(cè)試目的，自由地構(gòu)成所需的測(cè)試系統(tǒng)。如果被測(cè)器件是一種高速邏輯IC，其中實(shí)際上僅有少部分邏輯電路高速運(yùn)行，因此，為了測(cè)試這種高速邏輯IC，必須有少量測(cè)試器引腳具有高速性能。因此在本發(fā)明中，通過(guò)組合大量低速測(cè)試器模塊和少量高速測(cè)試器模塊，能夠以低成本實(shí)現(xiàn)一個(gè)高速測(cè)試器。
而且，在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，測(cè)試器模塊(測(cè)試器板)配置為基于事件的結(jié)構(gòu)，其中用于執(zhí)行測(cè)試所需的所有信息都是以基于事件的格式處理。因此，用于常規(guī)技術(shù)中表示每一測(cè)試周期開始時(shí)序的頻率信號(hào)，或是與該頻率信號(hào)同步運(yùn)行的模式發(fā)生器，都不再需要了。由于不需要包括頻率信號(hào)或模式發(fā)生器，在該基于事件的測(cè)試系統(tǒng)中，每一測(cè)試引腳能夠獨(dú)立于其它測(cè)試引腳而工作。此外，由于采用基于事件的結(jié)構(gòu)，該基于事件的測(cè)試系統(tǒng)的硬件能夠被顯著地縮減，而用于控制測(cè)試器模塊的軟件能夠被顯著地簡(jiǎn)化。因而，該基于事件的測(cè)試系統(tǒng)總的物理尺寸能夠被減小，從而導(dǎo)致進(jìn)一步降低成本、減小設(shè)備所占面積及節(jié)省相關(guān)的成本。
進(jìn)一步，在本發(fā)明的半導(dǎo)體測(cè)試系統(tǒng)中，在電子設(shè)計(jì)自動(dòng)化(EDA)工作平臺(tái)中的器件設(shè)計(jì)階段，邏輯仿真數(shù)據(jù)能夠被直接用于產(chǎn)生測(cè)試模式，用于在鑒定階段測(cè)試器件。因此，能夠大大減少器件設(shè)計(jì)與器件鑒定之間的周轉(zhuǎn)時(shí)間，從而進(jìn)一步減少測(cè)試成本，同時(shí)提高測(cè)試效率。
盡管這里只對(duì)優(yōu)選的實(shí)施例作了具體的說(shuō)明和描述，可以理解的是，根據(jù)以上所述和在附加權(quán)利要求的范圍內(nèi)、不違背本發(fā)明的精神和預(yù)定范圍，本發(fā)明有可能作出很多修改和變化。
權(quán)利要求
1.一種半導(dǎo)體測(cè)試系統(tǒng)，包括一個(gè)測(cè)試頭，用于容納兩個(gè)或多個(gè)性能不同的測(cè)試器模塊；設(shè)置在該測(cè)試頭上并用于電連接測(cè)試器模塊與被測(cè)器件的連接裝置；及一主計(jì)算機(jī)，用于控制該測(cè)試系統(tǒng)的整體運(yùn)行，它通過(guò)一測(cè)試器總線與測(cè)試器模塊聯(lián)接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，測(cè)試器模塊的性能一種是高速高時(shí)序精度，而另一種性能是低速低時(shí)序精度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，測(cè)試器模塊和被測(cè)器件間的電連接裝置與測(cè)試器模塊間的連接規(guī)格是標(biāo)準(zhǔn)化的。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，測(cè)試器模塊和被測(cè)器件間的電連接裝置由一操作板和一測(cè)試固定裝置組成，操作板上設(shè)有用于安裝被測(cè)器件的機(jī)械裝置，測(cè)試固定裝置設(shè)有連接機(jī)械裝置，用于該操作板和測(cè)試器模塊之間的電連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，多個(gè)測(cè)試器引腳可變動(dòng)地被分配到測(cè)試器模塊。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，多個(gè)測(cè)試器引腳可變動(dòng)地被分配到測(cè)試器模塊，這種測(cè)試引腳的分配及其變動(dòng)是由主計(jì)算機(jī)的地址數(shù)據(jù)控制的。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，每一測(cè)試器模塊包括多個(gè)事件測(cè)試器板，每一事件測(cè)試器板被分配到預(yù)定數(shù)量的測(cè)試引腳。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，每一測(cè)試器模塊對(duì)應(yīng)于一個(gè)事件測(cè)試器板。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，每一測(cè)試器模塊包括一內(nèi)部控制器，該內(nèi)部控制器根據(jù)主計(jì)算機(jī)提供的指令，控制由該測(cè)試器模塊產(chǎn)生測(cè)試模式，并鑒定被測(cè)器件的輸出信號(hào)。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，每一測(cè)試器模塊包括多個(gè)事件測(cè)試器板，其中每一事件測(cè)試器板包括一內(nèi)部控制器，該內(nèi)部控制器根據(jù)主計(jì)算機(jī)提供的指令，控制由該測(cè)試器模塊產(chǎn)生測(cè)試模式，并鑒定被測(cè)器件的輸出信號(hào)。
11.根據(jù)權(quán)利要求2所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，在該測(cè)試頭內(nèi)，高速高時(shí)序精度的測(cè)試器模塊所設(shè)置的位置比起低速低時(shí)序精度的測(cè)試器模塊的位置，更接近于該連接裝置。
12.根據(jù)權(quán)利要求3所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，在測(cè)試頭內(nèi)，高速高時(shí)序精度的測(cè)試器模塊所設(shè)置的位置比起低速低時(shí)序精度的測(cè)試器模塊的位置，更接近于該連接裝置。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，被測(cè)器件具有BIST(內(nèi)部自檢)功能，測(cè)試器模塊與被測(cè)器件中的BIST控制器相連，并產(chǎn)生IEEE 1149標(biāo)準(zhǔn)所規(guī)定的信號(hào)。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試系統(tǒng)，其中，每一測(cè)試器模塊包括多個(gè)事件測(cè)試器板，每一事件測(cè)試器板被分配到一個(gè)測(cè)試引腳，其中每一事件測(cè)試器板包括一控制器，根據(jù)主計(jì)算機(jī)提供的指令，控制由該測(cè)試器模塊產(chǎn)生測(cè)試模式，并鑒定被測(cè)器件的輸出信號(hào)；一事件存儲(chǔ)器，用于存儲(chǔ)每一事件的時(shí)序數(shù)據(jù)；一地址序列發(fā)生器，在該控制器的控制下，提供地址數(shù)據(jù)給該事件存儲(chǔ)器；根據(jù)該事件存儲(chǔ)器的時(shí)序數(shù)據(jù)產(chǎn)生測(cè)試模式的裝置；及一引腳電子線路，用于將測(cè)試模式傳送到被測(cè)器件相應(yīng)的引腳，并接收被測(cè)器件的響應(yīng)輸出信號(hào)。
全文摘要
一種測(cè)試半導(dǎo)體器件的系統(tǒng),特別是一種設(shè)有多個(gè)不同類型的測(cè)試器模塊的半導(dǎo)體測(cè)試系統(tǒng),用這些模塊可以容易地建立不同的半導(dǎo)體測(cè)試系統(tǒng)。該半導(dǎo)體測(cè)試系統(tǒng)包括兩個(gè)或多個(gè)性能相互不同的測(cè)試器模塊;一個(gè)測(cè)試頭,用于容納該兩個(gè)或多個(gè)性能不同的測(cè)試器模塊;設(shè)置在該測(cè)試頭上并用于電連接測(cè)試器模塊與被測(cè)器件的裝置;及一主計(jì)算機(jī),它通過(guò)測(cè)試器總線與測(cè)試器模塊聯(lián)接,以控制該測(cè)試系統(tǒng)的整體運(yùn)行。測(cè)試器模塊的一種性能類型是高速高時(shí)序精度,而另一種性能類型是低速低時(shí)序精度。每一事件測(cè)試器模塊包括一測(cè)試器板,其配置為一基于事件的測(cè)試器。
文檔編號(hào)G01R31/26GK1384366SQ0111570
公開日2002年12月11日 申請(qǐng)日期2001年4月29日 優(yōu)先權(quán)日2001年4月29日
發(fā)明者菅森茂, 羅基特·拉尤斯曼 申請(qǐng)人:株式會(huì)社鼎新