專利名稱：一種高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，用于對(duì)磁懸浮飛輪磁軸承系統(tǒng)的高精度控制，特別適用于高性能、高集成度等應(yīng)用場合，該控制裝置同樣適用于其它采用全橋式功率變換模塊的磁軸承系統(tǒng)的控制。
背景技術(shù)：
飛輪是中小型衛(wèi)星上基本的姿態(tài)控制執(zhí)行機(jī)構(gòu)，磁懸浮飛輪相對(duì)于傳統(tǒng)的機(jī)械軸承飛輪具有可以進(jìn)行振動(dòng)主動(dòng)控制的優(yōu)點(diǎn)，所以在高精度衛(wèi)星上具有廣闊的應(yīng)用前景。另外磁軸承沒有摩擦，避免了機(jī)械軸承本身由于摩擦帶來的磨損，其可靠性取決于控制系統(tǒng)電子元器件的可靠程度，因此相對(duì)于機(jī)械軸承飛輪其具有更長的使用壽命。
現(xiàn)有的磁懸浮飛輪控制器分為模擬控制器和數(shù)字控制器兩大類。由于模擬控制器難于實(shí)現(xiàn)比較復(fù)雜的控制算法，難于滿足磁懸浮飛輪高精度控制的需要，因此數(shù)字控制器是必然選擇。數(shù)字控制器的優(yōu)點(diǎn)表現(xiàn)在參數(shù)修改方便，能夠?qū)崿F(xiàn)復(fù)雜的控制器算法，能夠滿足高精度控制的要求。另外數(shù)字控制器適合集成化，模塊化設(shè)計(jì)，相對(duì)于模擬控制器其體積大大縮小，而且功耗明顯降低，這對(duì)于航天應(yīng)用非常有吸引力。另外系統(tǒng)的更新?lián)Q代由于只涉及軟件而更為容易。
目前以Ti的C2000系列DSP為核心的磁軸承控制器比較普遍，這類方案雖然能夠?qū)崿F(xiàn)磁軸承系統(tǒng)的懸浮，但也存在以下缺點(diǎn)(1)數(shù)據(jù)處理能力不夠。C2000系列為定點(diǎn)型DSP，浮點(diǎn)數(shù)據(jù)處理能力不足，不能滿足運(yùn)行復(fù)雜控制算法的實(shí)時(shí)性要求。(2)雖然系統(tǒng)集成有脈寬調(diào)制模塊，但其PWM輸出的路數(shù)不能滿足功率模塊全橋式換能電路各個(gè)橋臂獨(dú)立控制時(shí)對(duì)PWM路數(shù)的要求。C2000系列DSP如TMS320F2812和TMS320C2407提供的PWM路數(shù)為12路，但是功率模塊各個(gè)橋臂獨(dú)立控制時(shí)需要20路。如果使用通用I/O用于PWM輸出其實(shí)時(shí)性難以滿足，如果選用多片DSP又會(huì)造成資源浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題克服現(xiàn)有的基于Ti的C2000系列DSP浮點(diǎn)運(yùn)算能力不足和提供的脈寬調(diào)制信號(hào)的路數(shù)不能滿足磁懸浮飛輪磁軸承系統(tǒng)數(shù)字開關(guān)功放各個(gè)橋臂獨(dú)立控制時(shí)對(duì)PWM路數(shù)要求的缺點(diǎn)，提供一種高性能、高集成化的磁懸浮飛輪數(shù)字控制裝置。
本發(fā)明的技術(shù)解決方案高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于輸入信號(hào)接口電路(14)與電流信號(hào)模數(shù)轉(zhuǎn)換芯片(19)和位移信號(hào)模數(shù)轉(zhuǎn)換芯片(12)，用于將輸入的位移和電流信號(hào)轉(zhuǎn)換成0～5V的電壓信號(hào)，并且將轉(zhuǎn)子轉(zhuǎn)速信號(hào)轉(zhuǎn)換成0～3.3V的方波信號(hào)；電流信號(hào)模數(shù)轉(zhuǎn)換芯片(19)和位移信號(hào)模數(shù)轉(zhuǎn)換芯片(12)與FPGA模塊(7)相接，用于對(duì)電流和位移信號(hào)進(jìn)行采樣，得到數(shù)字化的電流和位移信號(hào)；DSP模塊(8)與FPGA模塊(7)相接，對(duì)FPGA模塊(7)采樣得到的位移信號(hào)和轉(zhuǎn)速信號(hào)進(jìn)行運(yùn)算處理，得到功率模塊所需的控制量；FPGA模塊(7)控制電流和位移信號(hào)的采樣；根據(jù)DSP給定的控制量結(jié)合電流采樣信號(hào)進(jìn)行PWM調(diào)制；根據(jù)測(cè)速邏輯進(jìn)行轉(zhuǎn)速測(cè)量；磁軸承線圈電流超過限制時(shí)對(duì)PWM信號(hào)進(jìn)行處理，保護(hù)功率模塊；功率模塊根據(jù)FPGA模塊(7)給定的控制量驅(qū)動(dòng)相應(yīng)的全橋式換能電路，從而控制磁懸浮飛輪線圈的電流跟隨控制量變化。
本發(fā)明的原理FPGA芯片根據(jù)設(shè)定的采樣速率觸發(fā)模數(shù)轉(zhuǎn)換芯片對(duì)位移信號(hào)和電流信號(hào)進(jìn)行采樣，轉(zhuǎn)換結(jié)果讀入FPGA芯片中的RAM中。當(dāng)有轉(zhuǎn)速脈沖時(shí)，在FPGA芯片設(shè)計(jì)的測(cè)速邏輯將對(duì)轉(zhuǎn)速進(jìn)行計(jì)算得到轉(zhuǎn)速值。DSP從FPGA芯片中讀取位移量和轉(zhuǎn)速值，然后執(zhí)行控制算法得到控制量，將控制量傳給FPGA，F(xiàn)PGA芯片根據(jù)DSP芯片給定的控制量結(jié)合電流信號(hào)采樣值執(zhí)行功率模塊的控制算法，進(jìn)行20路PWM調(diào)制，對(duì)PWM信號(hào)進(jìn)行防止全橋式換能電路上下橋臂直通處理。如果沒有過流保護(hù)信號(hào)產(chǎn)生，將PWM信號(hào)照常輸出；當(dāng)檢測(cè)到過流保護(hù)信號(hào)后將對(duì)對(duì)應(yīng)通道的PWM信號(hào)進(jìn)行關(guān)斷。功率模塊首先通過高速光耦對(duì)FPGA模塊輸出的PWM信號(hào)進(jìn)行強(qiáng)弱電信號(hào)的隔離，降低強(qiáng)電信號(hào)對(duì)控制器的干擾，隔離后的PWM信號(hào)經(jīng)IR2110驅(qū)動(dòng)全橋式換能電路四個(gè)功率管IRF3710的導(dǎo)通與關(guān)斷，從而在磁軸承線圈中得到需要的控制電流，實(shí)現(xiàn)磁懸浮飛輪磁軸承系統(tǒng)的主動(dòng)控制。
本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于本發(fā)明利用高性能的浮點(diǎn)型DSP芯片TMS320VC33-150來構(gòu)建磁懸浮飛輪控制算法的執(zhí)行核心，選用FPGA芯片XC3S50來完成功率模塊的控制。與現(xiàn)有電磁軸承普遍采用的模擬控制器和數(shù)字控制器相比具有以下特點(diǎn)(1)較傳統(tǒng)的以運(yùn)算放大器為核心的模擬控制器而言，本發(fā)明具有數(shù)字控制器的優(yōu)點(diǎn)調(diào)試靈活、方便、體積小、重量輕、便于實(shí)現(xiàn)復(fù)雜的控制算法。較現(xiàn)有的定點(diǎn)DSP為核心的數(shù)字控制器而言，本數(shù)字控制器的數(shù)據(jù)處理能力顯著提高，能夠滿足復(fù)雜控制算法的實(shí)時(shí)性要求。
(2)本發(fā)明所采用的電路結(jié)構(gòu)省去了現(xiàn)有數(shù)字控制裝置中的D/A環(huán)節(jié)以及模擬功放中的PWM產(chǎn)生電路。用FPGA芯片作為功率模塊的PWM調(diào)制電路，使得功率模塊的五個(gè)通道可以并行處理，大大減小了系統(tǒng)的延時(shí)，保證了數(shù)字控制裝置的系統(tǒng)延時(shí)，提高了系統(tǒng)高轉(zhuǎn)速時(shí)的穩(wěn)定性。
(3)采用FPGA芯片作為模數(shù)轉(zhuǎn)換芯片的控制器，并且實(shí)現(xiàn)測(cè)速邏輯。這種設(shè)計(jì)使得DSP芯片只用于運(yùn)算，F(xiàn)PGA芯片作為功率模塊的控制器，充分發(fā)揮了每個(gè)模塊的優(yōu)點(diǎn)，使得系統(tǒng)的性能有了很大提高。
(4)該發(fā)明實(shí)現(xiàn)了系統(tǒng)的數(shù)字化和集成化，降低了控制器功耗，特別適用于航空航天等對(duì)功耗有嚴(yán)格要求的領(lǐng)域。


圖1為本發(fā)明的結(jié)構(gòu)組成框圖；圖2為本發(fā)明的控制原理框圖；圖3為本發(fā)明的單個(gè)通道的位移傳感器接口電路；圖4為本發(fā)明的單個(gè)通道的電流傳感器接口電路；圖5為本發(fā)明的轉(zhuǎn)速信號(hào)接口電路；圖6為本發(fā)明的位移信號(hào)模數(shù)轉(zhuǎn)換芯片和電流信號(hào)模數(shù)轉(zhuǎn)換芯片的電路；圖7為本發(fā)明的單個(gè)通道高速光電隔離電路、脈沖驅(qū)動(dòng)電路和全橋式換能電路的電路圖；圖8為本發(fā)明的過流保護(hù)信號(hào)產(chǎn)生電路；圖9為本發(fā)明的FPGA芯片與其它器件信號(hào)連接的電路圖；圖10為本發(fā)明的DSP芯片與外擴(kuò)存儲(chǔ)芯片信號(hào)連接的電路圖；圖11為本發(fā)明的FPGA控制流程圖；圖12為本發(fā)明DSP控制流程。
具體實(shí)施例方式
如圖1所示，本發(fā)明的硬件模塊主要由接口電路14、位移信號(hào)模數(shù)轉(zhuǎn)換芯片12、電流信號(hào)模數(shù)轉(zhuǎn)換芯片19、FPGA模塊7、DSP模塊8，以及功率模塊22幾部分組成，其中接口電路14包括轉(zhuǎn)速信號(hào)接口電路13、位移傳感器接口電路17、電流傳感器接口電路18，功率模塊22包括高速光耦隔離電路4、脈沖驅(qū)動(dòng)電路3、全橋式換能電路2、電流傳感器24、過流保護(hù)信號(hào)產(chǎn)生電路23，F(xiàn)PGA模塊7包括配置芯片5、FPGA芯片6，DSP模塊8包括DSP芯片9、外擴(kuò)Flash10、外擴(kuò)RAM11，位移傳感器接口電路17將位移傳感器16檢測(cè)到的位移信號(hào)轉(zhuǎn)換成位移信號(hào)模數(shù)轉(zhuǎn)換芯片12所要求的0V～5V范圍、電流傳感器接口電路18將電流傳感器24檢測(cè)到的電流信號(hào)轉(zhuǎn)換成電流信號(hào)模數(shù)轉(zhuǎn)換芯片19所要求的0V～5V范圍，F(xiàn)PGA芯片6控制位移信號(hào)模數(shù)轉(zhuǎn)換芯片12和電流信號(hào)模數(shù)轉(zhuǎn)換芯片19分別對(duì)位移信號(hào)和電流信號(hào)進(jìn)行采樣，采樣結(jié)果通過并行總線經(jīng)電平轉(zhuǎn)換芯片20進(jìn)行電平轉(zhuǎn)換后傳給FPGA芯片6，飛輪轉(zhuǎn)子轉(zhuǎn)速信號(hào)15經(jīng)轉(zhuǎn)速信號(hào)接口電路1 3和電平轉(zhuǎn)換芯片20后傳給FPGA芯片6，F(xiàn)PGA芯片6通過測(cè)速邏輯計(jì)算得到飛輪轉(zhuǎn)子的轉(zhuǎn)速，DSP芯片9從FPGA芯片6中讀取磁軸承轉(zhuǎn)子位移信號(hào)、轉(zhuǎn)速信號(hào)后，進(jìn)行運(yùn)算生成控制量并將其傳給FPGA芯片6，F(xiàn)PGA芯片6利用模數(shù)轉(zhuǎn)換芯片19得到的電流信號(hào)按照功放控制算法進(jìn)行PWM信號(hào)的獨(dú)立調(diào)制，調(diào)制完成的PWM經(jīng)電平轉(zhuǎn)換芯片21進(jìn)行電平轉(zhuǎn)換后經(jīng)過高速光耦隔離電路4、脈沖驅(qū)動(dòng)保護(hù)電路3傳送給全橋式換能電路2，生成磁軸承線圈1所需的控制電流，從而實(shí)現(xiàn)磁軸承的主動(dòng)控制。
如圖2所示，給出了本發(fā)明的控制原理，F(xiàn)PGA模塊控制電流信號(hào)、位移信號(hào)和轉(zhuǎn)速信號(hào)的檢測(cè)，DSP模塊根據(jù)位移信號(hào)和轉(zhuǎn)速信號(hào)給出控制量后給FPGA模塊，由FPGA模塊根據(jù)電流信號(hào)和給定的控制信號(hào)進(jìn)行功率模塊的控制，功率模塊根據(jù)FPGA輸出的PWM信號(hào)轉(zhuǎn)換成相應(yīng)的線圈電流，實(shí)現(xiàn)磁懸浮飛輪的主動(dòng)控制。
如圖3所示，位移傳感器得到的位移信號(hào)經(jīng)過比例變換、電平偏移與限幅后與位移信號(hào)模數(shù)轉(zhuǎn)換芯片12的輸入范圍相匹配0V～5V，然后經(jīng)過前置抗混疊低通濾波后送入位移信號(hào)模數(shù)轉(zhuǎn)換芯片12的輸入通道。
如圖4所示，電流傳感器得到的電流信號(hào)經(jīng)過比例變換、電平偏移與限幅后與電流信號(hào)模數(shù)轉(zhuǎn)換芯片19的輸入范圍相匹配0V～5V，然后經(jīng)過前置抗混疊低通濾波后送入電流信號(hào)模數(shù)轉(zhuǎn)換芯片19的輸入通道。
如圖5所示，霍爾傳感器檢測(cè)轉(zhuǎn)子轉(zhuǎn)速，并產(chǎn)生轉(zhuǎn)速脈沖信號(hào)。轉(zhuǎn)速傳感器接口電路用高速光耦6N137將轉(zhuǎn)速脈沖信號(hào)進(jìn)行隔離，得到所需的轉(zhuǎn)子轉(zhuǎn)速信號(hào)。
如圖6所示，本發(fā)明的模數(shù)轉(zhuǎn)換芯片采用的是BB公司的ADS7864Y，該芯片具有12位精度、6對(duì)差分輸入、12個(gè)獨(dú)立的采樣保持器、兩個(gè)500KHZ的轉(zhuǎn)換器和并行接口，而其功耗只有50mW。采用兩片芯片可以滿足電流信號(hào)和位移信號(hào)的路數(shù)要求，獨(dú)立的采樣保持器保證了信號(hào)的相位關(guān)系，兩個(gè)500KHz的轉(zhuǎn)換器完全可以滿足系統(tǒng)的實(shí)時(shí)性要求，高速并行接口保證了轉(zhuǎn)換結(jié)果高速的輸出以減小系統(tǒng)的延時(shí)，50mW的低功耗使得該芯片非常適合航天應(yīng)用。這兩個(gè)芯片的接口信號(hào)經(jīng)74ALV164245進(jìn)行電平轉(zhuǎn)換后與FPGA芯片連接。X1為8M晶振，為模數(shù)轉(zhuǎn)換芯片提供時(shí)鐘信號(hào)。
如圖7所示，為本發(fā)明的單個(gè)通道高速光電隔離電路、脈沖驅(qū)動(dòng)電路和全橋式換能電路的電路圖，其余四個(gè)通道類似。高速光耦TLP2630實(shí)現(xiàn)了PWM信號(hào)與強(qiáng)電脈沖的隔離，PWM信號(hào)經(jīng)IR2110驅(qū)動(dòng)功率管IRF3710，從而實(shí)現(xiàn)對(duì)全橋式換能電路的控制。
圖8給出了電流過流保護(hù)信號(hào)的產(chǎn)生邏輯。當(dāng)電流超過電流限定值后，比較器LM339和二極管組成的保護(hù)邏輯將產(chǎn)生保護(hù)信號(hào)，保護(hù)信號(hào)經(jīng)TLP2630隔離后送到FPGA芯片中，F(xiàn)PGA芯片對(duì)對(duì)應(yīng)的通道的PWM進(jìn)行關(guān)斷以減小電流?？梢酝ㄟ^調(diào)節(jié)I_MAX+和I_MAX-值來設(shè)置磁軸承線圈的電流門限值，從而防止磁軸承線圈過電流。
如圖所示，本發(fā)明所采用的FPGA芯片為Xilinx公司的XC3S50，該芯片采用50M的晶振作為系統(tǒng)時(shí)鐘，內(nèi)部集成有4個(gè)18×18位的乘法器，保證了功率模塊控制算法的高速執(zhí)行，豐富的I/O資源使得與外圍芯片的接口非常方便。該芯片控制位移信號(hào)和電流信號(hào)的采樣，當(dāng)有轉(zhuǎn)速信號(hào)輸入時(shí)對(duì)轉(zhuǎn)速信號(hào)進(jìn)行計(jì)算。按照DSP給定的控制量進(jìn)行功率模塊的控制。當(dāng)檢測(cè)到過流保護(hù)信號(hào)后對(duì)對(duì)應(yīng)的通道的PWM輸出進(jìn)行處理，防止線圈電流過大。
如圖10所示，本發(fā)明采用Ti公司TMS320VC33-150作為控制算法執(zhí)行芯片，與Ti公司定點(diǎn)型DSP芯片C2000系列相比，其數(shù)據(jù)處理能力顯著提高，能滿足磁懸浮飛輪系統(tǒng)高精度控制算法的要求。外擴(kuò)Flash采用兩片16×256K的SST39VF400，外擴(kuò)RAM采用兩片16×512K的IS61LV51216。外擴(kuò)芯片滿足控制算法執(zhí)行時(shí)對(duì)存儲(chǔ)容量和速度的要求。
FPGA的控制流程如圖11所示系統(tǒng)上電后從配置芯片中加載邏輯信息，成功加載后進(jìn)入工作模式。進(jìn)入工作模式后FPGA芯片并行完成三個(gè)功能(1)當(dāng)有霍爾信號(hào)時(shí)FPGA根據(jù)兩次霍爾信號(hào)的時(shí)間間隔計(jì)算飛輪轉(zhuǎn)速，然后以中斷的方式通知DSP，DSP從FPGA芯片中讀取轉(zhuǎn)速值。(2)當(dāng)設(shè)定的采樣時(shí)間到時(shí)，F(xiàn)PGA芯片將觸發(fā)模數(shù)轉(zhuǎn)換芯片對(duì)位移信號(hào)和電流信號(hào)進(jìn)行采樣，位移信號(hào)和電流信號(hào)采樣結(jié)束后，F(xiàn)PGA芯片向DSP芯片發(fā)出中斷請(qǐng)求，DSP從FPGA中讀取位移信號(hào)值。(3)根據(jù)DSP給定的控制量和電流信號(hào)采樣值進(jìn)行運(yùn)算得到PWM信號(hào)占空比的調(diào)節(jié)量，然后進(jìn)行PWM調(diào)制，最后根據(jù)電流過流保護(hù)信號(hào)的狀態(tài)對(duì)PWM信號(hào)進(jìn)行轉(zhuǎn)換，輸出PWM信號(hào)。
DSP的控制流程如圖12所示系統(tǒng)上電后，DSP首先進(jìn)行初始化，初始化結(jié)束后進(jìn)入工作模式。沒有中斷時(shí)DSP執(zhí)行空操作；當(dāng)有中斷請(qǐng)求時(shí)且DSP不處在執(zhí)行中斷程序時(shí)DSP相應(yīng)中斷，如果為FPGA發(fā)出的讀取轉(zhuǎn)速值的中斷時(shí)，DSP在中斷程序中讀取轉(zhuǎn)速值。如果為FPGA發(fā)出的讀取位移信號(hào)的中斷時(shí)，DSP從FPGA中讀取位移信號(hào)值并根據(jù)轉(zhuǎn)速值進(jìn)行運(yùn)算，得到功率模塊的控制量并傳給FPGA。假如有中斷請(qǐng)求且DSP處于中斷程序執(zhí)行過程中，則等待DSP執(zhí)行完中斷服務(wù)程序后再對(duì)該中斷進(jìn)行處理。
本發(fā)明雖為磁懸浮飛輪磁軸承系統(tǒng)的控制裝置，但也可以作為一種通用的磁軸承控制平臺(tái)作為其他磁軸承系統(tǒng)的控制器，應(yīng)用者可以根據(jù)其特殊的應(yīng)用領(lǐng)域通過修改軟件來靈活方便地實(shí)現(xiàn)其功能。
權(quán)利要求
1.一種高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于包括輸入信號(hào)接口電路(14)與電流信號(hào)模數(shù)轉(zhuǎn)換芯片(19)和位移信號(hào)模數(shù)轉(zhuǎn)換芯片(12)，用于將輸入的位移和電流信號(hào)轉(zhuǎn)換成0～5V的電壓信號(hào)，并且將轉(zhuǎn)子轉(zhuǎn)速信號(hào)轉(zhuǎn)換成0～3.3V的方波信號(hào)；電流信號(hào)模數(shù)轉(zhuǎn)換芯片(19)和位移信號(hào)模數(shù)轉(zhuǎn)換芯片(12)與FPGA模塊(7)相接，用于對(duì)電流和位移信號(hào)進(jìn)行采樣，得到數(shù)字化的電流和位移信號(hào)；DSP模塊(8)與FPGA模塊(7)相接，對(duì)FPGA模塊(7)采樣得到的位移信號(hào)和轉(zhuǎn)速信號(hào)進(jìn)行運(yùn)算處理，得到功率模塊所需的控制量；FPGA模塊(7)控制電流和位移信號(hào)的采樣；根據(jù)DSP給定的控制量結(jié)合電流采樣信號(hào)進(jìn)行PWM調(diào)制；根據(jù)測(cè)速邏輯進(jìn)行轉(zhuǎn)速測(cè)量；磁軸承線圈電流超過限制時(shí)對(duì)PWM信號(hào)進(jìn)行處理，保護(hù)功率模塊；功率模塊根據(jù)FPGA模塊(7)給定的控制量驅(qū)動(dòng)相應(yīng)的全橋式換能電路，從而控制磁懸浮飛輪線圈的電流跟隨控制量變化。
2.根據(jù)權(quán)利要求1所述的高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于所述的DSP模塊(8)包括DSP芯片(9)、外擴(kuò)Flash存儲(chǔ)器(10)、外擴(kuò)RAM(11)，其中DSP芯片(9)采用一片TMS320VC33芯片作為控制算法的處理器，完成磁軸承轉(zhuǎn)子5個(gè)自由度的控制。
3.根據(jù)權(quán)利要求1所述的高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于所述的FPGA模塊(7)包括配置芯片(5)和FPGA芯片(6)，其中FPGA芯片(6)采用XC3S××芯片作為功率模塊(22)控制算法的處理器，且該模塊與DSP模塊(8)并行工作。
4.根據(jù)權(quán)利要求1所述的高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于由FPGA模塊(7)完成五個(gè)通道20路PWM信號(hào)的獨(dú)立調(diào)制，便于功率模塊(22)采用多樣的控制策略。
5.根據(jù)權(quán)利要求1所述的高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于所述的磁軸承線圈(1)的過流保護(hù)與全橋式換能電路上下橋臂的防直通功能均由FPGA模塊(7)來完成。
6.根據(jù)權(quán)利要求1所述的高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，其特征在于所述的功率模塊(22)包括高速光耦隔離電路(4)、脈沖驅(qū)動(dòng)電路(3)、全橋式換能電路(2)、過流保護(hù)信號(hào)產(chǎn)生電路(23)、電流傳感器(24)。
全文摘要
一種高性能、集成化磁懸浮飛輪磁軸承數(shù)字控制裝置，是一種能夠用來對(duì)磁懸浮飛輪磁軸承系統(tǒng)進(jìn)行主動(dòng)控制的控制裝置，其主要包括接口電路、模數(shù)轉(zhuǎn)換芯片、FPGA模塊、DSP模塊。該裝置通過接口電路和模數(shù)轉(zhuǎn)換芯片獲取磁軸承轉(zhuǎn)子位移信號(hào)、線圈電流、轉(zhuǎn)速信號(hào)數(shù)據(jù)，DSP模塊按照一定的控制算法生成控制量傳給FPGA模塊，F(xiàn)PGA模塊根據(jù)控制量和電流信號(hào)進(jìn)行PWM調(diào)制，PWM信號(hào)傳送到全橋式換能電路，生成磁軸承線圈所需的控制電流，從而實(shí)現(xiàn)對(duì)磁懸浮飛輪磁軸承系統(tǒng)的主動(dòng)控制。本發(fā)明不但具備很強(qiáng)的數(shù)據(jù)處理能力，而且實(shí)現(xiàn)了磁懸浮飛輪磁軸承數(shù)字控制器與數(shù)字功放的集成化設(shè)計(jì)，使得磁軸承控制器的集成度大大提高。
文檔編號(hào)F16C32/04GK1719716SQ20051001213
公開日2006年1月11日 申請(qǐng)日期2005年7月8日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者房建成, 劉虎, 劉剛, 田希暉, 樊亞洪 申請(qǐng)人:北京航空航天大學(xué)