一種基于mems的慣性傳感器生產(chǎn)及晶圓級封裝工藝的制作方法
【專利摘要】本發(fā)明公開了一種基于MEMS的慣性傳感器生產(chǎn)及晶圓級封裝工藝，其步驟如下：1）工程化的絕緣硅（E-SOI）形成;2）在MEMS晶圓上面加工；3）在標(biāo)準(zhǔn)ASIC帶工廠生產(chǎn)ASIC晶圓；4）MEMS晶圓和ASIC晶圓金屬共熔鍵合；5）晶圓級芯片規(guī)模封裝(WLCSP)。本發(fā)明做到ASIC芯片面積與MEMS芯片面積完全相同，充分利用MEMS芯片以及ASIC芯片的有效面積，為MEMS和ASIC芯片設(shè)計(jì)提供最有效的空間。晶圓級芯片規(guī)模封裝省掉了芯片后續(xù)的封裝工序。直接通過BGA完成終端電路板的貼片(Flip-Chip)，大幅度縮小芯片尺寸以及降低生產(chǎn)成本。
【專利說明】一種基于MEMS的慣性傳感器生產(chǎn)及晶圓級封裝工藝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MEMS (微機(jī)電系統(tǒng))生產(chǎn)慣性傳感器，包括陀螺儀及加速器，尤其涉及一種基于MEMS (微機(jī)電系統(tǒng))的慣性傳感器生產(chǎn)及晶圓級封裝工藝。
【背景技術(shù)】
[0002]近些年來，陀螺儀等慣性傳感器在汽車、智能手機(jī)、平板電腦、玩具直升機(jī)、空中鼠標(biāo)等領(lǐng)域得到越來越廣泛的應(yīng)用?；贛EMS生產(chǎn)的陀螺儀和加速度器是目前的主流產(chǎn)品，芯片的設(shè)計(jì)和晶片的加工是慣性傳感器制造的兩個(gè)關(guān)鍵步驟。
[0003]而現(xiàn)有的慣性傳感器在封裝芯片和晶片上存在如下幾個(gè)缺點(diǎn)(美國專利號7，104，129B2):
[0004](I)、由于必須用劃片工藝切除部分MEMS (微機(jī)電系統(tǒng))面積從而暴露金屬化區(qū)用來封裝引線，部分MEMS面積被浪費(fèi)。對于消費(fèi)類產(chǎn)品，面積的損失會達(dá)到百分之十左右。其負(fù)面影響有兩方面:A.MEMS芯片與ASIC (專用集成電路)芯片不匹配(MEMS芯片的面積小于ASIC的芯片的面積)，限制了 MEMS結(jié)構(gòu)的設(shè)計(jì)空間；B.由于芯片的部分切除，造成生產(chǎn)成本的相應(yīng)提聞;
[0005](2)、ASIC電路面與MEMS結(jié)構(gòu)面鍵和為一體，造成ASIC電路面部分面積不能用作電路，而用于MEMS結(jié)構(gòu)的溝槽，這同樣限制了 ASIC的設(shè)計(jì)空間以及造成芯片生產(chǎn)成本的相應(yīng)提聞;
[0006](3)、ASIC電路面朝MEMS的另外一個(gè)缺點(diǎn)是封裝好的晶片不能做晶圓級芯片規(guī)模封裝工藝(WLCSP)以及倒焊芯片封裝(Flip-Chip)；
[0007](4)、由于用金屬絲連接工藝作為封裝引線，對器件的性能有一定影響。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的是解決現(xiàn)有技術(shù)中MEMS面積浪費(fèi)、ASIC設(shè)計(jì)空間受限制以及其生產(chǎn)成本高，芯片尺寸大等問題，提供一種基于MEMS的慣性傳感器生產(chǎn)及晶圓級封裝工藝，可以將芯片尺寸降到2-4平方毫米，生產(chǎn)成本與傳統(tǒng)工藝比可減低30-40%。
[0009]本發(fā)明的技術(shù)方案是:一種基于MEMS慣性傳感器生產(chǎn)及晶圓級封裝工藝，其步驟如下:
[0010]I)工程化的絕緣硅形成:
[0011]a、首先用娃托襯晶圓(handle wafer)《5》,背面蝕刻定位對準(zhǔn)標(biāo)記(第一光刻版)，然后在晶片正面采用等離子體工藝刻蝕溝槽(第二光刻板)《I》；通過熱氧化工藝生長一層氧化膜《7》;用硅镕鍵合工藝與另外一片微機(jī)電器件晶圓(MEMS device wafer)《4》鍵合為一體；
[0012]b、在微機(jī)電器件晶圓面進(jìn)行磨削到理想厚度；見圖2。
[0013]2)用等離子體蝕刻工藝在微機(jī)電器件晶圓上面形成圍溝(第三光刻板)，然后氣相沉積一層鍺或者硅《6》用于以后的晶圓鍵合，對鍺或者硅薄鏌與圍溝對應(yīng)作光刻圖形(第四光刻板)以及等離子體刻蝕去掉不需要的鍺，最后用DRIE工藝完成MEMS結(jié)構(gòu)的刻蝕(第五光刻板)；見圖3。
[0014]3)在標(biāo)準(zhǔn)ASIC帶工廠生產(chǎn)ASIC晶圓《2》；《3》是ASIC面的焊錫位(bondpads)。然后在此晶圓上進(jìn)行以下加工工藝:(圖4)
[0015]a、在有電路的ASIC正面光刻硅通孔(第六光刻板)，用DRIE工藝蝕刻足夠深的溝槽，其深度為100-150微米，按照標(biāo)準(zhǔn)TSV工序?qū)喜圻M(jìn)行氧化物，金屬的填充《8》，以及CMP的磨平，對ASIC晶圓背面進(jìn)行磨削到100-150微米的厚度，再用CMP工藝磨平晶片表面(ASIC面的背面)；
[0016]b、用濺射工藝生長一層金屬層《9》；對金屬層《9》進(jìn)行光刻走線圖案制作(第七光刻板)以及濕法金屬蝕刻，用化學(xué)氣相沉積工藝長一層氧化物《10》，其厚度是金屬層《9》的5-6倍；
[0017]C、進(jìn)一步的光刻氧化層圖案(第八光刻板)暴露金屬層《9》，為金屬層《11》作準(zhǔn)備，先用濺射工藝生長一層金屬層《11》，其厚度約為《9》的3-4倍，對金屬層《11》進(jìn)行光刻布線(第九光刻板)，使金屬層《11》與微機(jī)電器件晶圓《6》進(jìn)行金屬共熔鍵合；
[0018]d、最后一步工序是光刻圖案制備以及用等離子體工藝蝕刻溝槽《12》(第十光刻板)；見圖4。
[0019]4) MEMS晶圓和ASIC晶圓鍺/鋁，硅/鋁或者鍺/金、硅/金金屬共熔鍵合，該工藝在真空下進(jìn)行，最后的陀螺儀溝槽內(nèi)腔體的壓力不應(yīng)大于0.50-0.75Torr ;見圖5。
[0020]到此為止，晶圓可以進(jìn)行劃片(wafer dicing),再進(jìn)行芯片級封裝(CSP-Chipscalepackaging),比如用LGA或QFN的封裝形式,本發(fā)明提出用晶圓級芯片規(guī)模封裝工藝(WLCSP)以及后續(xù)的倒焊芯片(Flip-Chip)封裝；圖6示意了最后芯片的結(jié)構(gòu)圖。
[0021]5)晶圓級芯片規(guī)模封裝工藝
[0022]a、在鍵合好的晶圓的ASIC面形成一層聚酰亞胺(polyimide-PI)或環(huán)氧樹月旨(Epoxy)《13》；b、用光刻工藝制備打開焊盤的圖案(第十一光刻板)；用濺射工藝(Sputtering)生長一層金屬(Al或Cu)《14》；
[0023]C、用光刻工藝制備重布線層(RDL)(第十二光刻板)；用干法或濕法蝕刻工藝制備金屬重布線層；
[0024]d、再形成一層聚酰亞胺(polyimide-PI)或環(huán)氧樹脂(Epoxy)《15》。
[0025]e、用光刻工藝制備錫球BGA圖案(第十三光刻板);最后形成UBM《16》以及BGA錫球《17》。
[0026]本發(fā)明技術(shù)方案帶來的有益效果如下幾點(diǎn):
[0027](I)由于采用了 TSV工藝，ASIC芯片面積與MEMS芯片面積完全相同，從而可以充分利用MEMS芯片以及ASIC芯片的有效面積，為MEMS和ASIC芯片設(shè)計(jì)提供最有效的空間；
[0028](2)因?yàn)镸EMS和ASIC芯片面積充分最有效的利用，生產(chǎn)成本會得到大幅度降低，估計(jì)在30-40%左右；
[0029](3)運(yùn)用TSV工藝把電路導(dǎo)線直接引出，進(jìn)一步提高了器件的性能；
[0030](4)本發(fā)明將ASIC電路面朝外，封裝好的晶片可以進(jìn)一步做晶圓芯片規(guī)模封裝工藝以及表面裝配技術(shù)，可以適用于更廣泛的封裝領(lǐng)域以及進(jìn)一步降低生產(chǎn)成本。
[0031 ] (5 )同時(shí)由于將AISC芯片與MEMS芯片進(jìn)行晶圓級封裝，省掉了芯片后續(xù)的封裝工藝。直接通過BGA封裝完成終端客戶電路板的封裝、貼片工藝。這樣使產(chǎn)品的生產(chǎn)及測試成本大幅度降低，使芯片尺寸明顯縮小。
【專利附圖】

【附圖說明】
[0032]圖1為本發(fā)明加工MEMS慣性傳感器裝置的橫截面；
[0033]圖2為使用本工藝工程化絕緣硅(E-SOI)形成示意圖；
[0034]圖3為使用本工藝MEMS結(jié)構(gòu)形成示意圖；
[0035]圖4為在ASIC帶工廠生產(chǎn)ASIC晶圓加工TSV以及金屬布線的示意圖；
[0036]圖5為使用本工藝晶圓金屬共熔鍵合示意圖；
[0037]圖6為晶圓金屬共熔鍵合后重布線層(RDL)以及球形觸點(diǎn)陣列(BGA)的錫球結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0038]為了使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、技術(shù)特征、發(fā)明目的與技術(shù)效果易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本發(fā)明。
[0039]一種基于MEMS慣性傳感器生產(chǎn)及晶圓級封裝工藝，見圖1，其步驟如下:
[0040]I)工程化的絕緣硅形成(E-S0I):
[0041]a、首先用娃托襯晶圓(handle wafer)《5》,背面蝕刻定位對準(zhǔn)標(biāo)記(第一光刻版)，然后在晶圓正面采用等離子體工藝刻蝕溝槽《I》(第二光刻板)；通過熱氧化工藝生長一層氧化膜《7》；用硅镕鍵合工藝與另外一片微機(jī)電器件晶圓(Device wafer)《4》鍵合為一體；
[0042]b、在微機(jī)電器件晶圓面進(jìn)行磨削到理想厚度，如圖2所示；
[0043]2)用等離子體蝕刻工藝在微機(jī)電器件晶圓上面形成圍溝(第三光刻板)，然后氣相沉積一層鍺或者硅《6》用于以后的晶圓鍵合，對鍺或者硅薄鏌與圍溝對應(yīng)作光刻圖形(第四光刻板)以及等離子體刻蝕去掉不需要的鍺，最后用DRIE工藝完成MEMS結(jié)構(gòu)的刻蝕(第五光刻板)，如圖3所示；
[0044]3)在標(biāo)準(zhǔn)ASIC帶工廠生產(chǎn)ASIC晶圓2?！?》是ASIC面的焊錫位(bondpads)。然后在此晶圓上進(jìn)行以下加工工藝如圖4所示:
[0045]a、在有電路的ASIC正面光刻硅通孔(第六光刻板)，用DRIE工藝蝕刻足夠深的溝槽，其深度為100-150微米，按照標(biāo)準(zhǔn)TSV工序?qū)喜圻M(jìn)行氧化物，金屬的填充《8》，以及CMP的磨平，對ASIC晶圓背面進(jìn)行磨削到100-150微米的厚度，再用CMP工藝磨平晶片表面(ASIC面的背面)；
[0046]b、用濺射工藝生長一層金屬層《9》。對金屬層《9》進(jìn)行光刻走線圖案制作(第七光刻板)以及濕法金屬蝕刻，用化學(xué)氣相沉積工藝長一層氧化物《10》，其厚度是金屬層《9》的5-6倍；
[0047]C、進(jìn)一步的光刻氧化層圖案(第八光刻板)暴露金屬層《9》，為金屬層《11》作準(zhǔn)備，先用濺射工藝生長一層金屬層《11》其厚度約為《9》的3-4倍，對金屬層《11》進(jìn)行光刻布線(第九光刻板)，使金屬層《11》與微機(jī)電器件晶圓《6》進(jìn)行金屬共熔鍵合；
[0048]d、最后一步工序是光刻圖案制備以及用等離子體工藝蝕刻溝槽《12》(第十光刻板)，如圖4所示；
[0049]4) MEMS晶圓和ASIC晶圓鍺/鋁，硅/鋁或者鍺/金、硅/金金屬共熔鍵合，該工藝在真空下進(jìn)行，最后的陀螺儀溝槽內(nèi)腔體的壓力不應(yīng)大于0.50-0.75Torr ;見圖5。
[0050]到此為止，晶圓可以進(jìn)行劃片(wafer dicing),再進(jìn)行芯片級封裝(CSP-Chipscalepackaging),比如用LGA或QFN的封裝形式,本發(fā)明提出用晶圓級芯片規(guī)模封裝工藝(WLCSP)以及后續(xù)的倒焊芯片(Flip-Chip)封裝，圖6示意了最后的芯片結(jié)構(gòu)圖；
[0051]5)晶圓級芯片規(guī)模封裝工藝
[0052]a、在鍵合好的晶圓的ASIC面形成一層聚酰亞胺(polyimide-PI)或環(huán)氧樹脂(Epoxy)《13》；b、用光刻工藝制備打開焊盤《3》的圖案(第^ 光刻板)；用派射工藝(Sputtering)生長一層金屬《14》(Al或Cu)；
[0053]C、用光刻工藝制備重布線層(RDL)(第十二光刻板)；用干法或濕法蝕刻工藝制備金屬重布線層；
[0054]d、再形成一層聚酰亞胺(polyimide-PI)或環(huán)氧樹脂(Epoxy)《15》；
[0055]e、用光刻工藝制備錫球BGA圖案(第十三光刻板);最后形成UBM《16》以及BGA錫球《17》。
[0056] 綜上所述僅為本發(fā)明較佳的實(shí)施例，并非用來限定本發(fā)明的實(shí)施范圍。即凡依本發(fā)明申請專利范圍的內(nèi)容所作的等效變化及修飾，皆應(yīng)屬于本發(fā)明的技術(shù)范疇。
【權(quán)利要求】
1.一種基于MEMS慣性傳感器生產(chǎn)及晶圓級封裝工藝，其步驟如下: 1)工程化的絕緣娃形成(Engineered-SOIwafer): a、首先用娃托襯晶圓(handlewafer)《5》,背面蝕刻定位對準(zhǔn)標(biāo)記(第一光刻版)，然后在晶片正面采用等離子體工藝刻蝕溝槽《1》(第二光刻板)；通過熱氧化工藝生長一層氧化膜《7》;用硅镕鍵合工藝與另外一片微機(jī)電器件晶圓(MEMS device wafer)《4》鍵合為一體； b、在微機(jī)電器件晶圓面進(jìn)行磨削到理想厚度； 2)用等離子體蝕刻工藝在微機(jī)電器件晶圓上面形成圍溝(第三光刻板)，然后氣相沉積一層鍺或者硅《6》用于以后的晶圓鍵合，對鍺或者硅薄鏌與圍溝對應(yīng)作光刻圖形(第四光刻板)以及等離子體刻蝕去掉不需要的鍺，最后用DRIE工藝完成MEMS結(jié)構(gòu)的刻蝕(第五光刻板)； 3)在標(biāo)準(zhǔn)ASIC帶工廠生產(chǎn)ASIC晶圓《2》；《3》是ASIC面的焊錫位(bondpads);然后在此晶圓上進(jìn)行以下加工工藝: a、在有電路的ASIC正面光刻硅通孔(TSV)(第六光刻板)，用DRIE工藝蝕刻足夠深的溝槽，其深度為100-150微米，按照標(biāo)準(zhǔn)TSV工序?qū)喜圻M(jìn)行氧化物，金屬的填充《8》，以及CMP的磨平，對ASIC晶圓背面進(jìn)行磨削到100-150微米的厚度，再用CMP工藝磨平晶片表面(ASIC面的背面)； b、用濺射工藝生長一層金屬層《9》;對金屬《9》進(jìn)行光刻走線圖案制作(第七光刻板)以及濕法金屬蝕刻，用化學(xué)氣相沉積工藝長一層氧化物《10》，其厚度是金屬層《9》的5-6倍; C、進(jìn)一步的光刻氧化層圖案(第八光刻板)暴露金屬層《9》，為金屬層《11》作準(zhǔn)備，先用濺射工藝生長一層金屬層《11》，其厚度約為《9》的3-4倍，對金屬層《11》進(jìn)行光刻布線(第九光刻板)，使金屬層《11》與微機(jī)電器件晶圓《6》進(jìn)行金屬共熔鍵合； d、最后一步工序是光刻圖案制備以及用等離子體工藝蝕刻溝槽《12》(第十光刻板)； 4)MEMS晶圓和ASIC晶圓鍺/鋁，硅/鋁或者鍺/金、硅/金金屬共熔鍵合，該工藝在真空下進(jìn)行，最后的陀螺儀溝槽內(nèi)腔體的壓力不應(yīng)大于0.50-0.75Torr ； 到處為止，晶圓可以進(jìn)行劃片(wafer dicing)以及芯片級封裝(CSP_chip scalepackaging)。比如LGA或者QFN的封裝形式。本發(fā)明提出用晶圓級芯片規(guī)模封裝工藝(WLCSP)以及后續(xù)的倒焊封裝(Flip-Chip)； 5)晶圓級芯片規(guī)模封裝工藝(WLCSP) a、在鍵合好的晶圓的ASIC面形成一層聚酰亞胺(polyimide-PI)或環(huán)氧樹脂(Epoxy)《13》； b、用光刻工藝制備打開焊盤的圖案(第^光刻板);用派射工藝(Sputtering)生長一層金屬(Al或Cu)《14》； C、用光刻工藝制備重布線層(RDL)(第十二光刻板)；用干法或濕法蝕刻工藝制備金屬重布線層《14》； d、再形成一層聚酰亞胺(polyimide-PI)或環(huán)氧樹脂(Epoxy)《15》； e、用光刻工藝制備錫球BGA圖案(第十三光刻板)；最后形成UBM《16》以及BGA錫球《17》。
【文檔編號】B81B7/00GK103922267SQ201310009174
【公開日】2014年7月16日 申請日期:2013年1月10日 優(yōu)先權(quán)日:2013年1月10日
【發(fā)明者】韓華, 鄒波 申請人:深迪半導(dǎo)體(上海)有限公司