專利名稱：一種隧穿場效應(yīng)晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大集成電路(ULSI)中的場效應(yīng)晶體管邏輯器件與電路領(lǐng)域， 具體涉及一種結(jié)合金屬-氧化層-硅場效晶體管(MOSFET)的隧穿場效應(yīng)晶體管(TFET)及其制備方法。
背景技術(shù)：
在摩爾定律的驅(qū)動下，傳統(tǒng)MOSFET的特征尺寸不斷縮小，如今已經(jīng)到進(jìn)入納米尺度，隨之而來，器件的短溝道效應(yīng)等負(fù)面影響也愈加嚴(yán)重。漏致勢壘降低、帶帶隧穿等效應(yīng)使得器件關(guān)態(tài)漏泄電流不斷增大，同時，傳統(tǒng)MOSFET的亞閾值斜率受到熱電勢的限制無法隨著器件尺寸的縮小而同步減小，由此增加了器件功耗。功耗問題如今已經(jīng)成為限制器件等比例縮小的最嚴(yán)峻的問題。為了能將器件應(yīng)用在超低壓低功耗領(lǐng)域，采用新型導(dǎo)通機制而獲得超陡亞閾值斜率的器件結(jié)構(gòu)和工藝制備方法已經(jīng)成為小尺寸器件下大家關(guān)注的焦點。近些年來研究者們提出了一種可能的解決方案，就是采用隧穿場效應(yīng)晶體管(TFET)。TFET不同于傳統(tǒng) M0SFET，其源漏摻雜類型相反，利用柵極控制反向偏置的P-I-N結(jié)的帶帶隧穿實現(xiàn)導(dǎo)通，能突破傳統(tǒng)MOSFET亞閾值斜率60mV/dec的限制，并且其漏電流非常小。TFET具有低漏電流、 低亞閾值斜率、低工作電壓和低功耗等諸多優(yōu)異特性，但由于受源結(jié)隧穿幾率和隧穿面積的限制，TFET面臨著開態(tài)電流小的問題，遠(yuǎn)遠(yuǎn)比不上傳統(tǒng)MOSFET器件，極大限制了 TFET器件的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種結(jié)合MOSFET的隧穿場效應(yīng)晶體管及其制備方法。在與現(xiàn)有的CMOS工藝完全兼容的條件下，該結(jié)構(gòu)能顯著地提升TFET器件的導(dǎo)通電流，同時保持較好的亞閾特性。本發(fā)明的技術(shù)方案如下本發(fā)明隧穿場效應(yīng)晶體管包括一個控制柵，一個柵介質(zhì)層，一個半導(dǎo)體襯底，一個高摻雜源區(qū)和一個高摻雜漏區(qū)，高摻雜源區(qū)和高摻雜漏區(qū)分別位于控制柵的兩側(cè)，其特征在于，所述高摻雜源區(qū)由P+高摻雜區(qū)和N+高摻雜區(qū)兩部分組成。對于N型晶體管，P+高摻雜源區(qū)與控制柵相連，N+高摻雜源區(qū)與控制柵不相連，兩者有間距(間距小于耗盡層寬度， 視襯底濃度而定，典型值為1 μ m)，漏區(qū)為高摻雜N+ ；對于P型晶體管，N+高摻雜源區(qū)與控制柵相連，P+高摻雜源區(qū)與控制柵不相連，兩者有間距(間距小于耗盡層寬度，視襯底濃度而定，典型值為1 μ m)，漏區(qū)為高摻雜P+。上述隧穿場效應(yīng)晶體管的制備方法，包括以下步驟(1)在半導(dǎo)體襯底上通過淺槽隔離定義有源區(qū)；(2)生長柵介質(zhì)層；(3)淀積柵材料，接著光刻和刻蝕，形成控制柵圖形；
(4)光刻暴露出漏摻雜區(qū)和未與控制柵相連的源摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成相同摻雜類型的高摻雜漏區(qū)和高摻雜源區(qū)；(5)光刻暴露出與控制柵相連的源摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成另一種摻雜類型的高摻雜源區(qū)，然后快速高溫?zé)嵬嘶鸺せ顡诫s雜質(zhì)；(6)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的隧穿場效應(yīng)晶體管，如圖5所示。上述的制備方法中，所述步驟(1)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAS或其他II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體、絕緣體上的硅(SOI)或絕緣體上的鍺(GOI)。上述的制備方法中，所述步驟O)中的柵介質(zhì)層材料選自Si02、Si3N4和高K柵介質(zhì)材料。上述的制備方法中，所述步驟O)中的生長柵介質(zhì)層的方法選自下列方法之一 常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積和物理氣相淀積。上述的制備方法中，所述步驟(3)中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。本發(fā)明的技術(shù)效果如下一、在相同的有源區(qū)面積下，該器件能有效地將MOSFET的特點引入TFET。該結(jié)構(gòu)中，未與控制柵相連的源區(qū)連同漏區(qū)和相應(yīng)溝道構(gòu)成MOSFET結(jié)構(gòu)，該器件從而能得到遠(yuǎn)高于傳統(tǒng)TFET的導(dǎo)通電流；而與控制柵相連的相反摻雜類型的源區(qū)連同漏區(qū)和相應(yīng)溝道構(gòu)成TFET結(jié)構(gòu)，該器件從而能很好結(jié)合傳統(tǒng)TFET的低泄漏電流和低亞閾值泄漏的特點，具有較好的亞閾特性；二、在不增加工藝步驟的前提下，通過簡單的版圖設(shè)計(即MOSFET的源與柵有一定間隔，而TFET的源和柵相連)能自動調(diào)節(jié)兩者的閾值電壓，實現(xiàn)TFET比MOSFET先導(dǎo)通， 從而保證該器件的亞閾部分受TFET決定，從而能突破傳統(tǒng)MOSFET亞閾值斜率的極限；三、該器件制備工藝簡單，制備方法與傳統(tǒng)的MOSFET工藝完全兼容。簡而言之，該器件結(jié)構(gòu)采用不同摻雜類型的兩部分源區(qū)，結(jié)合MOSFET導(dǎo)通電流大的特征，提高了 TFET器件的性能且制備方法簡單。另外，巧妙地通過版圖的變化實現(xiàn)了該器件MOSFET和TFET部分的閾值調(diào)節(jié)，與現(xiàn)有的TFET相比，在同樣的工藝條件、同樣的有源區(qū)尺寸下該器件可以得到更高的導(dǎo)通電流，且能保持陡直的亞閾值斜率，有望在低功耗領(lǐng)域得到采用，有較高的實用價值。


圖1是半導(dǎo)體襯底上生長柵介質(zhì)層并淀積柵材料的工藝步驟示意圖；圖加是光刻并刻蝕后形成的控制柵的器件沿圖2b虛線方向的剖面圖，圖2b是相應(yīng)的器件俯視圖；圖3a是光刻暴露出漏區(qū)和未與控制柵相連的源區(qū)并離子注入形成高摻雜漏區(qū)和部分源區(qū)后的器件沿圖北虛線方向的剖面圖，圖北是相應(yīng)的器件俯視圖；圖如是光刻暴露出與控制柵相連的源區(qū)并離子注入形成相反類型的高摻雜源區(qū)后的器件沿圖4b虛線方向的剖面圖，圖4b是相應(yīng)的器件俯視圖5是本發(fā)明的結(jié)合MOSFET的隧穿場效應(yīng)晶體管的器件俯視圖；圖6a是本發(fā)明晶體管沿圖5中AA’方向的剖面圖；圖6b是本發(fā)明晶體管沿圖5中BB’方向的剖面圖；圖中1——半導(dǎo)體襯底2——柵介質(zhì)層3——柵4——光刻膠5——同類型摻雜的漏區(qū)和部分源區(qū) 6——相反類型摻雜的源區(qū)
具體實施例方式下面通過實例對本發(fā)明做進(jìn)一步說明。需要注意的是，公布實施例的目的在于幫助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附權(quán)利要求的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應(yīng)局限于實施例所公開的內(nèi)容，本發(fā)明要求保護(hù)的范圍以權(quán)利要求書界定的范圍為準(zhǔn)。本發(fā)明制備方法的一具體實例包括圖1至圖4b所示的工藝步驟1、在晶向為(100)的體硅硅片硅襯底1上采用淺槽隔離技術(shù)制作有源區(qū)隔離層， 襯底摻雜濃度為輕摻雜；然后熱生長一層?xùn)沤橘|(zhì)層2，柵介質(zhì)層為SiO2,厚度為1 5nm ；淀積柵材料3，柵材料為摻雜多晶硅層，厚度為150 300nm，如圖1所示。2、光刻出控制柵圖形，刻蝕柵材料3直到柵介質(zhì)層2，如圖2a、2b所示。3、光刻出未與控制柵相連的源區(qū)和漏區(qū)圖形，以光刻膠4為掩膜進(jìn)行P+離子注入，形成高摻雜P+源區(qū)和高摻雜漏區(qū)5，離子注入的能量為40keV，注入雜質(zhì)為BF2+,如圖 3a、3b所不。4、光刻出與控制柵相連的源區(qū)圖形，以光刻膠為掩膜進(jìn)行N+離子注入，形成高摻雜N+源區(qū)6，離子注入的能量為50keV，注入雜質(zhì)為As+，如圖4a、4b所示；進(jìn)行一次快速高溫退火，激活源漏摻雜的雜質(zhì)。5、最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的結(jié)合MOSFET的隧穿場效應(yīng)晶體管。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種隧穿場效應(yīng)晶體管，包括一個控制柵，一個柵介質(zhì)層，一個半導(dǎo)體襯底，一個高摻雜源區(qū)和一個高摻雜漏區(qū)，高摻雜源區(qū)和高摻雜漏區(qū)分別位于控制柵的兩側(cè)，其特征在于，所述高摻雜源區(qū)由P+高摻雜區(qū)和N+高摻雜區(qū)兩部分組成，其中，對于N型晶體管，P+高摻雜源區(qū)與控制柵相連，N+高摻雜源區(qū)與控制柵不相連，兩者有間距，對于P型晶體管，N+高摻雜源區(qū)與控制柵相連，P+高摻雜源區(qū)與控制柵不相連，兩者有間距。
2.如權(quán)利要求1所述的隧穿場效應(yīng)晶體管的制備方法，包括以下步驟1)在半導(dǎo)體襯底上通過淺槽隔離定義有源區(qū)；2)生長柵介質(zhì)層；3)淀積柵材料，接著光刻和刻蝕，形成控制柵圖形；4)光刻暴露出漏摻雜區(qū)和未與控制柵相連的源摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成相同摻雜類型的高摻雜漏區(qū)和高摻雜源區(qū)；5)光刻暴露出與控制柵相連的源摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成另一種摻雜類型的高摻雜源區(qū)，然后快速高溫?zé)嵬嘶鸺せ顡诫s雜質(zhì)；6)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的隧穿場效應(yīng)晶體管。
3.如權(quán)利要求2所述的方法，其特征在于，所述步驟1)中的半導(dǎo)體襯底材料選自Si、 Ge,SiGe,GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體、絕緣體上的硅或絕緣體上的鍺。
4.如權(quán)利要求2所述的方法，其特征在于，所述步驟2)中的柵介質(zhì)層材料選自Si02、 Si3N4和高K柵介質(zhì)材料。
5.如權(quán)利要求2所述的方法，其特征在于，所述步驟2)中的生長柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積和物理氣相淀積。
6.如權(quán)利要求2所述的方法，其特征在于，所述步驟幻中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。
全文摘要
本發(fā)明公開了一種隧穿場效應(yīng)晶體管及其制備方法，屬于場效應(yīng)晶體管邏輯器件與電路領(lǐng)域。該隧穿場效應(yīng)晶體管的高摻雜源區(qū)由P+高摻雜區(qū)和N+高摻雜區(qū)兩部分組成，并巧妙地通過版圖的變化實現(xiàn)了該器件MOSFET和TFET部分的閾值調(diào)節(jié)，提高了TFET器件的性能且制備方法簡單。與現(xiàn)有的TFET相比，在同樣的工藝條件、同樣的有源區(qū)尺寸下該器件可以得到更高的導(dǎo)通電流，且能保持陡直的亞閾值斜率，有望在低功耗領(lǐng)域得到采用，有較高的實用價值。
文檔編號H01L21/336GK102364690SQ20111034142
公開日2012年2月29日 申請日期2011年11月2日 優(yōu)先權(quán)日2011年11月2日
發(fā)明者王陽元, 詹瞻, 黃如, 黃芊芊 申請人:北京大學(xué)