專利名稱：場發(fā)射型電子源及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種場發(fā)射型的電子源及制造場發(fā)射型電子源的方法，該場發(fā)射型的電子源可以利用場發(fā)射現(xiàn)象發(fā)射電子束。
背景技術(shù)：
目前已知的一種使用納米晶體硅的電子設(shè)備是如圖17和18所示的場發(fā)射型的電子源(例如，日本專利公開號No.2987140和3112456)。
圖17所示的場發(fā)射型的電子源10’(下面簡稱為“電子源”)包括作為導(dǎo)電襯底的n型硅襯底1，由氧化多孔硅層構(gòu)成并在該n型硅襯底1的主表面?zhèn)刃纬傻膹妶銎茖?下面簡稱為“漂移層”)6，由金屬薄膜(例如金薄膜)構(gòu)成并在該漂移層6的前表面上形成的表面電極7，以及在該n型硅襯底1的背表面上形成的歐姆電極2。該n型硅襯底1和歐姆電極2一起作為低電極12。在圖17所示的電子源10’中，在n型硅襯底1和漂移層6之間插入未摻雜多晶硅層3，從而與漂移層6結(jié)合構(gòu)成電子傳輸部分。按照上述結(jié)構(gòu)，已知還有另一種電子源，該電子源的電子傳輸部分僅由漂移層6構(gòu)成，而在n型硅襯底1和漂移層6之間沒有插入任何多晶硅層3。
圖17所示的電子源10’根據(jù)例如下面的步驟發(fā)射電子。首先將集電極21布置在與表面電極7相對的位置。將該表面電極7和集電極21之間的空間保持為真空。然后在表面電極7和低電極12之間施加DC電壓Vps，從而使表面電極7的電勢高于低電極12的電勢。同時，在集電極21和表面電極7之間施加DC電壓Vc，從而使集電極21的電勢高于表面電極7的電勢?？梢詫⒃揇C電壓Vps設(shè)定為適當(dāng)?shù)闹?，從而使低電極12發(fā)射的電子進入漂移層6并圍繞該漂移層6漂移，然后穿過表面電極7射出(圖17中的虛線表示出穿過表面電極7發(fā)射出的電子e-的流向)。該表面電極7的厚度被設(shè)定在大約10到15nm的范圍內(nèi)。
圖17所示的電子源10’中的低電極12由n型硅襯底1和歐姆電極2構(gòu)成，但是如圖18所示的另一種常用電子源10″一樣，也可以用絕緣襯底11和在該絕緣襯底11的一個表面上形成的金屬薄膜的結(jié)合來替換上述低電極12，該絕緣襯底11由具有絕緣性能的玻璃襯底構(gòu)成。在圖18，與圖17中所示電子源10’相同的部件或元件由相同的附圖標記或編號來定義。該電子源10″按照與圖17所示的電子源10’相同的操作步驟來發(fā)射電子。穿過漂移層6前表面的電子為熱電子。因此，這種電子可以很容易穿過表面電極7并射入真空內(nèi)。
通常，在電子源10’和10″中，表面電極7和低電極12之間的電流被稱為“運載電流(diode current)Ips”，集電極21和表面電極7之間的電流被稱為“放射電流(放射電子電流)Ie”。隨著放射電流Ie與運載電流之間的比值(Ie/Ips)增加，電子源10’和10″中的電子發(fā)射效率[(Ie/Ips)×100(％)]也變大。即使施加在表面電極7和低電極12之間的DC電壓Vps被設(shè)定為10到20V范圍內(nèi)的低值，電子源10’和10″也能夠發(fā)射電子。該放射電流Ie隨著DC電壓Vps增大而增加。
可以利用例如下面的步驟制造圖18所示的電子源10″。如圖19A所示，首先通過濺射處理或任何其他適當(dāng)?shù)奶幚碓诮^緣襯底11的一個主表面(下稱為“前表面”)上形成低電極12。隨后，在400℃或更高的襯底溫度下，通過等離子CVD處理或任何其它適當(dāng)?shù)奶幚碓诘碗姌O12的前表面上形成未摻雜多晶硅層3。
然后，如圖19B所示，將該多晶硅層3陽極化為給定深度，從而形成多孔多晶硅層4’。該多孔多晶硅層4’包括多個多晶硅晶粒以及很多納米級的硅納米晶體。隨后，如圖19C所示，通過快速加熱處理或電化學(xué)氧化處理將該多孔多晶硅層4’氧化以形成漂移層6。然后，如圖19D所示，通過蒸鍍處理或任何其他適當(dāng)?shù)奶幚碓谄茖?的前表面上形成表面電極6。
如圖20所示，使用圖18所示的電子源10″作為例如顯示器的電子源。在圖20所示的顯示器中，在與電子源10″相對的位置上設(shè)置一個由平板形狀玻璃襯底構(gòu)成的熒光屏50。與該電子源10″相對的熒光屏50的表面由集電極(下稱“陽極”)21形成，該陽極由透明導(dǎo)電薄膜(例如ITO薄膜)構(gòu)成。與電子源10″相對的陽極21的表面具有以像素為單位形成的熒光材料以及由黑色材料制成并在熒光材料之間形成的塊狀條紋。響應(yīng)于電子源10″發(fā)出的電子，施加在與電子源10″相對的陽極21表面上的每個熒光材料可以發(fā)出可見光。電子源10″發(fā)射出的電子被施加到陽極21上的特定電壓加速，并以高能量電子的形式與熒光材料相撞。此處所使用的熒光材料可以分別顯示出可見顏色R(紅)、G(綠)和B(藍)。利用矩形框架(未示出)將熒光屏50與電子源10″分隔開來。將該熒光屏50和電子源10″之間形成的空間密封起來并保持為真空。
圖20所示的電子源10″包括由具有絕緣性能的玻璃襯底構(gòu)成的絕緣襯底11，在絕緣襯底11的一個表面上彼此平行排列的多個低電極12，分別與對應(yīng)低電極12重疊的多個多晶硅層30，以及多個漂移層6，每個漂移層6由被氧化的多孔多晶硅層構(gòu)成并且每個漂移層6被形成為重疊在對應(yīng)的多晶硅層上。電子源10″還包括多個隔離層16和多個表面電極7，所述隔離層16由多晶硅層構(gòu)成并且被布置成填充在相鄰漂移層6之間、相鄰多晶硅層3之間和相鄰低電極12之間的空間內(nèi)，所述表面電極7彼此平行地排列在漂移層6和隔離層16上，從而沿著與低電極12的縱向方向正交的方向在漂移層6和隔離層16上延伸。
在圖20所示的電子源10″中，漂移層6、多晶硅層3和隔離層16結(jié)合在一起作為電子傳輸部分5。如圖21所示，該電子傳輸部分5處于多個低電極12和多個表面電極7之間，所述多個低電極彼此平行地排列在絕緣襯底11的一個表面上，所述多個表面電極7彼此平行地排列在與絕緣襯底11的一個表面平行的平面上，并在與低電極12的縱向方向正交的方向上延伸。按照這種結(jié)構(gòu)，已知還有其它電子源，該電子源的電子傳輸部分5僅包括漂移層6和隔離層16，在漂移層6和低電極12之間沒有多晶硅層3。
在該電子源10″中，多個低電極12和多個表面電極7上與它們交叉點相對應(yīng)的區(qū)域?qū)⒃撈茖?的一部分夾在中間，所述多個低電極12彼此平行地排列在絕緣襯底11的一個表面上，所述多個表面電極7彼此平行地排列，并在與低電極12的縱向方向正交的方向上延伸。因此，通過適當(dāng)選擇一對目標表面電極7和低電極12，并在所選電極對之間施加特定電壓，可以在與所選擇的表面電極7和低電極12對之間的交叉點相對應(yīng)的區(qū)域中形成強電場，實現(xiàn)從該區(qū)域中發(fā)射出電子。即，在包括多個低電極12和多個表面電極7的矩陣(點陣)的交叉點處分別形成多個電子源元件10a，每個電子源元件10a包括低電極12、多晶硅層3、漂移層6和表面電極7。因此，通過向表面電極7和低電極12的對應(yīng)對上施加特定電壓，可以從任何希望的電子源元件10a中發(fā)射電子。該電子源元件10a按照與像素一對一的方式形成。
按照下面的過程準備圖20所示的電子源10″中的漂移層6。首先在絕緣襯底11的一個表面上形成多個低電極12。隨后在400℃或更高(例如400℃到600℃)的襯底溫度下，通過等離子CVD處理、低壓CVD處理或任何其他適當(dāng)?shù)奶幚?，在絕緣襯底11的一個表面的全部范圍上形成未摻雜多晶體硅3。然后，在包含氫氟酸溶液的電解液中將多晶硅層3重疊在低電極12上的部分陽極化，從而形成多個多晶硅層。每個多晶硅層包括多個多孔多晶硅微粒和很多納米級的硅納米晶體。隨后，通過快速加熱處理或電化學(xué)氧化處理將該多孔多晶硅層氧化以形成多個漂移層。每個漂移層6包括多個多晶硅微粒和很多納米級的硅納米晶體，其中每個多晶硅微粒和每個硅納米晶體都具有由氧化硅薄膜形成的表面。
如上所述，圖20所示的電子源10″的制造過程包括以下步驟在絕緣襯底11的前表面上形成低電極12，在絕緣襯底11前表面上的全部區(qū)域上形成未摻雜多晶硅3，將多晶硅層3重疊在低電極12上的部分陽極化，從而形成多個多孔多晶硅層，將這些多孔多晶硅層氧化以形成多個漂移層6。
就是說，在圖20所示的電子源10″的生產(chǎn)過程中，在低電極12上形成多晶硅層3的基礎(chǔ)上，才會形成漂移層6。在該過程中，如果在形成多晶硅層3期間產(chǎn)生了一些缺陷，例如針孔，則很可能導(dǎo)致漂移層6出現(xiàn)缺陷。這會造成施加在漂移層上的電場出現(xiàn)面內(nèi)不均勻性以及電子發(fā)射特性的面內(nèi)變化增加。相應(yīng)的，由于強電場強度使漂移層6的一部分加速劣化而導(dǎo)致顯示器出現(xiàn)亮度不均勻度增加以及縮短壽命等問題。另外，由于漂移層6的缺陷，圖20中所示的電子源10″會出現(xiàn)不同生產(chǎn)批次之間的電子發(fā)射性能差異增大的問題。
相似的，在圖18所示的電子源10″中，在形成多晶硅層3期間所產(chǎn)生的這種針孔類缺陷也會導(dǎo)致漂移層6出現(xiàn)缺陷。這會導(dǎo)致不同生產(chǎn)批次之間電子發(fā)射性能差異增加或具有更大面積的電子源的電子發(fā)射性能的面內(nèi)變化增加等問題。另外，由于強電場強度使漂移層6的一部分加速劣化，該電子源10″還會出現(xiàn)耐用性縮短的問題。
發(fā)明概述考慮到上面的問題，本發(fā)明的一個目的是提供一種電子源，與現(xiàn)有電子源相比，該電子源的電子發(fā)射性能的面內(nèi)變化減小，本發(fā)明還提供一種制作這種電子源的方法。
為了實現(xiàn)上述目的，根據(jù)本發(fā)明，提供一種電子源(場發(fā)射型電子源)，它包括絕緣襯底和在該絕緣襯底的一個表面(前表面)側(cè)上形成的電子源元件。該電子源元件具有低電極、表面電極和由多晶硅構(gòu)成的漂移層(強電場漂移層)。該漂移層位于低電極和表面電極之間。當(dāng)向低電極和表面電極施加特定電壓并使表面電極的電勢比低電極的電勢更高時所產(chǎn)生的電場、該強電場漂移層使電子經(jīng)此穿過。另外，在漂移層和低電極層之間提供一個緩沖層，該緩沖層的電阻大于多晶硅的電阻。
根據(jù)該電子源，可以使漂移層中以其它方式產(chǎn)生的缺陷最小化，從而使施加在漂移層上的電場實現(xiàn)面內(nèi)均勻。因此與傳統(tǒng)電子源相比，可以降低電子發(fā)射性能的面內(nèi)變化。
在本發(fā)明的電子源中，緩沖層包括非晶體層(或由其構(gòu)成)。在相對較低溫度下可以很容易形成該緩沖層。特別是，如果該非晶體層為非晶硅層，則可以通過經(jīng)常使用的半導(dǎo)體生產(chǎn)工藝來形成它。
在根據(jù)本發(fā)明的電子源中，在絕緣襯底前表面?zhèn)瓤梢孕纬珊芏嚯娮釉丛Ａ硗?，該絕緣襯底包括(或由其構(gòu)成)可以使紅外射線經(jīng)此通過的玻璃襯底。緩沖層包括一部分薄膜(或由其構(gòu)成)，該薄膜由能夠吸收紅外射線的材料制成，并且在形成強電場漂移層之前就覆蓋絕緣襯底前表面的該側(cè)的整個面積。根據(jù)該電子源，當(dāng)從與該前表面相對的另一表面(背表面)側(cè)加熱該絕緣襯底以形成漂移層時，不論低電極的圖案如何，該前表面?zhèn)壬系臏囟确植级际蔷鶆虻?。另外，與作為緩沖層的薄膜僅在與低電極重疊的區(qū)域中形成的電子源相比，該漂移層屬性的面內(nèi)變化可以被最小化，從而減少了電子發(fā)射性能的面內(nèi)變化。
在本發(fā)明的一個特定實施例中，電子源的強電場漂移層可包括陽極化后的多孔多晶硅(或由其構(gòu)成)。另外，該強電場漂移層可包括多個柱狀半導(dǎo)體晶體和很多納米級的半導(dǎo)體納米晶體，每個柱狀半導(dǎo)體晶體沿著低電極的厚度方向形成，這些半導(dǎo)體納米晶體位于半導(dǎo)體晶體之間并且每個都具有由絕緣薄膜形成的表面，該絕緣薄膜的厚度小于半導(dǎo)體納米晶體的微粒尺寸。根據(jù)該電子源，可以降低電子發(fā)射期間對真空的依賴性。另外，通過柱狀半導(dǎo)體晶體可以將漂移層所產(chǎn)生的熱量的一部分散發(fā)出去。因此，該電子源可以穩(wěn)定地發(fā)射電子，而在電子發(fā)射期間不會出現(xiàn)間歇現(xiàn)象。
本發(fā)明還提供了一種制造上述電子源的方法。該方法包括在絕緣襯底前表面?zhèn)壬闲纬傻碗姌O，然后在形成強電場漂移層之前在該低電極上形成緩沖層。
與直接在低電極上形成漂移層的制造方法相比，該制造方法可以將該漂移層中以另外的方式產(chǎn)生的缺陷最小化，從而提高漂移層的屬性。因此，該方法提供了一種電子源，該電子源的電子發(fā)射性能的面內(nèi)變化很小。另外，該方法可以減小不同生產(chǎn)批次之間電子發(fā)射性能的差異。
另外，本發(fā)明提供了一種制造上述特定實施例所述電子源的方法。該制造方法包括在絕緣襯底的前表面?zhèn)壬闲纬傻碗姌O的低電極形成步驟，在低電極形成步驟之后在絕緣襯底的前表面?zhèn)壬闲纬删彌_層的第一薄膜形成步驟，在緩沖層的表面上形成多晶半導(dǎo)體層的第二薄膜形成步驟，通過陽極化工藝使多晶半導(dǎo)體層的至少一部分納米結(jié)晶化以形成半導(dǎo)體納米晶體的納米結(jié)晶步驟，以及在各半導(dǎo)體納米晶體的表面上形成絕緣薄膜的絕緣薄膜形成步驟。與直接在低電極上形成多晶半導(dǎo)體層的傳統(tǒng)方法相比，根據(jù)該制造方法可以使多晶硅層中以另外方式產(chǎn)生的缺陷最小化。
在上述生產(chǎn)方法中，在不使緩沖層表面暴露給空氣的情況下，可以在第一薄膜形成步驟之后執(zhí)行第二薄膜形成步驟。該方法可以防止在緩沖層和多晶半導(dǎo)體層之間形成由氧化膜構(gòu)成的隔離層，從而避免由于該隔離層導(dǎo)致電子發(fā)射性能劣化。
在上述生產(chǎn)方法中，第一和第二薄膜形成步驟中都可以使用等離子CVD工藝作為薄膜形成工藝。在這種情況下，當(dāng)?shù)谝槐∧ば纬刹襟E轉(zhuǎn)到第二薄膜形成步驟時，用于等離子CVD工藝的輸出功率或輸出壓力從用于形成緩沖層的第一條件轉(zhuǎn)變?yōu)橛糜谛纬啥嗑О雽?dǎo)體層的第二條件。與工藝參數(shù)包括輸出功率或輸出壓力的傳統(tǒng)方法相比，該方法可以簡化薄膜形成工藝。
在上述生產(chǎn)方法中，在第一和第二薄膜形成步驟中，都可以使用等離子CVD處理或催化CVD工藝作為薄膜形成工藝。在這種情況下，當(dāng)從第一薄膜形成步驟轉(zhuǎn)到第二薄膜形成步驟時，用于等離子CVD工藝或催化CVD工藝的分壓比或源氣體種類都會從用于形成緩沖層的第一條件轉(zhuǎn)變?yōu)橛糜谛纬啥嗑О雽?dǎo)體層的第二條件。與工藝參數(shù)包括分壓比或源氣體種類的傳統(tǒng)方法相比，本方法可以簡化薄膜形成工藝。
根據(jù)本發(fā)明的生產(chǎn)方法在第一和第二薄膜形成步驟之間還包括一預(yù)生長處理步驟，該步驟用于對緩沖層的表面進行處理從而在第二薄膜形成步驟的初始階段促進晶核生長。當(dāng)在第二薄膜形成步驟中形成了多晶半導(dǎo)體層時，該方法可以促進晶體生長，從而提高了電子發(fā)射性能和電子源的壽命。
另外，該預(yù)生長處理步驟還可以對緩沖層的表面進行等離子處理。當(dāng)在第二薄膜形成步驟中使用了利用等離子的薄膜形成裝置，例如等離子CVD裝置時，可以在用于執(zhí)行第二薄膜形成步驟的腔室中執(zhí)行預(yù)生長處理步驟。因此，可以連續(xù)執(zhí)行該預(yù)生長處理步驟和第二薄膜形成步驟從而減少處理時間。
該預(yù)生長處理步驟可以對緩沖層的表面進行氫等離子處理。在這種情況下，第二薄膜形成步驟包括通過利用至少包括硅烷基氣體的源氣體執(zhí)行等離子CVD處理，形成多晶硅層以作為多晶半導(dǎo)體層的步驟?？梢栽谟糜趫?zhí)行第二薄膜形成步驟的腔室中執(zhí)行該預(yù)生長處理步驟。因此，可以連續(xù)執(zhí)行該預(yù)生長處理步驟和第二薄膜形成步驟從而減少處理時間。當(dāng)在第二薄膜形成步驟中使用包括硅烷基氣體和氫氣的源氣體時，可以通過使用氫氣作為源氣體中的一種來執(zhí)行預(yù)生長處理步驟，可以通過用于氫氣的管子將該氫氣導(dǎo)入腔室中。這樣可以不需要對用于等離子CVD處理的裝置進行特別改進。
可供選擇地，該預(yù)生長處理步驟可以是對緩沖層的表面進行氬等離子處理的步驟。當(dāng)在第二薄膜形成步驟中使用了利用等離子的薄膜形成裝置，例如等離子CVD裝置時，可以在用于執(zhí)行第二薄膜形成步驟的腔室中執(zhí)行預(yù)生長處理步驟。因此，可以連續(xù)執(zhí)行該預(yù)生長處理步驟和第二薄膜形成步驟從而減少處理時間并促進多晶半導(dǎo)體層中的結(jié)晶。
可供選擇地，該預(yù)生長處理步驟可以在緩沖層表面上形成一個包括多個硅納米晶體的層的步驟。該預(yù)生長處理可以在不需要任何等離子處理的情況下，促進多晶半導(dǎo)體層中的結(jié)晶。


從下面的附圖和實施例詳細說明中可以很明顯看出本發(fā)明的其他特征和優(yōu)點。在這些附圖中，相同的部件或元件由相同的參考數(shù)字或標記來表示。
圖1示出根據(jù)本發(fā)明一個實施例的電子源(場發(fā)射型電子源)的局部透視圖；圖2示出圖1所示電子源的示意性局部放大截面圖；圖3示出圖1所示電子源的工作的說明性示意圖；圖4示出使用了圖1所示電子源的圖像顯示單元的示意性局部方塊圖；圖5示出圖1所示電子源的驅(qū)動方法的說明性示意圖；圖6A到6D示出根據(jù)用于本發(fā)明電子源的制造方法所生產(chǎn)出的中間和最終產(chǎn)品的示意性截面圖；圖7示出本發(fā)明電子源的工作的說明性示意圖；圖8示出本發(fā)明電子源的電子發(fā)射性能的圖表；圖9示出作為比較例子的電子源的電子發(fā)射性能的圖表；圖10A示出使用作為比較例子的電子源的顯示單元的亮度圖案；圖10B示出使用根據(jù)本發(fā)明電子源的顯示單元的亮度圖案；圖11示出根據(jù)本發(fā)明的另一種電子源的電子發(fā)射性能的圖表；圖12示出作為比較例的另一種電子源的電子發(fā)射性能的圖表；圖13示出根據(jù)本發(fā)明另一電子源的電子發(fā)射性能的圖表圖14示出作為比較例的另一電子源的電子發(fā)射性能的圖表；
圖15示出根據(jù)本發(fā)明電子源的制造方法的說明性示意圖；圖16示出用于比較的電子源的制造方法的說明性示意圖；圖17示出傳統(tǒng)電子源的工作的說明性示意圖；圖18示出另一傳統(tǒng)電子源的操作的說明性示意圖；圖19A到19D示出在傳統(tǒng)電子源的制造方法中生產(chǎn)出的中間和最終產(chǎn)品的示意性截面圖；圖20示出使用圖17所示電子源的顯示器的示意性透視圖；圖21示出圖20中所示顯示器的電子源的示意性透視圖。
實現(xiàn)本發(fā)明的最佳模式本申請基于在先日本專利申請No.2002-381944并請求將其作為優(yōu)先權(quán)，該日本在先申請的全部內(nèi)容都將通過引用結(jié)合在本申請中。
下面將參照附圖詳細說明本發(fā)明的實施例。
如圖1所示，根據(jù)本實施例的電子源(場發(fā)射型電子源)10包括絕緣襯底11，它由具有絕緣性能的玻璃襯底構(gòu)成；多個低電極12，它們在絕緣襯底11的一個主要部分(前表面)的側(cè)部彼此平行排列；多個表面電極7，它們在與絕緣襯底11的前表面平行的平面上彼此平行地排列，從而沿著與低電極12正交的方向延伸；以及設(shè)置在絕緣襯底11的前表面?zhèn)炔可系碾娮觽鬏敳糠?。電子傳輸部分包括多個緩沖層14，它們由未摻雜非晶硅層構(gòu)成并且都形成為與對應(yīng)的低電極12重疊；多個多晶硅層3，它們都形成為重疊在對應(yīng)的緩沖層14上；多個漂移層(強電場漂移層)6，它們都形成為重疊在對應(yīng)的多晶硅層3上；和多個隔離層16。隔離層16被布置成填充在相鄰漂移層6之間、相鄰多晶硅層3之間和相鄰未摻雜非晶硅層之間的各自空間內(nèi)，該未摻雜非晶硅層形成緩沖層14。各隔離層16由與多晶硅層3一起形成的未摻雜多晶硅層和與緩沖層14一起形成的未摻雜非晶硅層構(gòu)成。
通過在由金屬(例如W、Mo、Cr、Ti、Ta、Ni、Al、Cu或Pt、及其合金等金屬或例如硅化物等金屬間化合物)制成的單層薄膜上制作布線圖案可以形成低電極12?？晒┻x擇地，通過在金屬制成的多層薄膜上制作圖案也可以形成低電極12。每個低電極12的厚度大約為250-300nm。
表面電極7由具有較小功函的金屬(例如金)制成。但是，表面電極7的材料并不局限于金。各表面電極7也可以是單層或多層結(jié)構(gòu)中的一種。表面電極7的厚度可以被設(shè)定為可以使電子從漂移層6穿過該表面電極的任何適當(dāng)值，例如大約10-15nm。低電極12和表面電極7都被形成為條形形狀。各表面電極7與低電極12部分相對。各低電極12的縱向相對端部處均形成有襯墊28。各表面電極7的縱向相對端部處均形成有襯墊27。
如圖20所示的傳統(tǒng)電子源10″，在根據(jù)本實施例的電子源10中，通過對應(yīng)于多個低電極12和多個表面電極7之間的交叉點的區(qū)域?qū)⒃撈茖?的一部分夾在中間，所述多個低電極12彼此平行地排列在絕緣襯底11的前表面的一側(cè)上，所述多個表面電極7彼此平行地排列，并在與低電極12的縱向方向正交的方向上延伸。因此，可以適當(dāng)選擇一對目標表面電極7和低電極12，并在所選電極對之間施加特定電壓，從而在與所選擇的表面電極7和低電極12對之間的交叉點相對應(yīng)的區(qū)域中形成強電場，實現(xiàn)從該區(qū)域中發(fā)射出電子。即，在包括多個低電極12和多個表面電極7的矩陣(點陣)的多個交叉點處分別形成多個電子源元件10a，每個電子源元件10a包括低電極12、緩沖層14、多晶硅層3、漂移層6和表面電極7。因此，通過向表面電極7和低電極12的對應(yīng)對上施加特定電壓，可以從任何希望的電子源元件10a中發(fā)射電子。這樣，各表面電極7就不再需要被形成為條形形狀。例如，可以將表面電極形成為僅覆蓋與電子源元件10a對應(yīng)的區(qū)域，并利用具有低電阻的總線電極將表面電極7彼此電連接，其中上述表面電極沿與低電極12的縱向方向正交的方向排列。
漂移層6是通過下面將要描述的納米結(jié)晶和氧化處理來形成的。如圖2所示，各漂移層6包括多個柱狀多晶硅微粒(半導(dǎo)體晶體)51和很多納米級的硅納米晶體(半導(dǎo)體納米晶體)63，每個柱狀多晶硅微粒51從低電極12的前表面?zhèn)绕叫醒由觳⑶揖哂杏裳趸璞∧?2形成的表面，納米級的硅納米晶體63位于微粒51之間并且每個都具有由氧化硅薄膜(絕緣薄膜)64形成的表面，該氧化硅薄膜64的厚度小于半導(dǎo)體納米晶體的微粒尺寸。各微粒51沿著低電極12的厚度方向延伸(或沿著絕緣襯底11的厚度方向延伸)。
本實施例中的電子源元件10a根據(jù)例如下面的步驟發(fā)射電子。如圖3所示，首先將集電極21布置在與表面電極7相對的位置。將該表面電極7和集電極21之間的空間保持在真空中。然后從驅(qū)動電源Va向表面電極7和低電極12之間施加DC電壓，從而使表面電極7的電勢高于低電極12的電勢。同時，在集電極21和表面電極7之間施加DC電壓Vc，從而使集電極21的電勢高于表面電極7的電勢?？梢詫⒃揇C電壓Vps設(shè)定為適當(dāng)?shù)闹?，從而使低電極12發(fā)射的電子進入漂移層6并圍繞該漂移層6漂移，然后穿過表面電極7射出。
上述電子源元件10a中的電子發(fā)射可能是基于下面的模式實現(xiàn)的。
從驅(qū)動電源Va向表面電極7和低電極12之間施加驅(qū)動電壓，從而向表面電極7提供更高的電勢。通過該操作，實現(xiàn)從低電極12向漂移層6發(fā)射電子e-。同時施加在漂移層6上的電場主要作用于氧化硅薄膜64上。因此，通過作用于氧化硅薄膜64上的強電場可以使電子e-加速進入漂移層6。在按照圖3中的箭頭方向漂移之后，電子e-穿過表面電極7并射入真空空間。在該漂移層中，從低電極12射出的電子e-幾乎不會被硅納米晶體63散射。因此，利用施加在氧化硅薄膜64上的電場加速的電子可以漂移并穿過表面電極7射出。另外，通過微粒51可以釋放漂移層6中產(chǎn)生的熱量。因此，在電子發(fā)射期間，可以在不發(fā)生跳躍現(xiàn)象(hopingphenomenon)的情況下發(fā)射電子。進入漂移層6的前表面中的電子被認為是熱電子。因此電子可以很容易穿過表面電極7并射入真空空間。
在根據(jù)本實施例的電子源10中，使用GS77(SaintGobain Co.生產(chǎn)的玻璃襯底的商標名)作為絕緣襯底11(玻璃襯底)，該GS77是一種可用于PDP的高應(yīng)變點玻璃襯底。在這種情況下，絕緣襯底11的溫度膨脹系數(shù)大于硅的溫度膨脹系數(shù)。因此，在低電極12和絕緣襯底11之間插入由未摻雜多晶硅層構(gòu)成的抗剝離層13，以防止電子傳輸部分5從低電極12上剝離。
根據(jù)本實施例所述的電子源10用于例如彩色圖像顯示單元中。在這種情況下，利用圖4所示的驅(qū)動電路來驅(qū)動電子源10。該驅(qū)動電路30包括X控制器33，用于控制屬于由多個表面電極7構(gòu)成的多個X電極組中的每一個X電極組的表面電極7的電勢；Y控制器34，用于控制屬于由多個低電極12構(gòu)成的多個Y電極組中的每一個Y電極組的低電極12的電勢；信號處理器31，用于將輸入圖像信號轉(zhuǎn)換為用于驅(qū)動電子源10且具有矩陣結(jié)構(gòu)的驅(qū)動信號；和偏置(或驅(qū)動)信號控制器32，用于根據(jù)信號處理器31所轉(zhuǎn)換出的驅(qū)動信號而向X控制器33和Y控制器34發(fā)出指令。與圖20所示的傳統(tǒng)電子源10″一樣，電子源元件10a與像素一對一對應(yīng)的形成，所述像素處于玻璃面板50(參見圖20)中并被排列在與電子源10相對的位置上，所述像素分別由表現(xiàn)出R、G和B顏色的熒光材料構(gòu)成。
如圖5所示，在用于驅(qū)動根據(jù)本實施例電子源10的驅(qū)動電路30中，在所選擇的電子源元件10a的表面電極7和低電極12之間施加單脈沖正向偏壓的電壓V1。隨后，在相同電子源元件10a的表面電極7和低電極12之間施加單脈沖反向偏壓的電壓V2。為此，在驅(qū)動電路30中提供控制反向偏置電壓的反向偏置控制器35。該反向偏置控制器35可以操作成檢測流經(jīng)上述電子源元件10a的反向電流。然后，反向偏置控制器35操作成控制在表面電極7和低電極12之間施加反向偏置電壓，從而使反向偏置電壓屬于指定范圍內(nèi)(例如，將其穩(wěn)定為由電子源元件10a驅(qū)動開始時的反向電流值所限定的特定電流值)。
參照圖6A到6D，下面將說明該電子源的制造方法。圖6A到6D均示出了對應(yīng)于一個電子源元件10a的垂直部分。
為了形成抗剝離層13，首先在給定處理溫度(例如450℃)下通過等離子CVD處理在具有給定厚度(例如2.8mm)的絕緣襯底11的前表面上形成具有給定厚度(例如100nm)的未摻雜多晶硅層。隨后，為了形成低電極12，通過濺射處理在多晶硅層上形成具有給定厚度(例如，250nm)的金屬薄膜(例如鎢薄膜)。然后，在該金屬薄膜商提供光致抗蝕材料以形成光致抗蝕層。隨后，為了留下與低電極12對應(yīng)的金屬薄膜區(qū)域，利用平板印刷技術(shù)對光致抗蝕層制作圖案。然后，使用該制作圖案的光致抗蝕層作為掩膜，通過反應(yīng)離子蝕刻處理使金屬薄膜和多晶硅層形成圖案。通過上述步驟，可以形成多個低電極12和多個抗剝離層13，其中每個低電極12由金屬薄膜的一部分構(gòu)成，每個抗剝離層13由多晶硅層的一部分構(gòu)成(低電極形成步驟)。
在去除光致抗蝕層后，通過等離子CVD處理形成具有給定厚度(例如80nm)且用作緩沖層14的非晶硅層，使其覆蓋該絕緣襯底11的上述一個表面或前表面的側(cè)部上的全部面積(第一薄膜形成步驟)。隨后，在給定處理溫度(例如450℃)下通過等離子CVD處理在緩沖層14上形成具有給定厚度(例如1.5um)的未摻雜多晶硅層3(半導(dǎo)體層)(第二薄膜形成步驟)。通過上述步驟，可以獲得具有如圖6A所示結(jié)構(gòu)的中間產(chǎn)品。
在形成未摻雜多晶硅層3之后，對圖6A所示的中間產(chǎn)品進行納米結(jié)晶處理(納米結(jié)晶步驟)。通過該步驟，在將要形成為漂移層6的區(qū)域中形成復(fù)合納米晶體層(下稱為“第一復(fù)合納米晶體層”)，該復(fù)合納米晶體層由包括很多微粒51(參見圖2)和很多硅納米晶體63(參見圖2)的混合物的多晶硅構(gòu)成。最終，獲得具有圖6B所示的結(jié)構(gòu)的中間產(chǎn)品。
納米結(jié)晶處理是使用通過將55wt％的氟化氫溶液和酒精按照1∶1的混合比混合制備的電解液來執(zhí)行的。將圖6A所示的中間產(chǎn)品浸入該電解液中同時使用作陽極的低電極12和用作陰極的鉑電極位于多晶硅層3的兩側(cè)。然后，在給定的時間周期內(nèi)(例如10秒)向陽極和陰極之間提供恒定電流(例如，具有12mA/cm2的電流強度的電流)，同時利用由500W鎢燈構(gòu)成的光源所發(fā)出的光照射多晶硅層3的主表面。通過該步驟，在多晶硅層3與低電極12重疊的各區(qū)域中形成包括微粒51和硅納米晶體63的第一復(fù)合納米晶體層。
在完成納米結(jié)晶處理之后，對圖6B所示的中間產(chǎn)品進行氧化處理(絕緣薄膜形成步驟)從而將第一復(fù)合納米晶體層4氧化。通過該步驟，在多晶硅層3與低電極12重疊的各區(qū)域中形成漂移層6，該漂移層6由具有如圖2所示結(jié)構(gòu)的復(fù)合納米晶體層(下稱“第二復(fù)合納米晶體層”)構(gòu)成。因此，可以得到具有圖6C所示結(jié)構(gòu)的中間產(chǎn)品。
該氧化處理是使用通過在乙二醇(有機溶劑)中溶解0.04mol/l的硝酸鉀(溶解物質(zhì))而制備的電解液來執(zhí)行的。將圖6C所示的中間產(chǎn)品浸入該電解液中，同時使用作陽極的低電極12和用作陰極的鉑電極位于第一復(fù)合納米晶體層4的兩側(cè)。然后，向陽極和陰極之間提供恒定電流(例如，具有0.1mA/cm2的電流強度的電流)，直到陽極和陰極之間的電壓增加到20V，以采樣電化學(xué)的方式氧化該第一復(fù)合納米晶體層4。通過該步驟，可以形成由第二復(fù)合納米晶體層構(gòu)成的漂移層6，該第二復(fù)合納米晶體層包括覆蓋有氧化硅薄膜52的微粒51和覆蓋有氧化硅薄膜53的硅納米晶體63。在多晶硅層3中，填充在相鄰漂移層6之間的各部分作為隔離層16。
在本實施例中，通過納米結(jié)晶處理形成的各第一復(fù)合納米晶體層4中除了微粒51和硅納米晶體63以外的區(qū)域被形成為由非晶硅構(gòu)成的非晶區(qū)域。各漂移層6中除了具有氧化硅薄膜52的微粒51和具有氧化硅薄膜64的硅納米晶體63以外的區(qū)域被形成為由非晶硅或部分氧化后的非晶硅構(gòu)成的非晶區(qū)域65。另外，根據(jù)納米結(jié)晶處理條件，可以將非晶區(qū)域65形成為孔隙。在這種情況下，各第一復(fù)合納米晶體層4與多孔非晶硅層4’(見圖19)具有相同的結(jié)構(gòu)。
在形成漂移層6和隔離層16之后，通過蒸鍍處理形成由金薄膜形成的表面電極7。通過該步驟，可以得到如圖6D所示的電子源10。
該電子源10(電子源元件10a)在漂移層6和低電極12之間插入了緩沖層14。因此，可以使漂移層6中產(chǎn)生的缺陷最小化，從而與傳統(tǒng)電子源相比使施加在漂移層6上的電場實現(xiàn)改進的面內(nèi)均勻，并且可以降低電子發(fā)射性能的面內(nèi)變化。特別是，根據(jù)上述生產(chǎn)方法，與低電極12上沒有緩沖層14的傳統(tǒng)電子源相比，可以降低將形成為漂移層6的未摻雜多晶硅層3中產(chǎn)生缺陷的危險。很自然的結(jié)果是，也可以降低漂移層6中產(chǎn)生缺陷的危險，從而使漂移層的性能提高。因此，與傳統(tǒng)電子源相比，該方法可以提供電子發(fā)射性能的面內(nèi)變化更小的電子源。另外，該方法可以使不同生產(chǎn)批次之間的電子源10的電子發(fā)射性能變化降低。
上述實施例使用例如非晶硅層的非晶層作為緩沖層14。但是，該非晶層通常比例如多晶硅層等多晶層具有更高的電阻。因此，隨著緩沖層14的厚度增加，該緩沖層14的電阻也增加，從而導(dǎo)致電子源的性能惡化。因此，緩沖層14的厚度應(yīng)當(dāng)更薄一些。特別是，通過將緩沖層14的厚度設(shè)定為等于或小于將要插入到緩沖層14和漂移層6之間的多晶硅層3的厚度，可以抑制緩沖層14的電阻所造成的任何不利影響。
下面將根據(jù)電子源10的電子發(fā)射性能來說明一個特定例子(下稱“例子1”)，在該電子源10中，緩沖層14的厚度為80nm，表面電極7和低電極12的數(shù)目均為四。為了便于說明，如圖7所示，假設(shè)該四個表面電極7也分別用作行選擇電極X1、X2、X3和X4，而且該四個低電極也分別用作列選擇電極Y1、Y2、Y3和Y4。在如圖5所示的條件下驅(qū)動該電子源元件10a，其中正向偏置電壓V1為18V，脈沖寬度H1為5ms，反向偏置電壓V2為-10V，脈沖寬度H2為5ms。
圖8示出作為發(fā)明例子1的電子源10的電子發(fā)射性能。圖9示出作為一個比較例子(下稱為“比較例子1”)，不具有緩沖層4的電子源10的電子發(fā)射性能。在圖8和9中，水平和垂直軸分別表示驅(qū)動電壓(偏置電壓)和電流強度。在圖8和9中，垂直軸上具有較高值的四種標記(圖形)均表示陽極電流Ips(見圖3)的電流強度，垂直軸上具有較低值的四種類型標記(圖形)均表示發(fā)射電流Ie(見圖3)的電流強度。由標記“○”表示的線A示出與列選擇電極Y1相關(guān)關(guān)的四個電子源元件10a的性能。由標記“□”表示的線B示出與列選擇電極Y2相關(guān)的四個電子源元件10a的性能。由標記“△”表示的線C示出與列選擇電極Y3相關(guān)的四個電子源元件10a的性能。由標記“_”表示的線D示出與列選擇電極Y4相關(guān)的四個電子源元件10a的性能。從圖8和9可以看出，被設(shè)定為80nm的緩沖層厚度對于I-V性能沒有不利影響。
圖10A和10B示出熒光板的熒光材料層的亮度圖案(電子發(fā)射性能)的測量結(jié)果，其中該熒光屏被布置在與電子源10相對的位置處，在與電子源10相對的熒光板的表面上形成熒光材料層。圖10A示出一顯示單元的亮度圖案，該顯示單元使用了不具有緩沖層14的比較例1的電子源。圖10B示出一顯示單元的亮度圖案，該顯示單元使用了具有緩沖層14的發(fā)明例子1的電子源10。從圖10A和10B之間的比較可以看出，具有緩沖層14的發(fā)明例子1的亮度面內(nèi)變化比不具有緩沖層14的比較例子1要小。該亮度取決于發(fā)射電流Ie的水平。因此，可以證明具有緩沖層14的發(fā)明例子1的發(fā)射電流Ie的面內(nèi)變化比不具有緩沖層14的比較例子1更小。另外，該結(jié)果表明將緩沖層14的厚度設(shè)定為100nm可以充分提高電子發(fā)射性能的面內(nèi)均勻度。因此，最好將該緩沖層14的厚度設(shè)定在100-200nm之間。
在該電子源的上述生產(chǎn)方法中，使用等離子CVD處理作為形成緩沖層14的步驟(第一薄膜形成步驟)中的薄膜形成處理。該等離子CVD處理還可被用作形成未摻雜多晶硅層3(第二薄膜形成步驟)的步驟中的薄膜形成處理。因此，在使用單獨或公共的等離子CVD裝置可以執(zhí)行第一和第二薄膜形成步驟。在這種情況下，在第一薄膜形成步驟完成之后，可以在不將緩沖層14的表面暴露給外界的情況下，執(zhí)行第二薄膜形成步驟。因此，可以消除需要在緩沖層14和多晶硅層3之間形成氧化薄膜或隔離層的風(fēng)險，從而防止隔離層的電阻對電子發(fā)射性能造成不利影響。另外，在公共的腔室中可以連續(xù)執(zhí)行第一和第二薄膜形成步驟，從而減少了處理時間。
在第一和第二薄膜形成步驟中所使用的等離子CVD處理的處理參數(shù)包括輸出功率、輸出壓力、源氣體的分壓比、源氣體的類型、源氣體的流量、以及襯底溫度。在上述實施例中，將在第一薄膜形成步驟中形成的緩沖層14為非晶硅層，將在第二薄膜形成步驟中形成的多晶半導(dǎo)體層為未摻雜多晶硅層3。因此，當(dāng)從第一薄膜形成步驟轉(zhuǎn)到第二薄膜形成步驟時，輸出功率會從用于形成緩沖層14的第一條件(例如400W)變?yōu)橛糜谛纬啥嗑Ч鑼?的第二條件(例如1.8kW)，從而與改變很多處理參數(shù)的技術(shù)相比簡化了處理過程。
相似的，當(dāng)從第一薄膜形成步驟轉(zhuǎn)到第二薄膜形成步驟時，輸出壓力會從用于形成緩沖層14的第一條件(例如6.7Pa)變?yōu)橛糜谛纬啥嗑Ч鑼?的第二條件(例如6.7Pa)，以簡化需要改變很多參數(shù)的技術(shù)的處理，從而提供了與需要改變很多處理參數(shù)的技術(shù)相比更為簡化的處理。當(dāng)從第一薄膜形成步驟轉(zhuǎn)到第二薄膜形成步驟時，作為源氣體的硅烷基氣體(例如SiH4氣體)與H2氣體的分壓比會從用于形成緩沖層14的第一條件(例如SiH4∶H2＝1∶0)變?yōu)橛糜谛纬啥嗑Ч鑼?的第二條件(例如SiH4∶H2＝1∶10)，以與改變多個參數(shù)的技術(shù)相比簡化了處理過程，從而與需要改變很多處理參數(shù)的技術(shù)相比提供了更為簡化的處理過程。當(dāng)?shù)谝槐∧ば纬刹襟E轉(zhuǎn)到第二薄膜形成步驟時，與同為源氣體的H2氣體相配合的源氣體種類將從用于形成緩沖層14的第一條件(例如SiH4氣體與N2氣體的混合物)變?yōu)橛糜谛纬啥嗑Ч鑼?的第二條件(例如SiH4氣體與Ar氣體的混合物)，以與改變多個參數(shù)的技術(shù)相比簡化了處理過程，從而與需要改變很多處理參數(shù)的技術(shù)相比提供了更為簡化的處理過程。應(yīng)當(dāng)理解當(dāng)?shù)谝槐∧ば纬刹襟E轉(zhuǎn)為第二薄膜形成步驟時，很多處理參數(shù)都會改變。
可供選擇地，可以使用催化CVD處理作為第一和第二薄膜形成步驟中的薄膜形成處理。在這種情況下，當(dāng)?shù)谝槐∧ば纬刹襟E轉(zhuǎn)為第二薄膜形成步驟時，多個處理參數(shù)中的一個(例如分壓比或源氣體類型)會改變，或者很多處理參數(shù)會改變。
在第一和第二薄膜形成步驟之間，上述制造方法還包括預(yù)生長處理步驟，用于對緩沖層14的表面進行處理從而促進在第二薄膜形成步驟的初始階段生成晶核。當(dāng)在第二薄膜形成步驟中形成多晶硅層時，該方法可以促進多晶硅層3中的晶體生長，從而提高薄膜質(zhì)量，進而提高電子源10的電子發(fā)射性能和壽命?？梢允褂脤彌_層14的表面進行等離子處理的步驟作為預(yù)生長處理步驟。另外，可以使用單獨或公共的等離子CVD裝置執(zhí)行預(yù)生長處理步驟和第二薄膜形成步驟(或者在相同的腔室中執(zhí)行)。在這種情況下，可以連續(xù)執(zhí)行預(yù)生長處理步驟和第二薄膜形成步驟，從而減少處理時間。
可以使用氫等離子處理或氬等離子處理進行等離子處理。在氫等離子處理中，當(dāng)在第二薄膜形成步驟中使用包括硅烷基氣體和氫氣的源氣體時，可以通過使用氫氣作為源氣體中的一種來執(zhí)行預(yù)生長處理步驟，可以通過用于氫氣的管子將該氫氣導(dǎo)入腔室中。這樣可以不需要對用于等離子CVD處理的裝置進行特別改進。
與氫等離子處理相比，氬等離子處理可以更加促進多晶硅層3中的結(jié)晶?？晒┻x擇地，該預(yù)生長處理步驟可以是在緩沖層14的表面上形成一個包括多個硅納米晶體的層的步驟。該預(yù)生長處理可以在不需要任何等離子處理的情況下，促進多晶硅層3中的結(jié)晶。
圖11和13示出作為另一特定例子(下稱“發(fā)明例子2”)的通過執(zhí)行預(yù)生長處理所制造的電子源10的電子發(fā)射性能的時效(aging)，圖12和14示出作為另一特定例子(下稱“比較例子2”)的沒有經(jīng)過任何執(zhí)行預(yù)生長處理所制造的電子源10的電子發(fā)射性能的時效。
在圖11和12中，水平和垂直軸分別表示驅(qū)動電壓(偏置電壓)和電流強度。在圖11和12中，垂直軸上具有較高電流強度值的四種標記(圖形)均表示運載電流Ips(見圖3)的電流強度，而垂直軸上具有較低電流強度值的四種類型標記(圖形)均表示發(fā)射電流Ie(見圖3)的電流強度。由標記“○”表示的線A示出與列選擇電極Y1相關(guān)的四個電子源元件10a的性能。由標記“□”表示的線B示出與列選擇電極Y2相關(guān)的四個電子源元件10a的性能。由標記“△”表示的線C示出與列選擇電極Y3相關(guān)的四個電子源元件10a的性能。由標記“_”表示的線D示出與列選擇電極Y4相關(guān)的四個電子源元件10a的性能。
在圖13和14中，水平軸表示在連續(xù)驅(qū)動的情況下從驅(qū)動開始所經(jīng)過的時間。左側(cè)的垂直軸表示電流強度，右側(cè)的垂直軸表示電子發(fā)射效率。在圖13和14中，線α表示運載電流Ips的電流強度，線β表示發(fā)射電流Ie的電流強度，線γ表示電子發(fā)射效率。在預(yù)生長處理中進行氫等離子的時間長度為40分鐘。預(yù)生長處理的其他條件為襯底溫度400℃，輸出壓力為1.3Pa，輸出功率為2kW。
從圖11和12比較可知，經(jīng)過預(yù)生長處理的發(fā)明例子2比沒有經(jīng)過預(yù)生長處理的比較例子2在I-V性能上有很大提高(發(fā)射電流Ie提高)。從圖13和14的比較可知，經(jīng)過預(yù)生長處理的發(fā)明例子2比沒有經(jīng)過預(yù)生長處理的比較例子2在發(fā)射電流Ie和電子發(fā)射效率方面有很大提高。
在上述實施例中，在低電極12和絕緣襯底11之間插入抗剝離層。因此，與傳統(tǒng)電子源相比，可以減小在電子源10的制造處理期間由電子傳輸部分5構(gòu)成或被形成為電子傳輸部分5的層的剝離，從而提高了產(chǎn)量并降低了電子源10的生產(chǎn)成本和價格。另外，即使電子源產(chǎn)品中，也可以防止電子傳輸部分5從低電極12上剝離，從而提高了可靠性。當(dāng)使用比高應(yīng)變點玻璃襯底的熱膨脹系數(shù)更接近硅的熱膨脹系數(shù)的玻璃襯底作為絕緣襯底11時，可以省略抗剝離層。
當(dāng)使用玻璃襯底作為絕緣襯底11，并通過加熱器從與該絕緣襯底的前表面或后表面相對的表面?zhèn)葘ζ浼訜釙r，該加熱器發(fā)出的紅外線將加熱低電極12。因此，如圖16所示，當(dāng)在第二薄膜形成步驟中利用加熱器從該絕緣襯底11的后表面?zhèn)燃訜嵩摻^緣襯底11時，沒有緩沖層的電子源的溫度將根據(jù)低電極12的間距而局部改變。在這種情況下，排列間距較寬的低電極12所處的區(qū)域?qū)⒉荒鼙怀浞旨訜?。因此，該多晶硅?中低電極12排列間距較寬的區(qū)域3b和3c比低電極12排列間距較窄的區(qū)域3a的薄膜質(zhì)量低。在圖16中，從加熱器40開始沿絕緣襯底11的厚度方向延伸的各箭頭示意性示出了將由低電極12吸收的熱量的流向。該箭頭水平寬度較寬表示將被吸收的熱量更多。
從這點來說，在上述實施例中，緩沖層14由非晶硅形成，該非晶硅是一種可以吸收紅外線的材料。因此，如圖15所示，在形成緩沖層以覆蓋絕緣襯底11的前表面?zhèn)壬先繀^(qū)域，然后在其上形成未摻雜多晶硅層3以形成漂移層6的處理中，當(dāng)使用加熱器40從與絕緣襯底11的前表面?zhèn)认鄬Φ谋砻?后表面)側(cè)加熱該絕緣襯底11時，不論低電極12的圖案如何，絕緣襯底11的前表面?zhèn)壬系臏囟确植级紩鶆颍瑥亩岣吡硕嗑Ч鑼?的薄膜質(zhì)量的面內(nèi)均勻度。因此，與僅在與低電極12重疊的區(qū)域中形成緩沖層14的電子源相比，可以使該漂移層6的質(zhì)量的面內(nèi)變化最小化，從而減小電子發(fā)射性能的面內(nèi)變化。
在上述實施例的電子源中，緩沖層14由非晶層或非晶硅層構(gòu)成。因此，通過在相對較低溫度下利用通常使用的半導(dǎo)體生產(chǎn)工藝(例如等離子CVD工藝)，可以很容易形成緩沖層14。
雖然上述實施例中的漂移層6是通過將未摻雜多晶硅層3進行納米結(jié)晶處理，然后將所獲得的納米結(jié)晶后的層進行氧化處理而形成的，但也可以使用其它多晶半導(dǎo)體層來替換該多晶硅層3。另外，雖然上述實施例中絕緣薄膜由氧化硅薄膜64構(gòu)成并通過氧化工藝形成，但也可使用氮化工藝或氧氮化工藝來替換該氧化工藝。如果使用氮化工藝，則氧化硅薄膜52、64都將被形成為氮化硅薄膜。如果使用氧氮化工藝，則氧化硅薄膜52、64都將被形成為氧氮化硅薄膜。
雖然上面結(jié)合特定實施例對本發(fā)明進行了說明，但是本領(lǐng)域技術(shù)人員很容易進行多種變化和修改。因此，本發(fā)明并不局限于所述的示例性實施例，而由其權(quán)利要求及其等效范圍來限定。
工業(yè)應(yīng)用如上所述，根據(jù)本發(fā)明的電子源可有效降低電子發(fā)射性能的面內(nèi)變化并提高其可靠性。因此，該電子源可以用于平板光源、平板顯示設(shè)備或固體真空設(shè)備。
權(quán)利要求
1.一種場發(fā)射型電子源，它包括絕緣襯底和在該絕緣襯底的一個表面?zhèn)壬闲纬傻碾娮釉丛?，所述電子源元件具有低電極；表面電極；和強電場漂移層，該強電場漂移層包括多晶硅并位于低電極和表面電極之間，根據(jù)向低電極和表面電極施加特定電壓以使表面電極的電勢比所述低電極的電勢更高時所產(chǎn)生的電場，所述強電場漂移層使電子經(jīng)此穿過，所述場發(fā)射型電子源包括位于強電場漂移層和低電極層之間的緩沖層，該緩沖層的電阻大于多晶硅的電阻。
2.如權(quán)利要求1所述的場發(fā)射型電子源，其中所述緩沖層包括非晶體層。
3.如權(quán)利要求1所述的場發(fā)射型電子源，其中在絕緣襯底的所述表面?zhèn)壬峡梢孕纬稍S多電子源元件，其中所述絕緣襯底包括允許紅外射線經(jīng)此通過的玻璃襯底，和所述緩沖層包括一部分薄膜，該薄膜由能夠吸收紅外射線的材料制成，并且在形成為在形成所述強電場漂移層之前就覆蓋所述絕緣襯底的所述表面?zhèn)鹊恼麄€面積。
4.如權(quán)利要求3所述的場發(fā)射型電子源，其中所述非晶層包括非晶硅層。
5.如權(quán)利要求3所述的場發(fā)射型電子源，其中所述強電場漂移層包括陽極化后的多孔多晶硅。
6.如權(quán)利要求5所述的場發(fā)射型電子源，其中所述強電場漂移層可包括多個柱狀半導(dǎo)體晶體和許多納米級的半導(dǎo)體納米晶體，每個柱狀半導(dǎo)體晶體沿著所述低電極的厚度方向形成，而且這些半導(dǎo)體納米晶體位于所述半導(dǎo)體晶體之間并且每個都具有由絕緣薄膜形成的表面，該絕緣薄膜的厚度小于所述半導(dǎo)體納米晶體的微粒尺寸。
7.一種制造如權(quán)利要求1到6中任一項所述的場發(fā)射型電子源的方法，包括在所述絕緣襯底的所述表面?zhèn)壬闲纬傻碗姌O，然后在形成強電場漂移層之前在所述低電極上形成緩沖層。
8.一種制造如權(quán)利要求6所述的場發(fā)射型電子源的方法，包括在所述絕緣襯底的所述表面?zhèn)壬闲纬傻碗姌O的低電極形成步驟，在所述低電極形成步驟之后，在所述絕緣襯底的所述表面?zhèn)壬闲纬删彌_層的第一薄膜形成步驟，在所述緩沖層的表面上形成多晶半導(dǎo)體層的第二薄膜形成步驟，通過陽極化工藝使所述多晶半導(dǎo)體層的至少一部分納米結(jié)晶化、以形成半導(dǎo)體納米晶體的納米結(jié)晶步驟，以及在所述各半導(dǎo)體納米晶體的表面上形成絕緣薄膜的絕緣薄膜形成步驟。
9.如權(quán)利要求8所述的方法，其中在不使所述緩沖層表面暴露給空氣的情況下，在所述第一薄膜形成步驟之后執(zhí)行所述第二薄膜形成步驟。
10.如權(quán)利要求9所述的方法，其中第一和第二薄膜形成步驟中都使用等離子CVD工藝作為薄膜形成工藝，當(dāng)所述第一薄膜形成步驟轉(zhuǎn)換到所述第二薄膜形成步驟時，用于所述等離子CVD工藝的輸出功率從用于形成緩沖層的第一條件轉(zhuǎn)變?yōu)橛糜谛纬啥嗑О雽?dǎo)體層的第二條件。
11.如權(quán)利要求9所述的方法，其中在第一和第二薄膜形成步驟中都使用等離子CVD工藝作為薄膜形成工藝，當(dāng)所述第一薄膜形成步驟轉(zhuǎn)換到所述第二薄膜形成步驟時，等離子CVD工藝的輸出壓力從用于形成緩沖層的第一條件轉(zhuǎn)變?yōu)橛糜谛纬啥嗑О雽?dǎo)體層的第二條件。
12.如權(quán)利要求9所述的方法，其中在第一和第二薄膜形成步驟中都使用等離子CVD工藝或催化CVD工藝作為薄膜形成工藝，當(dāng)所述第一薄膜形成步驟轉(zhuǎn)換到所述第二薄膜形成步驟時，用于所述等離子CVD工藝或催化CVD工藝的源氣體分壓比從用于形成緩沖層的第一條件轉(zhuǎn)變?yōu)橛糜谛纬啥嗑О雽?dǎo)體層的第二條件。
13.如權(quán)利要求9所述的方法，其中在第一和第二薄膜形成步驟中都使用等離子CVD工藝或催化CVD工藝作為薄膜形成工藝，當(dāng)所述第一薄膜形成步驟轉(zhuǎn)換到所述第二薄膜形成步驟時，用于所述等離子CVD工藝或催化CVD工藝的源氣體種類從用于形成緩沖層的第一條件轉(zhuǎn)變?yōu)橛糜谛纬啥嗑О雽?dǎo)體層的第二條件。
14.如權(quán)利要求8或9所述的方法，在所述第一和第二薄膜形成步驟之間包括預(yù)生長處理步驟，該預(yù)生長處理步驟用于對緩沖層的表面進行處理從而在所述第二薄膜形成步驟的初始階段促進晶核生長。
15.如權(quán)利要求14所述的方法，其中所述預(yù)生長處理步驟對所述緩沖層的表面進行等離子處理。
16.如權(quán)利要求14所述的方法，其中所述預(yù)生長處理步驟是對所述緩沖層的表面進行氫等離子處理的步驟，其中所述第二薄膜形成步驟包括通過利用至少包括硅烷基氣體的源氣體執(zhí)行等離子CVD工藝而將多晶硅層作為多晶半導(dǎo)體層。
17.如權(quán)利要求14所述的方法，其中所述預(yù)生長處理步驟是對所述緩沖層的表面進行氬等離子處理的步驟。
18.如權(quán)利要求14所述的方法，其中所述預(yù)生長處理步驟是在所述緩沖層表面上形成一個包括多個硅納米晶體的層的步驟。
全文摘要
場發(fā)射型電子源具有在由玻璃襯底構(gòu)成的絕緣襯底(11)的一個表面(前表面)側(cè)上形成的多個電子源元件(10a)。各電子源元件(10a)包括低電極(12)、由形成在低電極(12)上的非晶硅層構(gòu)成的緩沖層(14)、在該緩沖層(14)上形成的多晶硅層(3)、在該多晶硅層(3)上形成的強電場漂移層(6)、以及在該強電場漂移層(6)上形成的表面電極(7)。該場發(fā)射型電子源可以降低電子發(fā)射性能的面內(nèi)變化。
文檔編號H01J9/02GK1732551SQ20038010772
公開日2006年2月8日 申請日期2003年12月26日 優(yōu)先權(quán)日2002年12月27日
發(fā)明者櫟原勉, 菰田卓哉, 相澤浩一, 本多由明, 馬場徹 申請人:松下電工株式會社