專利名稱：多路雙工聲碼器以及多路雙工聲碼器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及聲碼器的技術(shù)領(lǐng)域，特別是涉及一種多路雙工聲碼器，以及一種多路雙工聲碼器系統(tǒng)。
背景技術(shù)：
聲碼器是一種對(duì)話音進(jìn)行分析和合成的編譯碼器，也稱話音分析合成系統(tǒng)或話音頻帶壓縮系統(tǒng)，是壓縮話音通信頻帶和進(jìn)行保密通信的有力工具。聲碼器的優(yōu)點(diǎn)是數(shù)碼率低，目前聲碼器的碼率已經(jīng)降到2400bps或1200bps，甚至更低，適合于窄帶和惡劣信道條件下的數(shù)字話音通信，尤其在信道帶寬受限條件下，使用聲碼器可以實(shí)現(xiàn)低速率、保密和具有一定抗干擾能力的話音通信。聲碼器主要應(yīng)用于軍事抗干擾通信、政府部門保密通信以及那些值得付出代價(jià)以換取通信安全的場(chǎng)合。根據(jù)工作原理的不同，聲碼器可分為保留聲音和聲道主要參量的壓縮頻帶聲碼 器，采用頻譜包絡(luò)和基頻作為參數(shù)的信道聲碼器；用共振峰的位置、幅度和寬度表示頻譜包絡(luò)的共振峰聲碼器；直接編碼和傳輸話音基帶的聲激勵(lì)聲碼器，相位聲碼器，線性預(yù)測(cè)聲碼
寸寸ο多路的全雙工聲碼器適合電臺(tái)設(shè)備的音頻編碼模塊或互聯(lián)網(wǎng)控制器的話音網(wǎng)關(guān)使用，用于實(shí)現(xiàn)無(wú)線子網(wǎng)間、無(wú)線與有線網(wǎng)絡(luò)間以及不同話音體制網(wǎng)絡(luò)間的話音轉(zhuǎn)信。然而，多路的全雙工聲碼器需要對(duì)每一路聲音信號(hào)進(jìn)行編碼，由于編碼計(jì)算量大，控制相對(duì)復(fù)雜,往往難以實(shí)現(xiàn)。

發(fā)明內(nèi)容
針對(duì)上述背景技術(shù)中存在的問(wèn)題，本發(fā)明的目的在于提供一種能夠簡(jiǎn)化多路信號(hào)的編碼以及控制方式，提高聲碼器工作效率的多路雙工聲碼器，以及一種多路雙工聲碼器系統(tǒng)。一種多路雙工聲碼器，包括數(shù)字信號(hào)處理器和多通道緩沖串口，所述數(shù)字信號(hào)處理器和所述多通道緩沖串口連接；所述多通道緩沖串口用于輸入或者輸出傳輸數(shù)據(jù)幀；其中，所述傳輸數(shù)據(jù)幀包括多個(gè)輸入控制命令字段、多個(gè)輸入PCM語(yǔ)音數(shù)據(jù)字段、多個(gè)輸入聲碼話數(shù)據(jù)字段，多個(gè)輸出控制命令字段、多個(gè)輸出PCM語(yǔ)音數(shù)據(jù)字段以及多個(gè)輸出聲碼話數(shù)據(jù)字段；在輸入通道，所述數(shù)字信號(hào)處理器從所述多通道緩沖串口獲取輸入的所述傳輸數(shù)據(jù)幀，根據(jù)所述輸入控制命令字段對(duì)所述輸入PCM語(yǔ)音數(shù)據(jù)字段執(zhí)行編碼并轉(zhuǎn)換為相應(yīng)的聲碼話數(shù)據(jù)，或者對(duì)所述輸入聲碼話數(shù)據(jù)字段執(zhí)行解碼并轉(zhuǎn)換成相應(yīng)的PCM語(yǔ)音數(shù)據(jù)；在輸出通道，所述數(shù)字信號(hào)處理器根據(jù)待輸出的所述聲碼話數(shù)據(jù)生成所述輸出聲碼話數(shù)據(jù)字段，或者根據(jù)待輸出的所述PCM語(yǔ)音數(shù)據(jù)生成所述輸出PCM語(yǔ)音數(shù)據(jù)字段，并生成相應(yīng)的輸出控制命令字段，對(duì)所述多通道緩沖串口輸出相應(yīng)的所述傳輸數(shù)據(jù)幀。本發(fā)明的多路雙工聲碼器通過(guò)數(shù)字信號(hào)處理器(DSP，DigitalSignalProcessing)的高處理能力進(jìn)行數(shù)據(jù)編碼和解碼，而數(shù)據(jù)的輸入和輸出都通過(guò)一個(gè)所述多通道緩沖串口傳輸。所述傳輸數(shù)據(jù)幀包括多個(gè)輸入/輸出控制命令字段、輸入/輸出PCM語(yǔ)音數(shù)據(jù)字段、輸入/輸出聲碼話數(shù)據(jù)字段，分別一一對(duì)應(yīng)多路輸入/輸出數(shù)據(jù)。在輸入時(shí)，所述數(shù)字信號(hào)處理器根據(jù)所述輸入控制命令字段判斷輸入的多路數(shù)據(jù)是聲碼話數(shù)據(jù)或者是PCM語(yǔ)音數(shù)據(jù)，或者判斷執(zhí)行編碼操作或解碼操作；如果輸入聲碼話數(shù)據(jù)，對(duì)應(yīng)執(zhí)行解碼操作，則在所述傳輸數(shù)據(jù)幀中的輸入聲碼話數(shù)據(jù)字段中獲取輸入的聲碼話數(shù)據(jù)并進(jìn)行解碼，然后將解碼獲得的PCM語(yǔ)音數(shù)據(jù)組成所述傳輸數(shù)據(jù)幀的輸出PCM語(yǔ)音數(shù)據(jù)字段，通過(guò)所述多通道緩沖串口輸出所述傳輸數(shù)據(jù)幀；如果輸入的是PCM語(yǔ)音數(shù)據(jù)，對(duì)應(yīng)執(zhí)行編碼操作，則在所述傳輸數(shù)據(jù)幀中的輸入PCM語(yǔ)音數(shù)據(jù)字段中獲取輸入的PCM語(yǔ)音數(shù)據(jù)并進(jìn)行特征提取編碼，然后將編碼獲得的聲碼話數(shù)據(jù)組成所述傳輸數(shù)據(jù)幀的輸出聲碼話數(shù)據(jù)字段，通過(guò)所述多通道緩沖串口輸出所述傳輸數(shù)據(jù)幀。因此，能夠在一個(gè)傳輸數(shù)據(jù)幀中記錄對(duì)多路聲碼數(shù)據(jù)進(jìn)行編碼/解碼結(jié)果，簡(jiǎn)化多路雙工聲碼器的傳輸方式，實(shí)現(xiàn)多路雙工的聲碼器；并且其控制都通過(guò)所述傳輸數(shù)據(jù)幀中的輸入/輸出控制命令字實(shí)現(xiàn)，也簡(jiǎn)化了控制方式，提高多路雙工聲碼器工作效率。
本發(fā)明還提供一種多路雙工聲碼器系統(tǒng)，所述多路雙工聲碼器系統(tǒng)包括至少兩個(gè)本發(fā)明的多路雙工聲碼器，所述至少兩個(gè)多路雙工聲碼器互相并聯(lián)。本發(fā)明的多路雙工聲碼器系統(tǒng)包括兩個(gè)以上互相并聯(lián)的多路雙工聲碼器，能夠?qū)Ω嗦稰CM語(yǔ)音數(shù)據(jù)或者聲碼話數(shù)據(jù)進(jìn)行同時(shí)處理，具有更大的處理能力，更適用于輸入數(shù)據(jù)較多的情形。


圖I是本發(fā)明多路雙工聲碼器第一實(shí)施方式的結(jié)構(gòu)示意圖；圖2是本發(fā)明多路雙工聲碼器第二實(shí)施方式的結(jié)構(gòu)示意圖；圖3是本發(fā)明多路雙工聲碼器系統(tǒng)的結(jié)構(gòu)不意圖。
具體實(shí)施例方式請(qǐng)參閱圖1，圖I是本發(fā)明多路雙工聲碼器第一實(shí)施方式的結(jié)構(gòu)示意圖。所述多路雙工聲碼器10包括數(shù)字信號(hào)處理器11 (DSP，DigitalSignalProcessing)和多通道緩沖串口 12(McBSP,Multichannel Buffered Serial Port),所述數(shù)字信號(hào)處理器11和所述多通道緩沖串口 12連接。所述多通道緩沖串口 12用于輸入或者輸出傳輸數(shù)據(jù)幀；其中，所述傳輸數(shù)據(jù)幀包括多個(gè)輸入控制命令字段、多個(gè)輸入PCM語(yǔ)音數(shù)據(jù)字段、多個(gè)輸入聲碼話數(shù)據(jù)字段，多個(gè)輸出控制命令字段、多個(gè)輸出PCM語(yǔ)音數(shù)據(jù)字段以及多個(gè)輸出聲碼話數(shù)據(jù)字段；在輸入通道，所述數(shù)字信號(hào)處理器11從所述多通道緩沖串口 12獲取輸入的所述傳輸數(shù)據(jù)幀，根據(jù)所述輸入控制命令字段對(duì)所述輸入PCM語(yǔ)音數(shù)據(jù)字段執(zhí)行編碼并轉(zhuǎn)換為相應(yīng)的聲碼話數(shù)據(jù)，或者對(duì)所述輸入聲碼話數(shù)據(jù)字段執(zhí)行解碼并轉(zhuǎn)換成相應(yīng)的PCM語(yǔ)音數(shù)據(jù)；在輸出通道，所述數(shù)字信號(hào)處理器11根據(jù)待輸出的所述聲碼話數(shù)據(jù)生成所述輸出聲碼話數(shù)據(jù)字段，或者根據(jù)待輸出的所述PCM語(yǔ)音數(shù)據(jù)生成所述輸出PCM語(yǔ)音數(shù)據(jù)字段，并生成相應(yīng)的輸出控制命令字段，對(duì)所述多通道緩沖串口 12輸出相應(yīng)的所述傳輸數(shù)據(jù)幀。所述多個(gè)輸入/輸出控制命令字段、輸入/輸出PCM語(yǔ)音數(shù)據(jù)字段、輸入/輸出聲碼話數(shù)據(jù)字段，分別一一對(duì)應(yīng)多路輸入/輸出數(shù)據(jù)。所述輸入通道的傳輸數(shù)據(jù)幀和所述輸出通道的傳輸數(shù)據(jù)幀可以通過(guò)時(shí)分雙工的方式經(jīng)由所述多通道緩沖串口 12輸入和輸出。下面詳細(xì)說(shuō)明所述多路雙工聲碼器的工作流程在輸入通道，所述多通道緩沖串口 12通過(guò)所述傳輸數(shù)據(jù)幀既能夠輸入PCM語(yǔ)音數(shù)據(jù)(Pulse-code modulation,脈沖編碼調(diào)制),也能夠輸入聲碼話數(shù)據(jù)。如果輸入PCM語(yǔ)音數(shù)據(jù)，則輸入的所述傳輸數(shù)據(jù)幀中的所述輸入聲碼話數(shù)據(jù)字段為空，所述輸入PCM語(yǔ)音數(shù)據(jù)字段不為空；如果輸入的是聲碼話數(shù)據(jù)，則相反。所述數(shù)字信號(hào)處理器11根據(jù)輸入的所述傳輸數(shù)據(jù)幀中的輸入控制命令字段判斷·是否有PCM語(yǔ)音數(shù)據(jù)輸入需要編碼，是否有聲碼話數(shù)據(jù)輸入需要解碼。例如，所述輸入控制命令字段為1，則表示輸入的是PCM語(yǔ)音數(shù)據(jù)，需要執(zhí)行特征提取編碼操作，在輸入的所述傳輸數(shù)據(jù)幀的輸入PCM語(yǔ)音數(shù)據(jù)字段中獲取輸入的PCM語(yǔ)音數(shù)據(jù)并進(jìn)行特征提取編碼；所述輸入控制命令字段為0，則表示輸入的是聲碼話數(shù)據(jù)，需要執(zhí)行解碼操作，在所述傳輸數(shù)據(jù)幀中的輸入聲碼話數(shù)據(jù)字段中獲取輸入的聲碼話數(shù)據(jù)并進(jìn)行解碼。所述執(zhí)行編碼或解碼操作后獲得的數(shù)據(jù)都可以儲(chǔ)存在所述數(shù)字信號(hào)處理器11的儲(chǔ)存器中，或者儲(chǔ)存在專門的數(shù)據(jù)儲(chǔ)存器，例如Flash儲(chǔ)存器中，作為待輸出的數(shù)據(jù)。而在輸出通道，所述數(shù)字信號(hào)處理器11將所述待輸出的數(shù)據(jù)從儲(chǔ)存器中取出，如果待輸出的是PCM語(yǔ)音數(shù)據(jù)，則對(duì)輸出的傳輸數(shù)據(jù)幀生成所述輸出控制命令字段為I，并將待輸出所述PCM語(yǔ)音數(shù)據(jù)組成所述傳輸數(shù)據(jù)幀的輸出PCM語(yǔ)音數(shù)據(jù)字段，通過(guò)所述多通道緩沖串口輸出所述傳輸數(shù)據(jù)幀；如果待輸出的是聲碼話數(shù)據(jù)，則對(duì)輸出的傳輸數(shù)據(jù)幀生成所述輸出控制命令字段為0，并將待輸出的所述聲碼話數(shù)據(jù)組成所述傳輸數(shù)據(jù)幀的輸出聲碼話數(shù)據(jù)字段，通過(guò)所述多通道緩沖串口 12輸出所述傳輸數(shù)據(jù)幀。通過(guò)上述方式可以實(shí)現(xiàn)同時(shí)對(duì)多路的聲碼話數(shù)據(jù)解碼或者PCM語(yǔ)音數(shù)據(jù)編碼的處理，并且輸入和輸出的數(shù)據(jù)通過(guò)統(tǒng)一的傳輸數(shù)據(jù)幀承載，只需要使用一個(gè)所述多通道緩沖串口 12就可以實(shí)現(xiàn)數(shù)據(jù)的輸入和輸出，硬件裝置更加簡(jiǎn)單。簡(jiǎn)化多路雙工聲碼器的傳輸方式，實(shí)現(xiàn)多路雙工聲碼器；并且其控制都通過(guò)所述傳輸數(shù)據(jù)幀中的輸入/輸出控制命令字實(shí)現(xiàn)，也簡(jiǎn)化了控制方式，提高所述多路雙工聲碼器10工作效率。下面提供一種所述傳輸數(shù)據(jù)幀的優(yōu)選構(gòu)成方式，以便更合理地安排輸入和輸出，減少傳輸過(guò)程中對(duì)信道的資源占用。所述傳輸數(shù)據(jù)幀包括32個(gè)時(shí)隙，每個(gè)時(shí)隙8比特，第O至3時(shí)隙為預(yù)留時(shí)隙，第4至15時(shí)隙為前4路時(shí)隙，第16至19時(shí)隙為預(yù)留時(shí)隙，第20至31時(shí)隙為后4路時(shí)隙；其中，所述前4路時(shí)隙和所述后4路時(shí)隙每路均包括一個(gè)控制時(shí)隙、一個(gè)PCM信碼時(shí)隙和一個(gè)聲碼話信碼時(shí)隙，所述控制時(shí)隙用于承載輸入或輸出控制命令字段，所述PCM信碼時(shí)隙用于承載輸入或輸出PCM語(yǔ)音數(shù)據(jù)字段，所述聲碼話信碼時(shí)隙用于承載輸入或輸出聲碼話數(shù)據(jù)字段。進(jìn)一步地，可設(shè)置所述傳輸數(shù)據(jù)幀的幀同步脈沖上升沿與第31時(shí)隙的第八個(gè)比特上升沿對(duì)齊，所述幀同步脈沖寬度為I個(gè)比特周期。以便更好地實(shí)現(xiàn)輸入數(shù)據(jù)和輸出數(shù)據(jù)的同步傳輸。
所述多通道緩沖串口的FSX、FSR、CLKX、CLKR由用戶的主板提供，其中FSR、FSX和CLX> CLR可以分別共用一根信號(hào)。上述多路雙工聲碼器10，在發(fā)送通路可將四路A律的64kbps的PCM語(yǔ)音信號(hào)進(jìn)行聲碼話編碼，生成I. 2kbps或2. 4kbps的數(shù)字話音信號(hào)；同時(shí)，在接收通路，四路I. 2kbps或2. 4kbps的數(shù)字話音信號(hào)，經(jīng)過(guò)所述數(shù)字信號(hào)處理器11的聲碼話解碼，還原為四路A律的64kbps的PCM語(yǔ)音信號(hào)。借助所述數(shù)字信號(hào)處理器11的高速運(yùn)算，編碼與解碼過(guò)程同時(shí)進(jìn)行，可同時(shí)滿足四路雙工話音通信的要求。所述多路雙工聲碼器10具備話音的壓縮編碼傳輸、轉(zhuǎn)信、保密通信功能，能夠充當(dāng)電臺(tái)設(shè)備的音頻編碼模塊或互聯(lián)網(wǎng)控制器的話音網(wǎng)關(guān)使用。使用單個(gè)DSP處理器實(shí)現(xiàn)了多路PCM語(yǔ)音與多路聲碼話話音之間的轉(zhuǎn)換，使得基于聲碼話編碼的多路話音傳輸與交換成為可能。需要說(shuō)明的是，用戶可以將多個(gè)本發(fā)明的多路雙工聲碼器并聯(lián)使用，從而實(shí)現(xiàn)8路、16路，甚至更多線路的雙工聲碼話數(shù)據(jù)傳輸與交換。因?yàn)?. 4kbps的聲碼話數(shù)據(jù)占用的帶寬僅為64k的PCM話音數(shù)據(jù)的1/26，而I. 2kbps 的聲碼話數(shù)據(jù)占用的帶寬僅為64k的PCM話音數(shù)據(jù)的1/53。相比PCM話音數(shù)據(jù)交換，聲碼話數(shù)據(jù)更加容易進(jìn)行分組報(bào)文的加密傳輸，對(duì)于需要進(jìn)行保密話音通信，使用本發(fā)明的多路雙工聲碼器是一個(gè)很好的選擇。作為一種優(yōu)選實(shí)施方式，所述數(shù)字信號(hào)處理器11包括EDMA控制器(EDMAEnhancedDirect Memory Access,增強(qiáng)型直接內(nèi)存存取),所述EDMA控制器用于執(zhí)行所述多通道緩沖串口與所述數(shù)字信號(hào)處理器的內(nèi)存之間的直接數(shù)據(jù)交互操作。實(shí)現(xiàn)對(duì)所述多通道緩沖串口12的EDMA收發(fā)處理，發(fā)端組織輸出控制命令字、PCM話音數(shù)據(jù)和聲碼話數(shù)據(jù)，收端解析輸入控制命令字、PCM話音數(shù)據(jù)、接收聲碼話數(shù)據(jù)。通過(guò)配置EDMA控制器實(shí)現(xiàn)了所述多通道緩沖串口 12與所述數(shù)字信號(hào)處理器11的內(nèi)存SRAM (Static RAM)之間的直接數(shù)據(jù)交互，這樣每個(gè)傳輸數(shù)據(jù)幀的32個(gè)時(shí)隙發(fā)送或接收完成后，所述EDMA控制器自動(dòng)將所述多通道緩沖串口 12的數(shù)據(jù)保存在SRAM內(nèi)存中，然后中斷所述數(shù)字信號(hào)處理器11 一次，這樣就避免了所述多通道緩沖串口 12頻繁打斷所述數(shù)字信號(hào)處理器11的編解碼運(yùn)算。優(yōu)選地，所述數(shù)字信號(hào)處理器11可進(jìn)一步從所述多通道緩沖串口 12接收話音編碼模式配置指令，根據(jù)所述話音編碼模式配置指令改變對(duì)所述輸入PCM語(yǔ)音數(shù)據(jù)字段的編碼模式，所述編碼模式包括2. 4kbps、I. 2kbps。通過(guò)配置專用的所述話音編碼模式配置指令，用戶可以根據(jù)當(dāng)前信道容量情況，改變?cè)捯艟幋a模式為2. 4kbps或I. 2kbps,以適應(yīng)當(dāng)前的信道情況。進(jìn)一步地，所述數(shù)字信號(hào)處理器11還可從所述多通道緩沖串口 12接收密鑰注入指令，根據(jù)所述密鑰注入指令注入的密鑰對(duì)在信道上傳輸?shù)臄?shù)據(jù)進(jìn)行加密，并根據(jù)所述密鑰對(duì)接收到的數(shù)據(jù)進(jìn)行解密后再進(jìn)行解碼。通過(guò)設(shè)置所述密鑰注入指令，注入密鑰對(duì)在信道上傳輸?shù)穆暣a話話音數(shù)據(jù)進(jìn)行加密，接收方在對(duì)聲碼話話音數(shù)據(jù)解密后進(jìn)行解碼，只有收發(fā)雙方密鑰匹配時(shí)，才能還原出正確的PCM話音，確保話音數(shù)據(jù)傳輸過(guò)程中的保密性。進(jìn)一步地，所述數(shù)字信號(hào)處理器11還可從所述多通道緩沖串口 12接收休眠指令時(shí)，控制所述多路雙工聲碼器10進(jìn)入休眠狀態(tài)。當(dāng)處于待機(jī)狀態(tài)，用戶可以發(fā)送指令，使得聲碼器進(jìn)入休眠狀態(tài)，以節(jié)約功耗。請(qǐng)參閱圖2，圖2是本發(fā)明多路雙工聲碼器第二實(shí)施方式的結(jié)構(gòu)示意圖。
所述多路雙工聲碼器10還包括連接所述數(shù)字信號(hào)處理器11的FALSH程序存儲(chǔ)芯片13、晶振14、電源供電電路15和復(fù)位電路16 ;所述FALSH程序存儲(chǔ)芯片13用于存儲(chǔ)DSP介質(zhì)程序，所述晶振14用于提供同步脈沖，所述電源供電電路15用于提供電源，所述復(fù)位電路16用于執(zhí)行復(fù)位操作。所述多路雙工聲碼器10優(yōu)選制成PCB印制電路板，所述數(shù)字信號(hào)處理器11、多通道緩沖串口 12、FALSH程序存儲(chǔ)芯片13、晶振14、電源供電電路15和復(fù)位電路16安裝在所述PCB印制電路板，通過(guò)所述PCB印制電路板的線路連接。為了防止震動(dòng)(比如車載環(huán)境)對(duì)聲碼器的影響，所述多路雙工聲碼器10可設(shè)置四個(gè)定位安裝孔，分別在所述PCB印制電路板的四角，用戶可以使用螺釘將所述多路雙工聲碼器10緊固在主板上。所述數(shù)字信號(hào)處理器11是所述多路雙工聲碼器10的核心器件，用于實(shí)現(xiàn)PCM語(yǔ)音數(shù)據(jù)的編碼與聲碼話話音數(shù)據(jù)的解碼、線性PCM與ADPCM之間的變換。所述FALSH程序存儲(chǔ)芯片13用于存儲(chǔ)DSP介質(zhì)程序，所述FALSH程序存·儲(chǔ)芯片13與所述數(shù)字信號(hào)處理器11之間優(yōu)選通過(guò)EMIFA總線接口連接。所述數(shù)字信號(hào)處理器11上電復(fù)位后，駐留在處理器中的引導(dǎo)程序根據(jù)管腳電平狀態(tài)判斷程序加載方式和大小端模式，所述數(shù)字信號(hào)處理器11采用FALSH并行加載、小端模式。本發(fā)明還提供一種多路雙工聲碼器系統(tǒng)，如圖3所示，所述多路雙工聲碼器系統(tǒng)包括至少兩個(gè)本發(fā)明的多路雙工聲碼器10，所述至少兩個(gè)多路雙工聲碼器10互相并聯(lián)。本發(fā)明的多路雙工聲碼器系統(tǒng)包括兩個(gè)以上互相并聯(lián)的多路雙工聲碼器10，能夠?qū)Ω嗦稰CM語(yǔ)音數(shù)據(jù)或者聲碼話數(shù)據(jù)進(jìn)行同時(shí)處理，具有更大的處理能力，更適用于輸入數(shù)據(jù)較多的情形。例如所述多路雙工聲碼器10制作成從板模式，則可采用一個(gè)用戶主板對(duì)多個(gè)從板的方式構(gòu)成所述多路雙工聲碼器系統(tǒng)。以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種多路雙工聲碼器，其特征在于，包括數(shù)字信號(hào)處理器和多通道緩沖串口，所述數(shù)字信號(hào)處理器和所述多通道緩沖串口連接； 所述多通道緩沖串口用于輸入或者輸出傳輸數(shù)據(jù)幀；其中，所述傳輸數(shù)據(jù)幀包括多個(gè)輸入控制命令字段、多個(gè)輸入PCM語(yǔ)音數(shù)據(jù)字段、多個(gè)輸入聲碼話數(shù)據(jù)字段，多個(gè)輸出控制命令字段、多個(gè)輸出PCM語(yǔ)音數(shù)據(jù)字段以及多個(gè)輸出聲碼話數(shù)據(jù)字段； 在輸入通道，所述數(shù)字信號(hào)處理器從所述多通道緩沖串口獲取輸入的所述傳輸數(shù)據(jù)幀，根據(jù)所述輸入控制命令字段對(duì)所述輸入PCM語(yǔ)音數(shù)據(jù)字段執(zhí)行編碼并轉(zhuǎn)換為相應(yīng)的聲碼話數(shù)據(jù)，或者對(duì)所述輸入聲碼話數(shù)據(jù)字段執(zhí)行解碼并轉(zhuǎn)換成相應(yīng)的PCM語(yǔ)音數(shù)據(jù)； 在輸出通道，所述數(shù)字信號(hào)處理器根據(jù)待輸出的所述聲碼話數(shù)據(jù)生成所述輸出聲碼話數(shù)據(jù)字段，或者根據(jù)待輸出的所述PCM語(yǔ)音數(shù)據(jù)生成所述輸出PCM語(yǔ)音數(shù)據(jù)字段，并生成相應(yīng)的輸出控制命令字段，對(duì)所述多通道緩沖串口輸出相應(yīng)的所述傳輸數(shù)據(jù)幀。
2.如權(quán)利要求I所述的多路雙工聲碼器，其特征在于，所述傳輸數(shù)據(jù)幀包括32個(gè)時(shí)隙，每個(gè)時(shí)隙8比特，第O至3時(shí)隙為預(yù)留時(shí)隙，第4至15時(shí)隙為前4路時(shí)隙，第16至19時(shí)隙為預(yù)留時(shí)隙，第20至31時(shí)隙為后4路時(shí)隙；其中，所述前4路時(shí)隙和所述后4路時(shí)隙每路均包括一個(gè)控制時(shí)隙、一個(gè)PCM信碼時(shí)隙和一個(gè)聲碼話信碼時(shí)隙，所述控制時(shí)隙用于承載輸入或輸出控制命令字段，所述PCM信碼時(shí)隙用于承載輸入或輸出PCM語(yǔ)音數(shù)據(jù)字段，所述聲碼話信碼時(shí)隙用于承載輸入或輸出聲碼話數(shù)據(jù)字段。
3.如權(quán)利要求2所述的多路雙工聲碼器，其特征在于，所述傳輸數(shù)據(jù)幀的幀同步脈沖上升沿與第31時(shí)隙的第八個(gè)比特上升沿對(duì)齊，所述幀同步脈沖寬度為I個(gè)比特周期。
4.如權(quán)利要求I至3中任一項(xiàng)所述的多路雙工聲碼器，其特征在于，所述數(shù)字信號(hào)處理器包括EDMA控制器，所述EDMA控制器用于執(zhí)行所述多通道緩沖串口與所述數(shù)字信號(hào)處理器的內(nèi)存之間的直接數(shù)據(jù)交互操作。
5.如權(quán)利要求I至3中任一項(xiàng)所述的多路雙工聲碼器，其特征在于，所述多路雙工聲碼器還包括連接所述數(shù)字信號(hào)處理器的FALSH程序存儲(chǔ)芯片、晶振、電源供電電路和復(fù)位電路； 所述FALSH程序存儲(chǔ)芯片用于存儲(chǔ)DSP介質(zhì)程序，所述晶振用于提供同步脈沖，所述電源供電電路用于提供電源，所述復(fù)位電路用于執(zhí)行復(fù)位操作。
6.如權(quán)利要求I至3中任一項(xiàng)所述的多路雙工聲碼器，其特征在于，所述數(shù)字信號(hào)處理器進(jìn)一步從所述多通道緩沖串口接收話音編碼模式配置指令，根據(jù)所述話音編碼模式配置指令改變對(duì)所述輸入PCM語(yǔ)音數(shù)據(jù)字段的編碼模式，所述編碼模式包括2. 4kbps、I. 2kbps。
7.如權(quán)利要求I至3中任一項(xiàng)所述的多路雙工聲碼器，其特征在于，所述數(shù)字信號(hào)處理器進(jìn)一步從所述多通道緩沖串口接收密鑰注入指令，根據(jù)所述密鑰注入指令注入的密鑰對(duì)在信道上傳輸?shù)臄?shù)據(jù)進(jìn)行加密，并根據(jù)所述密鑰對(duì)接收到的數(shù)據(jù)進(jìn)行解密后再進(jìn)行解碼。
8.如權(quán)利要求I至3中任一項(xiàng)所述的多路雙工聲碼器，其特征在于，所述數(shù)字信號(hào)處理器進(jìn)一步從所述多通道緩沖串口接收休眠指令時(shí)，控制所述多路雙工聲碼器進(jìn)入休眠狀態(tài)。
9.一種多路雙工聲碼器系統(tǒng)，其特征在于包括至少兩個(gè)如權(quán)利要求I至8任意一項(xiàng)所述的多路雙工聲碼器，所述至少兩個(gè)多路雙工聲碼器互相并聯(lián)。
全文摘要
本發(fā)明提供一種多路雙工聲碼器，通過(guò)數(shù)字信號(hào)處理器的高處理能力進(jìn)行數(shù)據(jù)編碼和解碼，而數(shù)據(jù)的輸入和輸出都通過(guò)一個(gè)多通道緩沖串口傳輸。所述多通道緩沖串口傳輸?shù)膫鬏敂?shù)據(jù)幀包括多個(gè)輸入/輸出控制命令字段、輸入/輸出PCM語(yǔ)音數(shù)據(jù)字段、輸入/輸出聲碼話數(shù)據(jù)字段，分別一一對(duì)應(yīng)多路輸入/輸出數(shù)據(jù)。因此，能夠在一個(gè)傳輸數(shù)據(jù)幀中記錄對(duì)多路聲碼數(shù)據(jù)進(jìn)行編碼/解碼結(jié)果，簡(jiǎn)化多路雙工聲碼器的傳輸方式，實(shí)現(xiàn)多路雙工的聲碼器；并且其控制都通過(guò)所述傳輸數(shù)據(jù)幀中的輸入/輸出控制命令字實(shí)現(xiàn)，也簡(jiǎn)化了控制方式，從而提高了多路雙工聲碼器工作效率。本發(fā)明還提供一種多路雙工聲碼器系統(tǒng)，包括至少兩個(gè)并聯(lián)的所述多路雙工聲碼器。
文檔編號(hào)G10L19/16GK102890934SQ20121038564
公開(kāi)日2013年1月23日 申請(qǐng)日期2012年10月11日 優(yōu)先權(quán)日2012年10月11日
發(fā)明者弋靖, 胡漢武, 吳小濤, 劉軍 申請(qǐng)人:廣州海格通信集團(tuán)股份有限公司