一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)，所述系統(tǒng)包括至少一個(gè)視頻接口，至少一個(gè)Video?Decoder模塊和/或Video?Receiver模塊，F(xiàn)PGA模塊，HDMI?Transmitter模塊，HDBaseT?Transmitter模塊，F(xiàn)PGA模塊將數(shù)字信號(hào)發(fā)送給HDMI?Transmitter模塊；HDMI?Transmitter模塊將數(shù)字信號(hào)轉(zhuǎn)換為HDMI信號(hào)；所述HDBaseT?Transmitter模塊將HDMI信號(hào)轉(zhuǎn)換為HDBaseT協(xié)議的數(shù)字信號(hào)，并將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備，從而根據(jù)不同接口輸入的不同類型與分辨率的視頻信號(hào)，通過靈活的應(yīng)用配置可實(shí)現(xiàn)同時(shí)采集多路視頻信號(hào)，對(duì)于高清視頻信號(hào)可通過高清傳輸技術(shù)HDBaseT長(zhǎng)距離傳輸沒有經(jīng)過壓縮編碼的視頻信號(hào)，在遠(yuǎn)端通過HDBaseT接收裝置將信號(hào)還原為視頻信號(hào)后通過HDMI接口輸入到顯示設(shè)備進(jìn)行顯示，用于實(shí)現(xiàn)高清視頻信號(hào)無延時(shí)、無壓縮長(zhǎng)距離傳輸?shù)膽?yīng)用場(chǎng)景。
【專利說明】一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信領(lǐng)域，尤其涉及到一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)。

【背景技術(shù)】
[0002] 隨著高清視頻信號(hào)應(yīng)用的普及，越來越多的多媒體視音頻場(chǎng)景采用高清信號(hào)源， 如會(huì)議室行業(yè)的視頻會(huì)議應(yīng)用，教育行業(yè)的遠(yuǎn)程視頻教學(xué)應(yīng)用，醫(yī)學(xué)手術(shù)視教應(yīng)用等都是 非常典型的應(yīng)用模式。與此時(shí)同隨著視頻硬件技術(shù)的發(fā)展多媒體行業(yè)對(duì)視頻清晰度提出更 高的要求，720P@60Hz，1080P@60Hz等高清視頻信號(hào)源越來越普及，如何把高清多媒體信息 記錄下來，快速有效的實(shí)現(xiàn)多媒體信息的記錄與傳播與分享是錄播系統(tǒng)實(shí)現(xiàn)的主要目標(biāo)。
[0003] 現(xiàn)有錄播系統(tǒng)對(duì)不同視頻接口與高清分辨率信號(hào)采集與合成的實(shí)現(xiàn)技術(shù)較復(fù)雜， 而且非嵌入式平臺(tái)的錄播系統(tǒng)穩(wěn)定性較差，實(shí)現(xiàn)成本高。
[0004] 現(xiàn)有錄播系統(tǒng)對(duì)視音頻的直播功能，基本上視頻數(shù)據(jù)都是經(jīng)過壓縮處理的，對(duì)高 清應(yīng)用場(chǎng)景下的圖像細(xì)節(jié)無法完全呈現(xiàn)，對(duì)類似手術(shù)的應(yīng)用場(chǎng)景更是無法滿足圖像清晰度 的需求。
[0005] 高清晰度多媒體接口（High Definition Multimedia Interface，HDMI)線纜傳輸 距離只有5米左右，大大限制了高清設(shè)備圖像傳輸。
[0006] 在多種視頻輸出的應(yīng)用場(chǎng)景下，如數(shù)字串行接口（Serial Digital Interface, SDI)，高清晰度多媒體接口（High Definition Multimedia Interface, HDMI)接口、數(shù)字視 頻接口（Digital Visual Interface，DVI)與視頻圖像陣列（Video Graphics Array，VGA) 接口輸出的高清視頻數(shù)據(jù)，長(zhǎng)距離傳輸視頻信號(hào)就會(huì)涉及不同的布線資源，不僅現(xiàn)場(chǎng)施工 麻煩,而且成本大大提高。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明實(shí)施例提供了一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)，旨在解決如何實(shí)現(xiàn)無壓縮處理 的視頻圖像的長(zhǎng)距離傳輸。
[0008] -種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)，所述系統(tǒng)包括：至少一個(gè)視頻接口，至少一個(gè)Video Decoder 模塊和 / 或 Video Receiver 模塊，F(xiàn)PGA 模塊，HDMI Transmitter 模塊，HDBaseT Transmitter 模塊；
[0009] 所述至少一個(gè)視頻接口獲取第一信號(hào)；
[0010] 所述至少一個(gè)Video Decoder模塊和/或Video Receiver模塊將所述第一信號(hào) 轉(zhuǎn)換為數(shù)字信號(hào)；
[0011] 所述FPGA模塊將所述數(shù)字信號(hào)發(fā)送給所述HDMI Transmitter模塊；
[0012] 所述HDMI Transmitter模塊將所述FPGA模塊發(fā)送的所述數(shù)字信號(hào)轉(zhuǎn)換為HDMI 信號(hào)；
[0013] 所述HDBaseT Transmitter模塊將所述HDMI信號(hào)轉(zhuǎn)換為HDBaseT協(xié)議的數(shù)字信 號(hào)，并將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備。
[0014] 所述系統(tǒng)還包括HDBaseT中繼設(shè)備，所述HDBaseT中繼設(shè)備用于接收所述HDBaseT 協(xié)議的數(shù)字信號(hào)，并將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備。
[0015] 所述至少一個(gè)Video Decoder模塊和/或Video Receiver模塊將所述第一信號(hào) 轉(zhuǎn)換為數(shù)字信號(hào)，包括：
[0016] 至少一個(gè)DVI-I接收DVI數(shù)字信號(hào)或者VGA/YPBPR模擬信號(hào)，所述至少一個(gè)Video Decoder模塊將所述DVI數(shù)字信號(hào)或者VGA/YPBPR模擬信號(hào)轉(zhuǎn)換為24位RGB格式的外行場(chǎng) 同步數(shù)字信號(hào)；和/或，
[0017] 所述至少一個(gè)SDI接收SDI信號(hào)，所述Video Receiver模塊將所述SDI信號(hào)轉(zhuǎn)換 為16位內(nèi)嵌同步數(shù)字信號(hào)。
[0018] 所述系統(tǒng)還包括DSP系統(tǒng)，所述FPGA模塊還用于：
[0019] 將所述SDI信號(hào)轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)直接發(fā)送發(fā)給所述DSP系統(tǒng)； [0020] 將所述24位RGB格式的外行場(chǎng)同步數(shù)字信號(hào)轉(zhuǎn)換為16位內(nèi)嵌同步數(shù)字信號(hào)，并 將轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)發(fā)送給所述DSP系統(tǒng)；
[0021 ] 將所述16位內(nèi)嵌同步格式數(shù)字信號(hào)以H. 264格式進(jìn)行壓縮編碼，并將壓縮后的音 頻數(shù)字信號(hào)壓縮編碼為AAC格式；
[0022] 將壓縮編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)通過網(wǎng)絡(luò)進(jìn)行傳輸，并將編碼 后的視頻信號(hào)和/或所述音頻信號(hào)存儲(chǔ)在本地SATA硬盤。
[0023] 所述DSP系統(tǒng)還用于：
[0024] 通過USB接口將壓縮后的所述視頻信號(hào)和/或所述音頻信號(hào)輸出到外部移動(dòng)存儲(chǔ) 設(shè)備；
[0025] 將所述本地SATA硬盤存儲(chǔ)的編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)通過 HDMI接口進(jìn)行圖像回顯。
[0026] 所述系統(tǒng)還包括RS-232或RS-485 Transceivers模塊，所述RS-232或 RS-485Transceivers模塊用于將所述DSP系統(tǒng)的串口數(shù)字信號(hào)轉(zhuǎn)換為RS-232或RS-485協(xié) 議信號(hào)。
[0027] 所述系統(tǒng)還包括Audio Codec模塊，所述Audio Codec模塊用于：
[0028] 將模擬音頻信號(hào)進(jìn)行模電AD處理轉(zhuǎn)換為I2S格式的數(shù)字信號(hào)，輸入至DSP系統(tǒng)的 Mcasp 口進(jìn)行采集編碼。
[0029] 將DSP系統(tǒng)Mcasp輸出的數(shù)字音頻信號(hào)通過Audio Codec模塊電模DA處理后，轉(zhuǎn) 換為模擬音頻信號(hào)進(jìn)行輸出。
[0030] 所述系統(tǒng)還包括EHT PHY模塊，所述EHT PHY模塊將所述DSP系統(tǒng)MAC接口輸出 的數(shù)字信號(hào)轉(zhuǎn)換為網(wǎng)絡(luò)信號(hào)。
[0031] 所述系統(tǒng)還包括SATA硬盤模塊，所述SATA硬盤模塊用于存儲(chǔ)所述DSP系統(tǒng)編碼 后的所述視頻信號(hào)和/或所述音頻信號(hào)。
[0032] 所述系統(tǒng)還包括Ρ0Ε模塊，所述Ρ0Ε模塊用于將電信號(hào)耦合至HDBaseT協(xié)議數(shù)據(jù) 傳輸?shù)木W(wǎng)線進(jìn)行傳輸。
[0033] 本發(fā)明實(shí)施例提供一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)，所述系統(tǒng)包括至少一個(gè)視頻 接口，至少一個(gè) Video Decoder 模塊和 / 或 Video Receiver 模塊，F(xiàn)PGA 模塊，HDMI Transmitter模塊，HDBaseT Transmitter模塊，F(xiàn)PGA模塊將數(shù)字信號(hào)發(fā)送給HDMI Transmitter模塊；HDMI Transmitter模塊將數(shù)字信號(hào)轉(zhuǎn)換為HDMI信號(hào)；所述HDBaseT Transmitter模塊將HDMI信號(hào)轉(zhuǎn)換為HDBaseT協(xié)議的數(shù)字信號(hào)，并將所述HDBaseT協(xié)議 的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備，從而根據(jù)不同接口輸入的不同類型（數(shù)字或模擬） 與分辨率的視頻信號(hào)，通過靈活的應(yīng)用配置可實(shí)現(xiàn)同時(shí)采集多路視頻信號(hào)，對(duì)于高清視頻 信號(hào)可通過高清傳輸技術(shù)HDBaseT長(zhǎng)距離傳輸沒有經(jīng)過壓縮編碼的視頻信號(hào)，在遠(yuǎn)端通過 HDBaseT接收裝置將信號(hào)還原為視頻信號(hào)后通過HDMI接口輸入到顯示設(shè)備進(jìn)行顯示，用于 實(shí)現(xiàn)高清視頻信號(hào)無延時(shí)、無壓縮長(zhǎng)距離傳輸?shù)膽?yīng)用場(chǎng)景。

【專利附圖】

【附圖說明】
[0034] 為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0035] 圖1是本發(fā)明實(shí)施例提供的一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)結(jié)構(gòu)圖；
[0036] 圖2是本發(fā)明實(shí)施例提供的一種HDbaseT長(zhǎng)距離高清傳輸?shù)姆椒ㄊ疽鈭D。

【具體實(shí)施方式】
[0037] 下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0038] 參考圖1，圖1是本發(fā)明實(shí)施例提供的一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)結(jié)構(gòu)圖。如圖 1所示，所述系統(tǒng)包括：至少一個(gè)視頻接口，至少一個(gè)視頻解碼器Video Decoder模塊和 /或視頻接收器Video Receiver模塊，現(xiàn)場(chǎng)可編程門陣列（Field - Programmable Gate Array，F(xiàn)PGA)模塊，高清晰度多媒體接口（High Definition Multimedia Interface，HDMI) Transmitter模塊，高清傳輸發(fā)射器HDBaseT Transmitter模塊；
[0039] 所述至少一個(gè)視頻接口獲取第一信號(hào)；
[0040] 其中，視頻接口可以為數(shù)字視頻接口（Digital Visual Interface，DVI_I)或者數(shù) 字串行接口（Serial Digital Interface，SDI)或者為模擬視頻接口。
[0041] 具體的，如圖1所示，兩路DVI-I視頻接口可輸入的信號(hào)格式分別為DVI或視頻圖 像陣列（Video Graphics Array, VGA)或YCbCr或YPbPr或SD視頻信號(hào)，兩路SDI視頻接 口可輸入SDI信號(hào)，通過視頻解碼模塊AD處理后進(jìn)入FPGA (Field - Programmable Gate Array)電路單元。
[0042] 本錄播的長(zhǎng)距離高清信號(hào)傳輸?shù)脑炊诵盘?hào)，不僅支持HDMI，同時(shí)SDI信號(hào)與VGA 信號(hào)也同時(shí)支持，由前端的信號(hào)解碼模塊實(shí)現(xiàn)視頻信號(hào)的解碼，再經(jīng)過編碼模塊后輸入至 HDBaseT發(fā)送模塊數(shù)據(jù)轉(zhuǎn)換后進(jìn)行發(fā)送，大大增加了應(yīng)用場(chǎng)景的對(duì)視頻接口多樣性的支持 與靈活應(yīng)用。
[0043] 所述至少一個(gè)Video Decoder模塊和/或Video Receiver模塊將所述第一信號(hào) 轉(zhuǎn)換為數(shù)字信號(hào)；
[0044] 所述FPGA模塊將所述數(shù)字信號(hào)發(fā)送給所述HDMI Transmitter模塊；
[0045] 所述HDMI Transmitter模塊將所述FPGA模塊發(fā)送的所述數(shù)字信號(hào)轉(zhuǎn)換為HDMI 信號(hào)；
[0046] 所述HDBaseT Transmitter模塊將所述HDMI信號(hào)轉(zhuǎn)換為HDBaseT協(xié)議的數(shù)字信 號(hào)，并將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備。
[0047] 所述系統(tǒng)還包括HDBaseT中繼設(shè)備，所述HDBaseT中繼設(shè)備用于接收所述HDBaseT 協(xié)議的數(shù)字信號(hào)，并將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備。
[0048] 具體的，參考圖2,圖2是本發(fā)明實(shí)施例提供的一種HDbaseT長(zhǎng)距離高清傳輸?shù)姆?法示意圖。如圖2所示，HDBaseT發(fā)送模塊將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT 中繼設(shè)備，所述HDBaseT中繼設(shè)備將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT接收顯 示處理器，所述HDBaseT接收顯示處理器將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給顯示設(shè)備 進(jìn)行顯示。
[0049] 在實(shí)現(xiàn)兩路DVI-I (包括采集DVI視頻信號(hào)或VGA視頻信號(hào)或SD標(biāo)清視頻信號(hào)） 和兩路3G-SDI視頻信號(hào)視音頻錄播一體機(jī)設(shè)備上加入HDBaseT長(zhǎng)距離傳輸發(fā)送模塊。高 清信號(hào)通過高清信號(hào)解碼模塊處理后轉(zhuǎn)換為無損的數(shù)字信號(hào)，數(shù)字信號(hào)再通過高清信號(hào)編 碼模塊處理后將源端的視頻信號(hào)通過HDBaseT發(fā)送模塊處理為HDBaseT協(xié)議數(shù)據(jù)，通過傳 統(tǒng)的5類或6類網(wǎng)絡(luò)進(jìn)行HDBaseT信號(hào)傳輸。發(fā)送的HDBaseT數(shù)據(jù)流通過網(wǎng)絡(luò)傳輸至遠(yuǎn)端 的HDBaseT接收設(shè)備，接收設(shè)備根據(jù)傳輸距離需求可實(shí)現(xiàn)HDBaseT信號(hào)的級(jí)聯(lián)傳輸，在顯示 設(shè)備的終端側(cè)最后一級(jí)的HDBaseT接收設(shè)備將HDBaseT高清視頻數(shù)據(jù)轉(zhuǎn)換為HDMI信號(hào)通 過HDMI接口輸出至顯示端進(jìn)行無損圖像的顯示。
[0050] 所述至少一個(gè)Video Decoder模塊和/或Video Receiver模塊將所述第一信號(hào) 轉(zhuǎn)換為數(shù)字信號(hào)，包括：
[0051] 至少一個(gè)DVI-Ι接收DVI數(shù)字信號(hào)或者VGA/YPBPR模擬信號(hào)，所述至少一個(gè)Video Decoder模塊將所述DVI數(shù)字信號(hào)或者VGA/YPBPR模擬信號(hào)轉(zhuǎn)換為24位RGB格式的外行場(chǎng) 同步數(shù)字信號(hào)；和/或，
[0052] 所述至少一個(gè)SDI接收SDI信號(hào)，所述Video Receiver模塊將所述SDI信號(hào)轉(zhuǎn)換 為16位內(nèi)嵌同步數(shù)字信號(hào)。
[0053] 所述系統(tǒng)還包括DSP系統(tǒng)，所述FPGA模塊還用于：
[0054] 將所述SDI信號(hào)轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)直接發(fā)送發(fā)給所述DSP系統(tǒng)；
[0055] 將所述24位RGB格式的外行場(chǎng)同步數(shù)字信號(hào)轉(zhuǎn)換為16位內(nèi)嵌同步數(shù)字信號(hào)，并 將轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)發(fā)送給所述DSP系統(tǒng)；
[0056] 將所述16位內(nèi)嵌同步格式數(shù)字信號(hào)以H. 264格式進(jìn)行壓縮編碼，并將壓縮后的音 頻數(shù)字信號(hào)壓縮編碼為高級(jí)音頻編碼（Advanced Audio Coding，AAC)格式；
[0057] 將壓縮編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)通過網(wǎng)絡(luò)進(jìn)行傳輸，并將編碼 后的視頻信號(hào)和/或所述音頻信號(hào)存儲(chǔ)在本地SATA硬盤。
[0058] 具體的，所述FPGA模塊還用于：
[0059] 將所述SDI信號(hào)轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)直接發(fā)送發(fā)給所述DSP系統(tǒng)；
[0060] 將所述24位RGB格式的外行場(chǎng)同步數(shù)字信號(hào)轉(zhuǎn)換為16位內(nèi)嵌同步數(shù)字信號(hào)，并 將轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)發(fā)送給所述DSP系統(tǒng)。
[0061] DSP系統(tǒng)負(fù)責(zé)對(duì)FPGA轉(zhuǎn)碼后的兩路的視頻信號(hào)進(jìn)行Η. 264編碼壓縮，并同時(shí)對(duì)兩 路音頻信號(hào)進(jìn)行編碼壓縮，在此過程中硬件平臺(tái)可根據(jù)視頻輸入信號(hào)源是否接入信號(hào)自動(dòng) 適應(yīng)圖像合成模式，即有一路視頻信號(hào)輸入就做單畫面顯示，有兩路視頻信號(hào)輸入就做兩 畫面合成顯示。
[0062] 所述DSP系統(tǒng)還用于：
[0063] 通過USB接口將壓縮后的所述視頻信號(hào)和/或所述音頻信號(hào)輸出到外部移動(dòng)存儲(chǔ) 設(shè)備；
[0064] 將所述本地SATA硬盤存儲(chǔ)的編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)通過 HDMI接口進(jìn)行圖像回顯。
[0065] 具體的，DSP系統(tǒng)將圖像合成后，由解碼輸出接口輸出HDMI信號(hào)作為本地回顯功 能。對(duì)于錄播系統(tǒng)，后期的點(diǎn)播功能是其主要功能之一，就是把錄在本地SATA硬盤上的視 音頻多媒體信息進(jìn)行回放。回放的方式有兩種工作模式：
[0066] 一種是遠(yuǎn)端回放，即在遠(yuǎn)端電腦或是IPAD等終端設(shè)備上通過應(yīng)用APP點(diǎn)播一體機(jī) 中的多媒體文件，設(shè)備通過網(wǎng)絡(luò)將多視音頻媒體數(shù)據(jù)傳輸至遠(yuǎn)端APP上進(jìn)行圖像和音頻的 播放。
[0067] 一種是本地回顯，將存儲(chǔ)在本地SATA硬盤的多媒體視音頻文件即通過DSP系統(tǒng) 解碼后由DSP集成的HDMI接口輸出至顯示設(shè)備進(jìn)行回顯。
[0068] DSP系統(tǒng)的外部網(wǎng)絡(luò)接口在錄播直播應(yīng)用時(shí)，將編碼后的視音頻數(shù)據(jù)發(fā)送至遠(yuǎn)端 客戶端進(jìn)行直播顯示。
[0069] DSP系統(tǒng)編碼壓縮后的視音頻數(shù)據(jù)存儲(chǔ)在本地SATA硬盤，在錄播點(diǎn)播應(yīng)用時(shí)，DSP 系統(tǒng)將本地硬件存儲(chǔ)的視音頻數(shù)據(jù)發(fā)送至遠(yuǎn)端客戶端進(jìn)行點(diǎn)播顯示。
[0070] 所述系統(tǒng)還包括RS-232或RS-485 Transceivers模塊，所述RS-232或 RS-485Transceivers模塊用于將所述DSP系統(tǒng)的串口數(shù)字信號(hào)轉(zhuǎn)換為RS-232或RS-485協(xié) 議信號(hào)。
[0071] 所述系統(tǒng)還包括Audio Codec模塊，所述Audio Codec模塊用于：
[0072] 將模擬音頻信號(hào)進(jìn)行模電AD處理轉(zhuǎn)換為I2S格式的數(shù)字信號(hào)，輸入至DSP系統(tǒng)的 Mcasp 口進(jìn)行采集編碼。
[0073] 將DSP系統(tǒng)Mcasp輸出的數(shù)字音頻信號(hào)通過Audio Codec模塊電模DA處理后，轉(zhuǎn) 換為模擬音頻信號(hào)進(jìn)行輸出。
[0074] 所述系統(tǒng)還包括EHT PHY模塊，所述EHT PHY模塊將所述DSP系統(tǒng)MAC接口輸出 的數(shù)字信號(hào)轉(zhuǎn)換為網(wǎng)絡(luò)信號(hào)。
[0075] 所述系統(tǒng)還包括SATA硬盤模塊，所述SATA硬盤模塊用于存儲(chǔ)所述DSP系統(tǒng)編碼 后的所述視頻信號(hào)和/或所述音頻信號(hào)。
[0076] 所述系統(tǒng)還包括Ρ0Ε模塊，所述Ρ0Ε模塊用于將電信號(hào)耦合至HDBaseT協(xié)議數(shù)據(jù) 傳輸?shù)木W(wǎng)線進(jìn)行傳輸。
[0077] HDBaseT高清傳輸技術(shù)不僅支持視頻信號(hào)傳輸，同時(shí)可以傳輸音頻信號(hào)、RS232串 口信號(hào)、紅外信號(hào)與USB信號(hào)。支持遠(yuǎn)端紅外控制信號(hào)的接收通過HDBaseT數(shù)據(jù)通道傳輸 至錄播一體機(jī)進(jìn)行信號(hào)處理，錄播一體機(jī)的中控命令可以通過HDBaseT的數(shù)據(jù)通道傳輸至 遠(yuǎn)端控制設(shè)備進(jìn)行遙控，通過同一網(wǎng)線傳輸不同類型的數(shù)據(jù)，節(jié)省了布線資源。HDBaseT的 傳輸數(shù)離是20Gbps，傳輸帶寬完全滿足無損高清與音頻數(shù)據(jù)和其它協(xié)議數(shù)據(jù)的傳輸。
[0078] 錄播一體機(jī)在HDBaseT高清信號(hào)傳輸?shù)耐瑫r(shí)，設(shè)備實(shí)現(xiàn)將輸入的12V直流電源轉(zhuǎn) 換為符合HDBaseT協(xié)議的48V直流電源。實(shí)現(xiàn)以太網(wǎng)供電（Ρ0Ε)功能。在傳輸視頻信號(hào)的 同一條網(wǎng)線上實(shí)現(xiàn)Ρ0Ε供電功能，與HDBaseT協(xié)議信號(hào)一同傳輸至HDBaseT接收端設(shè)備，提 供HDBaseT接收設(shè)備的供電。HDBaseT協(xié)議下的Ρ0Ε供電最高可的供100瓦的供電能力，能 滿足對(duì)多個(gè)HDBaseT接收設(shè)備的供電需求。
[0079] 本發(fā)明實(shí)施例提供一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)，所述系統(tǒng)包括至少一個(gè)視頻 接口，至少一個(gè) Video Decoder 模塊和 / 或 Video Receiver 模塊，F(xiàn)PGA 模塊，HDMI Transmitter模塊，HDBaseT Transmitter模塊，F(xiàn)PGA模塊將數(shù)字信號(hào)發(fā)送給HDMI Transmitter模塊；HDMI Transmitter模塊將數(shù)字信號(hào)轉(zhuǎn)換為HDMI信號(hào)；所述HDBaseT Transmitter模塊將HDMI信號(hào)轉(zhuǎn)換為HDBaseT協(xié)議的數(shù)字信號(hào)，并將所述HDBaseT協(xié)議 的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備，從而根據(jù)不同接口輸入的不同類型（數(shù)字或模擬） 與分辨率的視頻信號(hào)，通過靈活的應(yīng)用配置可實(shí)現(xiàn)同時(shí)采集多路視頻信號(hào)，對(duì)于高清視頻 信號(hào)可通過高清傳輸技術(shù)HDBaseT長(zhǎng)距離傳輸沒有經(jīng)過壓縮編碼的視頻信號(hào)，在遠(yuǎn)端通過 HDBaseT接收裝置將信號(hào)還原為視頻信號(hào)后通過HDMI接口輸入到顯示設(shè)備進(jìn)行顯示，用于 實(shí)現(xiàn)高清視頻信號(hào)無延時(shí)、無壓縮長(zhǎng)距離傳輸?shù)膽?yīng)用場(chǎng)景。
[0080] 以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍 為準(zhǔn)。
【權(quán)利要求】
1. 一種長(zhǎng)距離高清傳輸?shù)南到y(tǒng)，其特征在于，所述系統(tǒng)包括：至少一個(gè)視頻接口，至少 一個(gè)視頻解碼器Video Decoder模塊和/或視頻接收器Video Receiver模塊，現(xiàn)場(chǎng)可編程 門陣列FPGA模塊，高清晰度多媒體接口發(fā)射機(jī)HDMI Transmitter模塊，高清傳輸發(fā)射器 HDBaseT Transmitter 模塊； 所述至少一個(gè)視頻接口獲取第一信號(hào)； 所述至少一個(gè)Video Decoder模塊和/或Video Receiver模塊將所述第一信號(hào)轉(zhuǎn)換 為數(shù)字信號(hào)； 所述FPGA模塊將所述數(shù)字信號(hào)發(fā)送給所述HDMI Transmitter模塊； 所述HDMI Transmitter模塊將所述FPGA模塊發(fā)送的所述數(shù)字信號(hào)轉(zhuǎn)換為HDMI信號(hào)； 所述HDBaseT Transmitter模塊將所述HDMI信號(hào)轉(zhuǎn)換為HDBaseT協(xié)議的數(shù)字信號(hào)，并 將所述HDBaseT協(xié)議的數(shù)字信號(hào)發(fā)送給HDBaseT顯示設(shè)備。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括HDBaseT中繼設(shè)備，所述 HDBaseT中繼設(shè)備用于接收所述HDBaseT協(xié)議的數(shù)字信號(hào)，并將所述HDBaseT協(xié)議的數(shù)字信 號(hào)發(fā)送給HDBaseT顯不設(shè)備。
3. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述至少一個(gè)Video Decoder模塊和/或 Video Receiver模塊將所述第一信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，包括： 至少一個(gè)DVI-I接收DVI數(shù)字信號(hào)或者VGA/YPBPR模擬信號(hào)，所述至少一個(gè)Video Decoder模塊將所述DVI數(shù)字信號(hào)或者VGA/YPBPR模擬信號(hào)轉(zhuǎn)換為24位RGB格式的外行場(chǎng) 同步數(shù)字信號(hào)；和/或， 所述至少一個(gè)SDI接收SDI信號(hào)，所述Video Receiver模塊將所述SDI信號(hào)轉(zhuǎn)換為16 位內(nèi)嵌同步數(shù)字信號(hào)。
4. 根據(jù)權(quán)利要求1至3所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括DSP系統(tǒng)，所述FPGA 模塊還用于： 將所述SDI信號(hào)轉(zhuǎn)換后的16位內(nèi)嵌同步數(shù)字信號(hào)直接發(fā)送發(fā)給所述DSP系統(tǒng)； 將所述24位RGB格式的外行場(chǎng)同步數(shù)字信號(hào)轉(zhuǎn)換為16位內(nèi)嵌同步數(shù)字信號(hào)，并將轉(zhuǎn) 換后的16位內(nèi)嵌同步數(shù)字信號(hào)發(fā)送給所述DSP系統(tǒng)； 將所述16位內(nèi)嵌同步格式數(shù)字信號(hào)以H. 264格式進(jìn)行壓縮編碼，并將壓縮后的音頻數(shù) 字信號(hào)壓縮編碼為高級(jí)音頻編碼AAC格式； 將壓縮編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)通過網(wǎng)絡(luò)進(jìn)行傳輸，并將編碼后的 視頻信號(hào)和/或所述音頻信號(hào)存儲(chǔ)在本地SATA硬盤。
5. 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述DSP系統(tǒng)還用于： 通過USB接口將壓縮后的所述視頻信號(hào)和/或所述音頻信號(hào)輸出到外部移動(dòng)存儲(chǔ)設(shè) 備； 將所述本地SATA硬盤存儲(chǔ)的編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)通過HDMI接 口進(jìn)行圖像回顯。
6. 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括RS-232或RS-485 Transceivers模塊，所述RS-232或RS-485 Transceivers模塊用于將所述DSP系統(tǒng)的串口 數(shù)字信號(hào)轉(zhuǎn)換為RS-232或RS-485協(xié)議信號(hào)。
7. 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括Audio Codec模塊，所述 Audio Codec模塊用于： 將模擬音頻信號(hào)進(jìn)行模電AD處理轉(zhuǎn)換為I2S格式的數(shù)字信號(hào)，輸入至DSP系統(tǒng)的 Mcasp 口進(jìn)行采集編碼。 將DSP系統(tǒng)Mcasp輸出的數(shù)字音頻信號(hào)通過Audio Codec模塊電模DA處理后，轉(zhuǎn)換為 模擬音頻信號(hào)進(jìn)行輸出。
8. 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括EHT PHY模塊，所述EHT PHY模塊將所述DSP系統(tǒng)MAC接口輸出的數(shù)字信號(hào)轉(zhuǎn)換為網(wǎng)絡(luò)信號(hào)。
9. 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括SATA硬盤模塊，所述 SATA硬盤模塊用于存儲(chǔ)所述DSP系統(tǒng)編碼后的所述視頻信號(hào)和/或所述音頻信號(hào)。
10. 根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括P0E模塊，所述P0E模塊 用于將電信號(hào)耦合至HDBaseT協(xié)議數(shù)據(jù)傳輸?shù)木W(wǎng)線進(jìn)行傳輸。
【文檔編號(hào)】H04N5/765GK104125434SQ201410373915
【公開日】2014年10月29日 申請(qǐng)日期:2014年7月31日 優(yōu)先權(quán)日:2014年7月31日
【發(fā)明者】魏侖, 廖海, 石志勇 申請(qǐng)人:深圳銳取信息技術(shù)股份有限公司