一種陣列基板及其制備方法、顯示面板、顯示裝置制造方法
【專利摘要】本發(fā)明涉及一種陣列基板及其制備方法、顯示面板及顯示裝置，陣列基板包括基板及薄膜晶體管、公共電極、像素電極、數(shù)據(jù)線和公共電極線，薄膜晶體管包括柵極、有源層、保護(hù)層和刻蝕阻擋層，有源層和保護(hù)層同層設(shè)置，且彼此分離；所述刻蝕阻擋層中設(shè)有：與所述有源層對(duì)應(yīng)的源極孔和漏極孔；與所述保護(hù)層對(duì)應(yīng)且位于數(shù)據(jù)線之外的保護(hù)孔；與所述公共電極和公共電極線對(duì)應(yīng)的連接孔；保護(hù)孔與連接孔之間的距離小于連接孔與源極孔、漏極孔之間的距離，和/或，保護(hù)孔的直徑小于源極孔、漏極孔的直徑。陣列基板可以避免柵極與源極、漏極之間短路，以及由此而引起的不良。
【專利說(shuō)明】一種陣列基板及其制備方法、顯示面板、顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，具體地，涉及一種陣列基板及其制備方法，包含上述陣列基板的顯示面板，以及包含上述顯示面板的顯示裝置。

【背景技術(shù)】
[0002]高級(jí)超維場(chǎng)轉(zhuǎn)換(Advanced Super Dimens1n Switch,以下簡(jiǎn)稱為ADS)模式的顯示裝置通過(guò)設(shè)置在同一平面內(nèi)的狹縫電極邊緣產(chǎn)生的電場(chǎng)，以及狹縫電極層與板狀電極層之間形成的多維電場(chǎng)，使液晶層中位于狹縫電極之間、狹縫電極正上方的所有液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，提高了光線穿過(guò)液晶層的透過(guò)率，并獲得較寬的視角。
[0003]圖1為現(xiàn)有的一種ADS顯示裝置中陣列基板的示意圖，在圖1中，為清楚標(biāo)示貫穿刻蝕阻擋層的過(guò)孔，未顯示位于刻蝕阻擋層上方的結(jié)構(gòu)，或者未顯示位于刻蝕阻擋層上方的結(jié)構(gòu)的位于上述過(guò)孔上方的部分；圖2為圖1所示陣列基板中薄膜晶體管的剖面示意圖。如圖1和圖2所示，陣列基板1包括基板10以及形成在基板10上(可以與基板10的表面直接接觸或不接觸)的薄膜晶體管(TFT) 11、公共電極12、像素電極13、用于向薄膜晶體管11的柵極提供電壓信號(hào)的柵極線14、用于向薄膜晶體管11的源極提供電壓信號(hào)的數(shù)據(jù)線15和用于向公共電極12提供電壓信號(hào)的公共電極線16。其中，像素電極13位于公共電極12的上方(即公共電極12位于像素電極13和基板10之間)，公共電極12為板狀電極，像素電極13為狹縫電極；薄膜晶體管11包括在基板10上依次形成的柵極110、柵極絕緣層111、有源層112、刻蝕阻擋層(ESL) 113、源極114和漏極115、鈍化層116 ;具體地，在刻蝕阻擋層113的與有源層112對(duì)應(yīng)的位置處分別形成有貫穿刻蝕阻擋層113的源極孔1130和漏極孔1131，并且，如圖1所示，每個(gè)薄膜晶體管11內(nèi)源極孔1130的數(shù)量可以為兩個(gè)，該源極孔1130和漏極孔1131 —般稱之為ESL孔(ESL hole)，源極114和漏極115通過(guò)分別在源極孔1130和漏極孔1131沉積源漏極金屬(SD金屬)形成。公共電極12和公共電極線16形成在基板10的表面；公共電極線16和公共電極12上方的位置處形成有貫穿刻蝕阻擋層113和柵極絕緣層111的連接孔1133 (Matrix hole)，通過(guò)在位于公共電極線16上方的連接孔1133和位于公共電極12上方的連接孔1133之間的刻蝕阻擋層113的表面上沉積導(dǎo)電物(一般為SD金屬)，形成導(dǎo)線，將每個(gè)公共電極12與公共電極線16，以及將多個(gè)公共電極12連接。具體地，制備有源層112的材料可以為銦鎵鋅氧化物(Indium GalliumZinc Oxide,以下簡(jiǎn)稱為 IGZ0)。
[0004]在制備上述陣列基板1時(shí)，基板10會(huì)不斷地被摩擦、移動(dòng)、吸附、加壓、分離、力口熱、冷卻,使基板10上產(chǎn)生靜電，即，在其表面上積聚大量的靜電荷，在一定情況下，該靜電會(huì)大量釋放，造成陣列基板1上某些結(jié)構(gòu)的損壞。例如，在通過(guò)曝光、顯影制備刻蝕阻擋層113 (即ESL mask)的過(guò)程中，會(huì)產(chǎn)生靜電釋放，在對(duì)刻蝕阻擋層113進(jìn)行刻蝕獲得ESL孔和連接孔1133的過(guò)程中，靜電釋放的強(qiáng)度會(huì)進(jìn)一步增大，從而可能會(huì)造成ESL孔和連接孔1133異常；進(jìn)一步地，柵極110/柵極線14與有源層112之間產(chǎn)生的靜電在多個(gè)ESL孔處釋放,連接公共電極12和公共電極線16的導(dǎo)線和公共電極12、公共電極線16之間產(chǎn)生的靜電在連接孔1133處釋放，由于在多個(gè)ESL孔和連接孔1133之間釋放的靜電的來(lái)源不同，多個(gè)ESL孔處和連接孔1133處?kù)o電釋放的強(qiáng)度會(huì)存在較大的差別，從而在連接孔1133和距離連接孔1133最近的ESL孔之間會(huì)存在較大的電壓差，在此情況下，其二者實(shí)際形成了一個(gè)電容，而該較大的電壓差會(huì)使其二者更容易被擊穿，從而造成距離連接孔1133最近的ESL孔異常，如圖3所示，在后續(xù)的制備過(guò)程中，在向該ESL孔內(nèi)沉積SD金屬時(shí)，SD金屬會(huì)沉積在柵極上，也就是，源極/漏極與柵極之間短路，這樣會(huì)造成ADS顯示裝置上出現(xiàn)一般為呈水平、豎直或十字狀的亮線或漸變亮線，從而影響產(chǎn)品質(zhì)量，并降低產(chǎn)品的良率。


【發(fā)明內(nèi)容】

[0005]本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題之一，提出了一種陣列基板及其制備方法、顯示面板及顯示裝置，所述陣列基板可以避免源極孔和漏極孔被靜電擊穿，從而可以避免柵極與源極、漏極之間短路，以及由此而引起的不良。
[0006]為實(shí)現(xiàn)本發(fā)明的目的而提供一種陣列基板，包括基板以及薄膜晶體管、公共電極、像素電極、數(shù)據(jù)線和公共電極線，所述薄膜晶體管包括柵極、有源層、保護(hù)層和刻蝕阻擋層，所述有源層和保護(hù)層同層設(shè)置，且彼此分離；所述刻蝕阻擋層中設(shè)有:與所述有源層對(duì)應(yīng)的源極孔和漏極孔；與所述保護(hù)層對(duì)應(yīng)且位于數(shù)據(jù)線之外的保護(hù)孔；與所述公共電極和公共電極線對(duì)應(yīng)的連接孔；所述保護(hù)孔與所述連接孔之間的距離小于所述連接孔與所述源極孔、漏極孔之間的距離，和/或，所述保護(hù)孔的直徑小于所述源極孔、漏極孔的直徑。
[0007]其中，所述保護(hù)層的面積小于所述有源層的面積。
[0008]其中，每個(gè)薄膜晶體管中，設(shè)置在所述刻蝕阻擋層中的源極孔的數(shù)量為多個(gè)。
[0009]其中，每個(gè)薄膜晶體管中，設(shè)置在所述刻蝕阻擋層中的保護(hù)孔的數(shù)量為一個(gè)或多個(gè)。
[0010]進(jìn)一步地，每個(gè)薄膜晶體管中，設(shè)置在所述刻蝕阻擋層中的保護(hù)孔的數(shù)量為2?5個(gè)。
[0011]其中，所述源極孔、漏極孔和保護(hù)孔貫穿所述刻蝕阻擋層。
[0012]作為另一個(gè)技術(shù)方案，本發(fā)明還提供一種陣列基板的制備方法，包括:制備包括柵極、有源層、保護(hù)層和刻蝕阻擋層的薄膜晶體管的步驟；所述有源層和保護(hù)層同層設(shè)置，且彼此分離；制備公共電極和像素電極的步驟；制備數(shù)據(jù)線和公共電極線的步驟；在所述刻蝕阻擋層中制備與所述有源層對(duì)應(yīng)的源極孔和漏極孔，與所述保護(hù)層對(duì)應(yīng)且位于數(shù)據(jù)線之外的保護(hù)孔，與所述公共電極和公共電極線對(duì)應(yīng)的連接孔的步驟；所述保護(hù)孔與所述連接孔之間的距離小于所述連接孔與所述源極孔、漏極孔之間的距離，和/或，所述保護(hù)孔的直徑小于所述源極孔、漏極孔的直徑。
[0013]作為另一個(gè)技術(shù)方案，本發(fā)明還提供一種顯示面板，包括陣列基板、彩膜基板以及設(shè)置在所述陣列基板和彩膜基板之間的液晶層，所述陣列基板采用本發(fā)明提供的上述陣列基板。
[0014]作為另一個(gè)技術(shù)方案，本發(fā)明還提供一種顯示裝置，包括顯示面板，所述顯示面板采用本發(fā)明提供的上述顯示面板。
[0015]本發(fā)明具有以下有益效果:
[0016]本發(fā)明提供的陣列基板，其包括與有源層同層設(shè)置的保護(hù)層，并且刻蝕阻擋層的與保護(hù)層對(duì)應(yīng)的區(qū)域設(shè)置有保護(hù)孔；該保護(hù)孔的直徑小于設(shè)置在刻蝕阻擋層的與有源層對(duì)應(yīng)的區(qū)域的源極孔和漏極孔的直徑，使保護(hù)層與柵極/柵極線上所積聚的電荷，以及柵極/柵極線與有源層上所積聚的電荷通過(guò)保護(hù)孔釋放，而不是通過(guò)源極孔和漏極孔釋放，從而可以避免源極孔和漏極孔被擊穿；或者，保護(hù)孔與連接孔之間的距離小于連接孔與源極孔、漏極孔之間的距離，使連接孔與保護(hù)孔之間，而不是連接孔和與其距離最近的源極孔或漏極孔之間，形成一個(gè)具有較大電壓差的電容，從而使柵極/柵極線和公共電極上積聚的電荷在保護(hù)孔和連接孔中釋放，而不是在連接孔和距離其最近的源極孔或漏極孔中釋放，從而可以避免距離連接孔最近的源極孔或漏極孔被靜電擊穿；并且，由于保護(hù)孔設(shè)置在刻蝕阻擋層的與數(shù)據(jù)線的交疊出之外的區(qū)域，也即是，保護(hù)孔與數(shù)據(jù)線之間沒(méi)有連接，在此情況下，即使保護(hù)孔被靜電擊穿，也不會(huì)造成柵極與源極、漏極短路；從而本發(fā)明提供的陣列基板可以避免柵極與源極、漏極短路，以及由此而導(dǎo)致的不良。
[0017]本發(fā)明提供的陣列基板的制備方法，可以在制備陣列基板的過(guò)程中，避免靜電釋放導(dǎo)致源極孔和漏極孔被擊穿，從而在后續(xù)的工藝過(guò)程中，避免出現(xiàn)柵極和源極、漏極之間短路，以及由此而引發(fā)的不良。
[0018]本發(fā)明提供的顯示面板，可以在制備陣列基板的過(guò)程中，避免靜電釋放導(dǎo)致源極孔和漏極孔被擊穿，從而在后續(xù)的工藝過(guò)程中，避免出現(xiàn)柵極和源極、漏極之間短路，以及由此而引發(fā)的不良。
[0019]本發(fā)明提供的顯示裝置，可以避免出現(xiàn)柵極和源極、漏極之間短路，以及由此而引發(fā)的不良。

【專利附圖】

【附圖說(shuō)明】
[0020]附圖是用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說(shuō)明書的一部分，與下面的【具體實(shí)施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中:
[0021]圖1為現(xiàn)有的一種ADS顯不裝直中陣列基板的不意圖；
[0022]圖2為圖1所示陣列基板中薄膜晶體管的示意圖；
[0023]圖3為ESL孔被擊穿的示意圖；
[0024]圖4為本發(fā)明提供的陣列基板的第一種實(shí)施方式的示意圖；
[0025]圖5為圖4所不陣列基板的薄I旲晶體管的不意圖；
[0026]圖6為多個(gè)保護(hù)孔排列成一列的示意圖；
[0027]圖7為多個(gè)保護(hù)孔排列成一行的示意圖；
[0028]圖8為本發(fā)明提供的陣列基板的第二種實(shí)施方式的示意圖；
[0029]圖9為本發(fā)明提供的陣列基板的制備方法的優(yōu)選實(shí)施方式的流程圖；
[0030]圖10為制備在基板上的柵極、柵極線、公共電極、公共電極線的示意圖；
[0031]圖11為制備在基板上的有源層和保護(hù)層的示意圖；
[0032]圖12為制備在基板上的刻蝕阻擋層及源極孔、漏極孔、保護(hù)孔和連接孔的示意圖；
[0033]圖13為制備在基板上的源極、漏極、數(shù)據(jù)線和導(dǎo)線的示意圖；
[0034]圖14為制備在基板上鈍化層過(guò)孔的示意圖；
[0035]圖15為制備在基板上的像素電極的示意圖；
[0036]圖16為制備在基板上的公共電極的示意圖；
[0037]圖17為制備在基板上的柵極、柵極線和公共電極線的示意圖。
[0038]附圖標(biāo)記說(shuō)明
[0039]1:陣列基板；10:基板；11:薄膜晶體管；12:公共電極；13:像素電極；14:柵極線；15:數(shù)據(jù)線；16:公共電極線；110:柵極；111:柵極絕緣層；112:有源層；112a:有源層；112b:保護(hù)層；113:刻蝕阻擋層；114:源極；115:漏極；116:鈍化層；1130:源極孔；1131:漏極孔；1132:保護(hù)孔；1133:連接孔；1160:過(guò)孔。

【具體實(shí)施方式】
[0040]以下結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)說(shuō)明。應(yīng)當(dāng)理解的是，此處所描述的【具體實(shí)施方式】?jī)H用于說(shuō)明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0041]參看圖4和圖5，圖4為本發(fā)明提供的陣列基板的第一種實(shí)施方式的示意圖；圖5為圖4所示陣列基板的薄膜晶體管的示意圖。在本實(shí)施方式中，陣列基板1包括基板10以及制備在基板10上的薄膜晶體管11、公共電極12、像素電極13、柵極線14、數(shù)據(jù)線15和公共電極線16 ;其中，數(shù)據(jù)線15用于向像素電極13提供電壓，公共電極線16用于向公共電極12提供電壓，根據(jù)施加在像素電極13和公共電極12上的電壓產(chǎn)生用于控制液晶分子偏轉(zhuǎn)的電場(chǎng)；柵極線14用于向薄膜晶體管11提供電壓，使薄膜晶體管11接通或斷開(kāi)，以使數(shù)據(jù)線15向位于處于不同行的像素電極13提供電壓。
[0042]薄膜晶體管11包括柵極110、柵極絕緣層111、有源層112a、保護(hù)層112b、刻蝕阻擋層113、源極114、漏極115和鈍化層116，其中，有源層112a和保護(hù)層112b同層設(shè)置，且彼此分離；其中，所謂“同層設(shè)置”是指在制備時(shí)通過(guò)一次工藝同時(shí)形成。以圖4為例，柵極110、柵極絕緣層111、有源層112a、刻蝕阻擋層113和源極114自基板10的表面沿遠(yuǎn)離基板10的方向依次設(shè)置，保護(hù)層112b與有源層112a同層設(shè)置，漏極115與源極114同層設(shè)置。在本實(shí)施方式中，刻蝕阻擋層113的與有源層112a對(duì)應(yīng)的位置處(即圖5中刻蝕阻擋層113的位于有源層112a豎直上方的區(qū)域)設(shè)置有源極孔1130和漏極孔1131，所述源極孔1130和漏極孔1131貫穿刻蝕阻擋層113，其用于向其中分別沉積源漏極金屬(SD金屬)獲得源極114和漏極115?？涛g阻擋層113的與數(shù)據(jù)線15交疊處之外，且與保護(hù)層112b對(duì)應(yīng)的區(qū)域(圖5中刻蝕阻擋層113的位于保護(hù)層112b豎直上方的區(qū)域)設(shè)置有保護(hù)孔1132，所述保護(hù)孔1132貫穿所述刻蝕阻擋層113，且保護(hù)孔1132的直徑小于源極孔1130、漏極孔1131的直徑?？涛g阻擋層113的與公共電極12和公共電極線16對(duì)應(yīng)的位置處(即圖5中刻蝕阻擋層113的位于公共電極12和公共電極線16豎直上方的區(qū)域)設(shè)置有連接孔1133，所述連接孔1133貫穿所述刻蝕阻擋層113和柵極絕緣層111，通過(guò)在每個(gè)連接孔1133內(nèi)，以及在與公共電極12和公共電極線16分別對(duì)應(yīng)的連接孔1133之間的刻蝕阻擋層113的表面上沉積導(dǎo)電物(一般為SD金屬)，形成導(dǎo)線，將每個(gè)公共電極12與公共電極線16連接。
[0043]在本實(shí)施方式中，薄膜晶體管11包括同層設(shè)置的有源層112a和保護(hù)層112b，使在制備陣列基板1的過(guò)程中產(chǎn)生靜電時(shí)，柵極110/柵極線14與有源層112a之間形成第一電容，柵極110/柵極線14與保護(hù)層112b之間形成第二電容，柵極110/柵極線作為上述兩個(gè)電容的第一極板，有源層112a、保護(hù)層112b分別作為第一電容和第二電容的第二極板。同時(shí)，設(shè)置在刻蝕阻擋層113上的與保護(hù)層112b對(duì)應(yīng)的保護(hù)孔1132的直徑小于設(shè)置在刻蝕阻擋層113上與有源層112a對(duì)應(yīng)的源極孔1130、漏極孔1131的直徑，使相較于柵極110/柵極線14與有源層112a之間形成的第一電容，在柵極110/柵極線14與保護(hù)層112b之間形成的第二電容中，柵極110/柵極線14(即第二電容的第一極板)和保護(hù)層112b(即第二電容的第二極板)上所積聚的電荷容易通過(guò)與保護(hù)層112b對(duì)應(yīng)的保護(hù)孔1132釋放，從而減少柵極110/柵極線14上積聚的電荷；并且，當(dāng)柵極110/柵極線14和保護(hù)層112b上所積聚的電荷容易通過(guò)保護(hù)孔1132釋放時(shí)，由于保護(hù)孔1132設(shè)置在刻蝕阻擋層113的與數(shù)據(jù)線15交疊處之外的區(qū)域，也就是，保護(hù)孔1132與數(shù)據(jù)線15之間沒(méi)有連接，在此情況下，即使保護(hù)孔1132被擊穿，柵極110和源極114、漏極115之間也不會(huì)出現(xiàn)短路。
[0044]在柵極110/柵極線14上積聚的電荷減少的情況下，在柵極110/柵極線14與有源層112a之間形成的第一電容中，柵極110/柵極線14(即第一電容的第一極板)和有源層112a(即第一電容的第二極板)上所積聚的電荷可轉(zhuǎn)移至第二電容上，并通過(guò)保護(hù)孔1132釋放，從而可以避免柵極110/柵極線14和有源層112a上所積聚的電荷通過(guò)與有源層112a對(duì)應(yīng)的源極孔1130和漏極孔1131釋放，出現(xiàn)將源極孔1130和漏極孔1131擊穿的情況，進(jìn)而在制備陣列基板1的過(guò)程中，可以避免柵極110和源極114、漏極115之間短路，出現(xiàn)不良。
[0045]在本實(shí)施方式中，保護(hù)層112b的面積小于有源層112a的面積；根據(jù)下述公式(1)可知，柵極110/柵極線14與保護(hù)層112b之間形成第二電容中的電場(chǎng)強(qiáng)度大于柵極110/柵極線14與有源層112a之間形成第一電容中的電場(chǎng)強(qiáng)度，也就是說(shuō)，更多的電荷被聚集在第二電容的兩個(gè)極板中，使第一電容的兩個(gè)極板上所積聚的電荷較少，從而可以進(jìn)一步防止第一電容的兩個(gè)極板上的電荷通過(guò)與有源層112a對(duì)應(yīng)的源極孔1130和漏極孔1131釋放，將源極孔1130和漏極孔1131擊穿。
[0046]E 1/ ε S(1)
[0047]其中，Ε為電容中的電場(chǎng)強(qiáng)度，ε為介電常數(shù)，S為電容的兩個(gè)極板間的面積。
[0048]在本實(shí)施方式中，每個(gè)薄膜晶體管11中，設(shè)置在刻蝕阻擋層113中的源極孔1130的數(shù)量為多個(gè)，例如2?5個(gè)，這樣可以提高W/L比。優(yōu)選地，如圖4所示，源極孔1130的數(shù)量為兩個(gè)。
[0049]在本實(shí)施方式中，每個(gè)薄膜晶體管11中，設(shè)置在刻蝕阻擋層113中的保護(hù)孔1132的數(shù)量為一個(gè)或多個(gè)；在實(shí)際中，當(dāng)柵極110/柵極線14與保護(hù)層112b上所積聚的電荷較少時(shí)，可以僅設(shè)置一個(gè)保護(hù)孔1132，用于釋放靜電；當(dāng)柵極110/柵極線14與保護(hù)層112b上所積聚的電荷較多時(shí)，可以設(shè)置多個(gè)保護(hù)孔1132，用于釋放靜電，以確保柵極110/柵極線14與有源層112a上所積聚的電荷不會(huì)通過(guò)源極孔1130和漏極孔1131釋放。具體地，當(dāng)保護(hù)孔1132的數(shù)量為多個(gè)時(shí)，如圖6和圖7所示，多個(gè)保護(hù)孔1132可以排列成一(多)行、一(多)列。
[0050]在本實(shí)施方式中，公共電極12為板狀電極，像素電極13為狹縫電極；這樣設(shè)置可以在狹縫電極邊緣產(chǎn)生電場(chǎng)，以及在狹縫電極和板狀電極之間形成電場(chǎng)，從而產(chǎn)生多維電場(chǎng)，使位于狹縫電極之間的液晶分子可以根據(jù)電場(chǎng)產(chǎn)生偏轉(zhuǎn)，從而可以提高光線穿過(guò)液晶層的透過(guò)率，并獲得較寬的視角。
[0051]在本實(shí)施方式中，有源層112a和保護(hù)層112b的材料為銦鎵鋅氧化物(IndiumGallium Zinc Oxide，以下簡(jiǎn)稱為IGZO)，相比與傳統(tǒng)的非晶硅(a_Si)材料，IGZ0具有較高的載流子遷移率，可以大大提高對(duì)像素電極13的充放電速度，從而可以提高像素的相應(yīng)速度，實(shí)現(xiàn)更高的刷新率。
[0052]在本實(shí)施方式中，位于相鄰列像素之間的數(shù)據(jù)線15的數(shù)量為兩個(gè)，且所述兩列數(shù)據(jù)線15中，每列數(shù)據(jù)線15向其所在一側(cè)的像素提供電壓信號(hào)；具體地，每一組位于相鄰列像素之間的兩列數(shù)據(jù)線15與相鄰的一組數(shù)據(jù)線15之間具有1列像素，如圖4所示，位于一列像素一側(cè)的數(shù)據(jù)線15僅向該列像素中位于奇數(shù)行的像素提供電壓信號(hào)，而位于該列像素另一側(cè)的數(shù)據(jù)線15僅向該列像素中位于偶數(shù)行的像素提供電壓信號(hào)。此外，每一組位于相鄰列像素之間的兩列數(shù)據(jù)線15與相鄰的一組數(shù)據(jù)線15之間具有2列像素，位于第一列和第二列像素一側(cè)的數(shù)據(jù)線15在奇數(shù)行向第一列像素提供電壓信號(hào)，在偶數(shù)行向第二列像素提供電壓信號(hào)，位于第一列和第二列像素另一側(cè)的數(shù)據(jù)線15在奇數(shù)行向第二列像素提供電壓信號(hào)，在偶數(shù)行向第一列像素提供電壓信號(hào)。
[0053]請(qǐng)參看圖8，圖8為本發(fā)明提供的陣列基板的第二種實(shí)施方式的示意圖。在陣列基板1的第二種實(shí)施方式中，陣列基板1同樣包括基板10以及制備在基板10上的薄膜晶體管11、公共電極12、像素電極13、柵極線14、數(shù)據(jù)線15和公共電極線16，由于在上述第一種實(shí)施方式中已有了詳細(xì)描述，陣列基板1第二種實(shí)施方式與上述第一種實(shí)施方式的相同之處不在贅述。
[0054]下面僅就陣列基板1的第二種實(shí)施方式與上述第一種實(shí)施方式的不同之處進(jìn)行詳細(xì)描述。在本實(shí)施方式中，保護(hù)孔1132與連接孔1133之間的距離小于連接孔1133與源極孔1130、漏極孔1131之間的距離；這樣設(shè)置可以在保護(hù)孔1132與連接孔1133之間，而不是在連接孔1133和與其距離最近的源極孔1130或漏極孔1131之間，形成一個(gè)具有較大電壓差的電容，從而使柵極110/柵極線14和公共電極12上積聚的電荷在保護(hù)孔1132和連接孔1133中釋放，而不是在連接孔1133和距離其最近的源極孔1130或漏極孔1131中釋放，從而可以避免距離連接孔1133最近的源極孔1130或漏極孔1131被靜電擊穿，防止在該源極孔1130或漏極孔1131處，柵極110與源極114、漏極115短路。
[0055]在本實(shí)施方式中，保護(hù)孔1132的直徑可以等于或小于源極孔1130、漏極孔1131的直徑。在保護(hù)孔1132的直徑小于源極孔1130、漏極孔1131的直徑時(shí)，柵極110/柵極線14與有源層112a上積聚的電荷不會(huì)通過(guò)與有源層112a對(duì)應(yīng)的源極孔1130、漏極孔1131釋放，同時(shí)，源極孔1130、漏極孔1131也不會(huì)與連接孔1133之間形成一個(gè)具有較大電壓差的電容，從而使源極孔1130、漏極孔1131不會(huì)被靜電擊穿，進(jìn)而可以防止柵極110與源極114、漏極115短路，以及由此而引起的不良。
[0056]本發(fā)明提供的陣列基板1，其包括與有源層112a同層設(shè)置的保護(hù)層112b，并且刻蝕阻擋層113的與保護(hù)層112b對(duì)應(yīng)的區(qū)域設(shè)置有保護(hù)孔1132 ;該保護(hù)孔1132的直徑小于設(shè)置在刻蝕阻擋層113的與有源層112a對(duì)應(yīng)的區(qū)域的源極孔1130和漏極孔1131的直徑，使保護(hù)層112b與柵極110/柵極線14上所積聚的電荷，以及柵極110/柵極線14與有源層112a上所積聚的電荷通過(guò)保護(hù)孔1132釋放，而不是通過(guò)源極孔1130和漏極孔1131釋放，從而可以避免源極孔1130和漏極孔1131被擊穿；或者，保護(hù)孔1132與連接孔1133之間的距離小于連接孔1133與源極孔1130、漏極孔1131之間的距離，使連接孔1133與保護(hù)孔1132之間，而不是連接孔1133和與其距離最近的源極孔1130或漏極孔1131之間，形成一個(gè)具有較大電壓差的電容，從而使柵極110/柵極線14和公共電極12上積聚的電荷在保護(hù)孔1132和連接孔1133中釋放，而不是在連接孔1133和距離其最近的源極孔1130或漏極孔1131中釋放，從而可以避免距離連接孔1133最近的源極孔1130或漏極孔1131被靜電擊穿；并且，由于保護(hù)孔1132設(shè)置在刻蝕阻擋層113的與數(shù)據(jù)線115的交疊出之外的區(qū)域，也即是，保護(hù)孔1132與數(shù)據(jù)線15之間沒(méi)有連接，在此情況下，即使保護(hù)孔1132被靜電擊穿，也不會(huì)造成柵極110與源極114、漏極115短路；從而本發(fā)明提供的陣列基板1可以避免柵極110與源極114、漏極115短路，以及由此而導(dǎo)致的不良。
[0057]作為另一個(gè)技術(shù)方案，本發(fā)明還提供一種陣列基板的制備方法，圖9為本發(fā)明提供的陣列基板的制備方法的優(yōu)選實(shí)施方式的流程圖。如圖9所示，在本實(shí)施方式中，陣列基板的制備方法包括:
[0058]A步驟:制備包括柵極110、有源層112a、保護(hù)層112b和刻蝕阻擋層113的薄膜晶體管11 ;所述有源層112a和保護(hù)層112b同層設(shè)置，且彼此分離；
[0059]B步驟:制備公共電極12和像素電極13 ；
[0060]C步驟:制備數(shù)據(jù)線15和公共電極線16 ；
[0061]D步驟:在所述刻蝕阻擋層113與有源層112a對(duì)應(yīng)的位置處制備源極孔1130和漏極孔1131，在所述刻蝕阻擋層113與數(shù)據(jù)線15交疊處之外，且與所述保護(hù)層112b對(duì)應(yīng)的區(qū)域制備保護(hù)孔1132，在所述刻蝕阻擋層113與公共電極12和公共電極線16對(duì)應(yīng)的位置處制備連接孔1133 ;所述保護(hù)孔1132與所述連接孔1133之間的距離小于所述連接孔1133與所述源極孔1130、漏極孔1131之間的距離，和/或，所述保護(hù)孔1132的直徑小于所述源極孔1130、漏極孔1131的直徑。
[0062]需要說(shuō)明的是，上述A步驟、B步驟、C步驟、D步驟僅用于表示各步驟中需要制備的部件，其并不限定各步驟的先后順序，也不限定每個(gè)步驟中需要制備的各部件的制備順序，例如,A步驟中的柵極110和B步驟中的公共電極12、C步驟中的公共電極線16可以在一步工藝中制備。
[0063]具體地，在本實(shí)施方式中，依據(jù)陣列基板1中各單元的制備順序，陣列基板1的制備方法包括:
[0064]S1，在基板10上制備柵極110、柵極線14、公共電極12、公共電極線16。
[0065]在該步驟中，首先，在基板10上依次沉積一層氧化銦錫(ΙΤ0)和一層?xùn)艠O金屬，并在柵極金屬層上方涂覆一層光刻膠，而后，通過(guò)一次曝光、顯影、多次刻蝕，以及剝離，在基板10上形成柵極110、柵極線14、公共電極12和公共電極線16，如圖10所示。具體通過(guò)一次掩膜曝光工藝形成不同的曝光區(qū)域，然后對(duì)不同的曝光區(qū)域進(jìn)行多次刻蝕、灰化等去除工藝最終得到預(yù)期圖案。一般可以采用半透式掩膜版，如灰色調(diào)掩膜版(Gray-tone mask)和半色調(diào)掩膜版(Half-tone mask)。
[0066]S2，制備柵極絕緣層111，并制備有源層112a和保護(hù)層112b。
[0067]在該步驟中，首先，在基板10表面已形成的圖案上通過(guò)沉積獲得柵極絕緣層111 ；而后，通過(guò)沉積、涂膠、曝光、顯影、刻蝕、剝離等步驟在柵極110/柵極線14上制備有源層112a和保護(hù)層112b，如圖11所示。優(yōu)選地，有源層112a和保護(hù)層112b的材料為IGZ0。
[0068]S3，制備刻蝕阻擋層113。
[0069]在該步驟中，在基板10表面已形成的圖案上，通過(guò)沉積、涂膠、曝光、顯影、刻蝕、剝離等步驟獲得刻蝕阻擋層113，并通過(guò)刻蝕，在與有源層112a對(duì)應(yīng)的區(qū)域形成源極孔1130和漏極孔1131，在與保護(hù)層112b對(duì)應(yīng)的區(qū)域形成保護(hù)孔1132，在與公共電極12和公共電極線16對(duì)應(yīng)的區(qū)域形成連接孔1133，如圖12所示。源極孔1130、漏極孔1131和保護(hù)孔1132貫穿刻蝕阻擋層113，連接孔1133貫穿刻蝕阻擋層113和柵極絕緣層111。優(yōu)選地，源極孔1130的數(shù)量為兩個(gè)或更多個(gè)。
[0070]S4，制備源極114、漏極115、數(shù)據(jù)線15以及連接與公共電極12和公共電極線16對(duì)應(yīng)的連接孔1133的導(dǎo)線。
[0071]在該步驟中，在基板10表面已形成的圖案上，通過(guò)沉積、涂膠、曝光、顯影、刻蝕、剝離等步驟，在源極孔1130和漏極孔1131內(nèi)分別沉積SD金屬，獲得源極114和漏極115 ；在數(shù)據(jù)線15對(duì)應(yīng)的區(qū)域沉積一層SD金屬，獲得數(shù)據(jù)線15 ;在每個(gè)連接孔1133內(nèi)，以及在與公共電極12和公共電極線16分別對(duì)應(yīng)的連接孔1133之間的刻蝕阻擋層113的表面上沉積SD金屬，形成連接公共電極12和公共電極線16的導(dǎo)線，如圖13所示。
[0072]S5，制備鈍化層，并形成過(guò)孔。
[0073]在該步驟中，在基板10表面已形成的圖案上通過(guò)沉積獲得鈍化層；而后，通過(guò)曝光、顯影、刻蝕和剝離，在保護(hù)層上制備過(guò)孔1160，如圖14所示。
[0074]S6，制備像素電極13。
[0075]在該步驟中，在基板10表面已形成的圖案上沉積一層ΙΤ0，而后，通過(guò)曝光、顯影、刻蝕和剝離，形成像素電極13，如圖15所示。
[0076]具體地，上述步驟S1也可以分為兩個(gè)步驟S10和S11，在步驟S10中，通過(guò)沉積、曝光、顯影、刻蝕和剝離獲得在基板10表面公共電極12，如圖16所示；在步驟S11中，通過(guò)沉積、曝光、顯影、刻蝕和剝離獲得在基板10表面已形成的圖案上獲得柵極110、柵極線14和公共電極線16，如圖17所示。
[0077]本發(fā)明實(shí)施例提供的陣列基板的制備方法，可以在制備陣列基板1的過(guò)程中，避免靜電釋放導(dǎo)致源極孔1130和漏極孔1131被擊穿，從而在后續(xù)的工藝過(guò)程中，避免出現(xiàn)柵極110和源極114、漏極115之間短路，以及由此而引發(fā)的不良。
[0078]作為另一個(gè)技術(shù)方案，本發(fā)明實(shí)施例還提供一種顯示面板，其包括陣列基板、彩膜基板以及設(shè)置在二者之間的液晶層，所述陣列基板采用本發(fā)明實(shí)施例提供的上述陣列基板
Ιο
[0079]本發(fā)明實(shí)施例提供的顯示面板，可以在制備陣列基板1的過(guò)程中，避免靜電釋放導(dǎo)致源極孔1130和漏極孔1131被擊穿，從而在后續(xù)的工藝過(guò)程中，避免出現(xiàn)柵極110和源極114、漏極115之間短路，以及由此而引發(fā)的不良。
[0080]作為另一個(gè)技術(shù)方案，本發(fā)明實(shí)施例還提供一種顯示裝置，包括顯示面板，所述顯示面板采用本發(fā)明提供的上述顯示面板。
[0081]本發(fā)明實(shí)施例提供的顯示裝置，可以避免出現(xiàn)柵極110和源極114、漏極115之間短路，以及由此而引發(fā)的不良。
[0082]可以理解的是，以上實(shí)施方式僅僅是為了說(shuō)明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種陣列基板，包括基板以及薄膜晶體管、公共電極、像素電極、數(shù)據(jù)線和公共電極線，其特征在于，所述薄膜晶體管包括柵極、有源層、保護(hù)層和刻蝕阻擋層，所述有源層和保護(hù)層同層設(shè)置，且彼此分離； 所述刻蝕阻擋層中設(shè)有:與所述有源層對(duì)應(yīng)的源極孔和漏極孔；與所述保護(hù)層對(duì)應(yīng)且位于數(shù)據(jù)線之外的保護(hù)孔；與所述公共電極和公共電極線對(duì)應(yīng)的連接孔； 所述保護(hù)孔與所述連接孔之間的距離小于所述連接孔與所述源極孔、漏極孔之間的距離，和/或，所述保護(hù)孔的直徑小于所述源極孔、漏極孔的直徑。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述保護(hù)層的面積小于所述有源層的面積。
3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，每個(gè)薄膜晶體管中，設(shè)置在所述刻蝕阻擋層中的源極孔的數(shù)量為多個(gè)。
4.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，每個(gè)薄膜晶體管中，設(shè)置在所述刻蝕阻擋層中的保護(hù)孔的數(shù)量為一個(gè)或多個(gè)。
5.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，每個(gè)薄膜晶體管中，設(shè)置在所述刻蝕阻擋層中的保護(hù)孔的數(shù)量為2?5個(gè)。
6.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述源極孔、漏極孔和保護(hù)孔貫穿所述刻蝕阻擋層。
7.—種陣列基板的制備方法，其特征在于，包括: 制備包括柵極、有源層、保護(hù)層和刻蝕阻擋層的薄膜晶體管的步驟；所述有源層和保護(hù)層同層設(shè)置，且彼此分離； 制備公共電極和像素電極的步驟； 制備數(shù)據(jù)線和公共電極線的步驟； 在所述刻蝕阻擋層中制備與所述有源層對(duì)應(yīng)的源極孔和漏極孔，與所述保護(hù)層對(duì)應(yīng)且位于數(shù)據(jù)線之外的保護(hù)孔，與所述公共電極和公共電極線對(duì)應(yīng)的連接孔的步驟；所述保護(hù)孔與所述連接孔之間的距離小于所述連接孔與所述源極孔、漏極孔之間的距離，和/或，所述保護(hù)孔的直徑小于所述源極孔、漏極孔的直徑。
8.—種顯示面板，包括陣列基板、彩膜基板以及設(shè)置在所述陣列基板和彩膜基板之間的液晶層，其特征在于，所述陣列基板采用權(quán)利要求1?6任意一項(xiàng)所述的陣列基板。
9.一種顯示裝置，包括顯示面板，其特征在于，所述顯示面板采用權(quán)利要求8所述的顯示面板。
【文檔編號(hào)】G02F1/1333GK104317089SQ201410582229
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2014年10月27日 優(yōu)先權(quán)日:2014年10月27日
【發(fā)明者】馮偉, 田廣彥, 楊海鵬, 蔣學(xué)兵, 馬小葉 申請(qǐng)人:合肥鑫晟光電科技有限公司, 京東方科技集團(tuán)股份有限公司