陣列基板及制作方法
【專利摘要】本發(fā)明提供一種陣列基板，所述陣列基板包括基層，所述基層內(nèi)設(shè)有多條相互平行的信號線及對應(yīng)每一條信號線的相互平行的測試走線，所述測試走線與所述多條信號線位于所述基層的不同表層且交叉排列，所述測試走線一端連接所述對應(yīng)的信號線，另一端連接有測試點，每一條所述信號線連接有一接地點。本發(fā)明還提供一種陣列基板制作方法。
【專利說明】陣列基板及制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示技術(shù)，特別涉及一種陣列基板及制作方法。

【背景技術(shù)】
[0002]液晶顯示裝置(Liquid Crystal Display ;簡稱:LCD)是通過控制在液晶面板上陣列排列的液晶像素的光透過率來顯示各種畫面。一般把驅(qū)動液晶面板用的驅(qū)動芯片壓接在薄膜晶體管液晶顯示裝置(Thin Film Transistor Liquid Crystal Display ;簡稱:TFTLCD)面板上。其中，陣列基板在制造過程中形成多條信號線，在切割陣列基板形成TFT陣列基板前或者向液晶顯示面板上安裝驅(qū)動電路模塊之前，需要對陣列基板信號等進行電性測試，以檢出不能正常工作的陣列基板，常用的檢測方法是在陣列基板的非顯示區(qū)域設(shè)置有測試走線與測試點連接，對測試點加電壓進行測試陣列基板信號線等是否正常。但是在陣列基板干蝕刻過程中玻璃表面產(chǎn)生靜電勢不可避免的，而設(shè)置在非顯示區(qū)域的測試走線必定與信號線會產(chǎn)生交叉的情況，因此靜電在走線交叉位置容易產(chǎn)生靜電損壞，造成走線短路現(xiàn)象而無法進行測試。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種陣列基板，以解決陣列基板在制造過程中交叉走線之間產(chǎn)生的靜電造成短路的技術(shù)問題。
[0004]本發(fā)明還提供一種陣列基板的制作方法。
[0005]提供一種陣列基板，所述陣列基板包括基層，所述基層內(nèi)設(shè)有多條相互平行的信號線及對應(yīng)每一條信號線的相互平行的測試走線，所述測試走線與所述多條信號線位于所述基層的不同表層且交叉排列，所述測試走線一端連接所述對應(yīng)的信號線，另一端連接有測試點，每一條所述信號線連接有一接地點。
[0006]其中，所述信號線與所對應(yīng)的測試走線通過信號線的過孔與所述測試走線的過孔連接。
[0007]其中，所述信號線的過孔與所述測試走線的過孔通過導電連接層連接。
[0008]其中，所述信號線為掃描線或者數(shù)據(jù)線。
[0009]其中，所述基層上還依次疊加設(shè)置有第一金屬層、絕緣層、半導體層、第二金屬層及保護層，所述信號線設(shè)于述第一金屬層上，所述測試走線設(shè)于所述第二金屬層上，所述測試點及接地點位于所述基層邊緣。
[0010]提供一種陣列基板制作方法，該方法包括步驟，提供一基層，
[0011]所述基層內(nèi)形成有多條相互平行的信號線及對應(yīng)每一條信號線的相互平行的測試走線；其中，所述測試走線與所述多條信號線位于所述基層內(nèi)的不同表層且交叉排列，使所述測試走線一端連接所述對應(yīng)的信號線，并且在所述測試走線的另一端設(shè)置測試點；
[0012]在每一條所述信號線上設(shè)置一接地點；
[0013]對所述基層進行蝕刻，其中，需要提供一蝕刻機，蝕刻機設(shè)有接地探針；
[0014]在蝕刻過程中所述接地探針與所述接地點連接。
[0015]其中，所述陣列基板提供一基層的步驟中，還包括在所述基層上依次形成第一金屬層、絕緣層、半導體層、第二金屬層及保護層，所述信號線位于第一金屬層，所述測試走線位于第二金屬層。
[0016]其中，所述對基層蝕刻的步驟中，通過所述蝕刻機對所述絕緣層及半導體層進行蝕刻。
[0017]其中，所述陣列基板制作方法還包括步驟:在對半導體蝕刻后的基層上形成鈍化層，再對鈍化層進行過孔蝕刻，同時所述接地探針與所述接地點連接。
[0018]其中，所述信號線設(shè)有貫穿第一金屬層的過孔，所述測試走線有貫穿第二金屬層的過孔，所述絕緣層及半導體層形成有連接所述信號線的過孔與所述測試走線的過孔的通孔，導電連接層連接所述信號線的過孔與所述測試走線的過孔的通孔。
[0019]本發(fā)明的陣列基板在信號線上設(shè)置接地點，在對陣列基板進行蝕刻時，由于物理轟擊基層的玻璃基板表面進行蝕刻時，玻璃基板表面聚集大量電荷，容易在信號線與所述測試走線交叉位置產(chǎn)生造成靜電釋放，而通過設(shè)置在蝕刻機上的探針與所述接地點連接，將所述靜電及時弓I導接地，起到了釋放靜電的作用，避免了大量的電荷產(chǎn)生的靜電破壞。

【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0021]圖1是本發(fā)明實施例的陣列基板信號線與測試走線分布示意圖。
[0022]圖2是本發(fā)明實施例的陣列基板制作方法流程圖。

【具體實施方式】
[0023]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0024]請參閱圖1本發(fā)明佳實施方式提供一種陣列基板，所述陣列基板的基層內(nèi)設(shè)有多條相互平行的信號線D及對應(yīng)每一條信號線D的相互平行的測試走線R ;所述測試走線R與所述多條信號線D位于所述陣列基板的不同表層且交叉排列；所述測試走線R —端連接所述對應(yīng)的信號線D，另一端連接有測試點17，每一條所述信號線D連接有一接地點18。
[0025]本實施例中，所述陣列基板上分為顯示區(qū)域及非顯示區(qū)域，通過切割技術(shù)將顯示區(qū)域與所述非顯示區(qū)域分離形成液晶顯示器的TFT陣列基板。所述信號線為掃描線或者數(shù)據(jù)線，用于傳輸信號。所述測試點17及所述接地點18設(shè)置于所述非顯示區(qū)域外圍。所述接地點18用于將信號線與測試走線交界處產(chǎn)生的靜電傳導出基板外。
[0026]本發(fā)明的陣列基板在信號線上設(shè)置接地點17，在對陣列基板進行半導體層蝕刻時，由于物理轟擊基層的玻璃基板表面進行蝕刻時，玻璃基板表面聚集大量電荷，容易在信號線D與所述測試走線R交叉位置產(chǎn)生造成靜電釋放，而通過設(shè)置在蝕刻機上的探針與所述接地點17連接，將所述靜電及時引導接地，起到了釋放靜電的作用，避免了大量的電荷產(chǎn)生的靜電破壞。
[0027]請參閱圖2，進一步的，所述陣列基板還包括依此疊加設(shè)置的第一金屬層、絕緣層、半導體層、第二金屬層及保護層，所述信號線D位于所述第一金屬層上，所述測試走線R位于所述第二金屬層上。本實施例中，所述第一金屬層為柵極。第二金屬層圖案化后可形成源極及漏極。
[0028]進一步的，所述信號線D與所對應(yīng)的測試走線R通過信號線D的過孔與所述測試走線R的過孔連接。其中，信號線的過孔為第一過孔，其貫穿第一金屬層。所述測試走線過孔為第二過孔且貫穿第二金屬層，所述絕緣層及半導體層形成有連接所述第一過孔與所述第二過孔的通孔。
[0029]更進一步的，所述信號線的過孔與所述測試走線的過孔通過導電連接層連接，SP所述第一過孔與所述第二過孔及通孔通過導電連接層連接。所述導電層為ITO或者ΙΖ0。
[0030]本發(fā)明還提供一種陣列基板制作方法，該方法包括步驟:
[0031]步驟SI，提供一基層，所述基層內(nèi)形成多條相互平行的信號線及對應(yīng)每一條信號線的相互平行的測試走線；其中，所述測試走線與所述多條信號線位于所述基層內(nèi)的不同表層且交叉排列；所述測試走線一端連接所述對應(yīng)的信號線，并且在所述測試走線的另一端設(shè)置測試點；
[0032]S2，在每一條所述信號線上設(shè)置一接地點；
[0033]S3，對所述基層進行蝕刻，其中，需要提供一蝕刻機，蝕刻機設(shè)有接地探針；
[0034]S4,在蝕刻過程中所述接地探針與所述接地點連接。
[0035]進一步的，在SI步驟中，還包括步驟Sll:提供透明基層，在透明基層上形成第一金屬層。所述第一金屬層由柵極金屬薄膜采用磁控濺射的方法來制備，電極材料根據(jù)不同的器件結(jié)構(gòu)和工藝要求可以進行選擇，通常被采用的柵線金屬有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo疊成結(jié)構(gòu)的電極、Cu以及金屬鈦及其合金等。之后，通過濕法刻蝕的方式對膜進行構(gòu)圖工藝。其中，信號線位于第一金屬層并設(shè)有貫穿第一金屬層的過孔。
[0036]步驟S12:在所述第一金屬層上形成絕緣層。通過工藝成膜前清洗(Pre-clean)，通過等離子體增強化學汽相淀積(PECVD)法，在第一金屬層上制備絕緣層，其材料應(yīng)用比較廣泛，如二氧化娃(Si02)薄膜，氮化娃薄膜(SiNx),氮氧化娃薄膜(S1xNy),氧化招(A1203)薄膜，T1x薄膜以及復(fù)合的多層結(jié)構(gòu)的薄膜。然后對絕緣層進行表面處理。
[0037]步驟S13:在絕緣層上形成半導體層。
[0038]步驟S14:在半導體層上通過濕蝕形成第二金屬層并對第二金屬層進行構(gòu)圖工藝并露出溝道處半導體。
[0039]然后通過干法蝕刻對第二金屬層及半導體進行構(gòu)圖工藝，即進行所述的步驟S3及S4。其中源極和漏極圖形化。
[0040]進一步的，陣列基板制作方法還包括步驟S5:在蝕刻后的基板上形成鈍化層并過孔工藝，在源極和漏極圖形化之后，在整個平面形成一層鈍化層，通常需要用如Si0x、SiNx，S1xNy, A1203、T1x等無機絕緣材料，也可以采用有機絕緣層，如樹脂材料和亞克力系材料，在鈍化層形成之后進行過孔的刻蝕工藝，形成的過孔用于將之后形成的像素電極與漏極接觸。
[0041]進一步的，陣列基板制作方法還包括S6:像素電極層的形成及構(gòu)圖。在過孔形成之后，形成像素電極層，并通過濕法刻蝕的方法對其進行構(gòu)圖工藝，其材料現(xiàn)在廣為采用的銦錫氧化物，最終形成陣列基板。
[0042]所述陣列基板制作方法中，在對半導體進行干蝕刻及對鈍化層過孔工藝時，將蝕刻機的探針與所述接地點17連接，實現(xiàn)在制程中釋放基板表層電荷聚集產(chǎn)生的靜電，避免靜電損壞走線而無法進行測試。
[0043]以上所揭露的僅為本發(fā)明較佳實施例而已，當然不能以此來限定本發(fā)明之權(quán)利范圍，本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例的全部或部分流程，并依本發(fā)明權(quán)利要求所作的等同變化，仍屬于發(fā)明所涵蓋的范圍。
【權(quán)利要求】
1.一種陣列基板，其特征在于，所述陣列基板包括基層，所述基層內(nèi)設(shè)有多條相互平行的信號線及對應(yīng)每一條信號線的相互平行的測試走線，所述測試走線與所述多條信號線位于所述基層的不同表層且交叉排列，所述測試走線一端連接所述對應(yīng)的信號線，另一端連接有測試點，每一條所述信號線連接有一接地點。
2.如權(quán)利要求1所述的陣列基板，其特征在于，所述信號線與所對應(yīng)的測試走線通過信號線的過孔與所述測試走線的過孔連接。
3.如權(quán)利要求2所述的陣列基板，其特征在于，所述信號線的過孔與所述測試走線的過孔通過導電連接層連接。
4.如權(quán)利要求1所述的陣列基板，其特征在于，所述信號線為掃描線或者數(shù)據(jù)線。
5.如權(quán)利要求1-4所述的陣列基板，其特征在于，所述基層上還依次疊加設(shè)置有第一金屬層、絕緣層、半導體層、第二金屬層及保護層，所述信號線設(shè)于述第一金屬層上，所述測試走線設(shè)于所述第二金屬層上，所述測試點及接地點位于所述基層邊緣。
6.一種陣列基板制作方法，其特征在于，該方法包括步驟，提供一基層， 所述基層內(nèi)形成有多條相互平行的信號線及對應(yīng)每一條信號線的相互平行的測試走線；其中，所述測試走線與所述多條信號線位于所述基層內(nèi)的不同表層且交叉排列，使所述測試走線一端連接所述對應(yīng)的信號線，并且在所述測試走線的另一端設(shè)置測試點； 在每一條所述信號線上設(shè)置一接地點； 對所述基層進行蝕刻，其中，需要提供一蝕刻機，蝕刻機設(shè)有接地探針； 在蝕刻過程中所述接地探針與所述接地點連接。
7.如權(quán)利要求6所述陣列基板制作方法，其特征在于，所述陣列基板提供一基層的步驟中，還包括在所述基層上依次形成第一金屬層、絕緣層、半導體層、第二金屬層及保護層，所述信號線位于第一金屬層，所述測試走線位于第二金屬層。
8.如權(quán)利要求7所述的陣列基板制作方法，其特征在于，所述對基層蝕刻的步驟中，通過所述蝕刻機對所述絕緣層及半導體層進行蝕刻。
9.如權(quán)利要求8所述的陣列基板制作方法，其特征在于，所述陣列基板制作方法還包括步驟:在對半導體蝕刻后的基層上形成鈍化層，再對鈍化層進行過孔蝕刻，同時所述接地探針與所述接地點連接。
10.如權(quán)利要求7所述的陣列基板制作方法，其特征在于，所述信號線設(shè)有貫穿第一金屬層的過孔，所述測試走線有貫穿第二金屬層的過孔，所述絕緣層及半導體層形成有連接所述信號線的過孔與所述測試走線的過孔的通孔，導電連接層連接所述信號線的過孔與所述測試走線的過孔的通孔。
【文檔編號】G02F1/1362GK104133333SQ201410351673
【公開日】2014年11月5日 申請日期:2014年7月22日 優(yōu)先權(quán)日:2014年7月22日
【發(fā)明者】付延峰 申請人:深圳市華星光電技術(shù)有限公司