像素結(jié)構(gòu)及其制作方法
【專利摘要】一種像素結(jié)構(gòu)，包括一薄膜晶體管元件。薄膜晶體管元件包括一第一連接電極、一第二連接電極、一氧化物半導(dǎo)體通道層、一柵極絕緣層、一柵極、一介電層、一源極與一漏極。氧化物半導(dǎo)體通道層的兩側(cè)分別部分覆蓋第一連接電極的上表面與第二連接電極的上表面。柵極設(shè)置于柵極絕緣層上。介電層設(shè)置于柵極與柵極絕緣層上，柵極絕緣層與該介電層具有一第一接觸洞至少部分暴露出第一連接電極的上表面，與一第二接觸洞至少部分暴露出第二連接電極的上表面。源極經(jīng)由第一接觸洞與第一連接電極電性連接，且漏極經(jīng)由第二接觸洞與第二連接電極電性連接。
【專利說(shuō)明】像素結(jié)構(gòu)及其制作方法
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明是關(guān)于一種像素結(jié)構(gòu)及其制作方法，尤指一種利用連接電極連接源極/漏極與氧化物半導(dǎo)體通道層的像素結(jié)構(gòu)及其制作方法。
【【背景技術(shù)】】
[0002]薄膜晶體管(thin film transistor, TFT)元件是一種廣泛應(yīng)用于顯示器的半導(dǎo)體元件，例如應(yīng)用在液晶顯示器(liquid crystal display panel, IXD)、有機(jī)發(fā)光二極管顯不器(organic light emitting diode display panel, OLED)及電子紙(electronicpaper, E-paper)等顯示器。薄膜晶體管元件的電子遷移率(mobility)直接影響到薄膜晶體管元件的切換速度，因此對(duì)于顯示畫(huà)面品質(zhì)有很大的影響。
[0003]目前顯示器業(yè)界使用的薄膜晶體管元件可根據(jù)使用的半導(dǎo)體層材料來(lái)做區(qū)分，包括非晶娃薄膜晶體管(amorphous silicon TFT, a-Si TFT)元件、多晶娃薄膜晶體管(polysilicon TFT)元件以及氧化物半導(dǎo)體薄膜晶體管(oxide semiconductor TFT)元件。非晶硅薄膜晶體管元件受限于使用非晶硅半導(dǎo)體材料，因此其電子遷移率較低(目前非晶硅薄膜晶體管元件的電子遷移率約在Icm2/Vs以內(nèi))，故無(wú)法滿足目前可見(jiàn)的未來(lái)更高規(guī)格顯示器的需求。多晶硅薄膜晶體管受惠于其多晶硅材料的特性，于電子遷移率上有大幅的改善(多晶硅薄膜晶體管的電子遷移率最佳約可達(dá)100cm2/Vs)。然而多晶硅薄膜晶體管元件的制程復(fù)雜(相對(duì)地成本提升)，且于大尺寸面板應(yīng)用時(shí)會(huì)有結(jié)晶程度均勻性不佳的問(wèn)題存在，故目前多晶硅薄膜晶體管元件仍以小尺寸面板應(yīng)用為主。氧化物半導(dǎo)體薄膜晶體管元件則是應(yīng)用近年來(lái)新崛起的氧化物半導(dǎo)體材料，此類材料一般為非晶相(amorphous)結(jié)構(gòu)，沒(méi)有應(yīng)用于大尺寸面板上均勻性不佳的問(wèn)題，且可利用多種方式成膜，例如濺鍍(sputter)、旋涂(spin-on)以及印刷(printing)等方式，因此在制程上較非晶娃薄膜晶體管元件更有制程簡(jiǎn)化的彈性。氧化物半導(dǎo)體薄膜晶體管元件的電子遷移率一般可較非晶硅薄膜晶體管高10倍以上(氧化物半導(dǎo)體薄膜晶體管的電子遷移率大體上介于10cm2/Vs到50cm2/Vs之間)，此程度已可滿足目前可見(jiàn)的未來(lái)高規(guī)格顯示器的需求。
[0004]然而，在氧化物半導(dǎo)體薄膜晶體管元件中，源極/漏極與氧化物半導(dǎo)體層間的接觸阻抗若過(guò)大，將使得薄膜晶體管元件的效能降低且無(wú)法有效發(fā)揮其高電子遷移率的特性，故有必要降低氧化物半導(dǎo)體層與源極電極/漏極電極間的接觸阻抗，以使得氧化物半導(dǎo)體薄膜晶體管元件展現(xiàn)高電子遷移率的特性。
【
【發(fā)明內(nèi)容】
】
[0005]本發(fā)明的目的的一在于提供一種像素結(jié)構(gòu)及其制作方法，以提升像素結(jié)構(gòu)的薄膜晶體管元件的元件特性。
[0006]本發(fā)明的一實(shí)施例提供一種像素結(jié)構(gòu)，包括一基板、一薄膜晶體管元件、一第一保護(hù)層以及一第一像素電極。薄膜晶體管元件設(shè)置于基板上，且薄膜晶體管元件包括一第一連接電極、一第二連接電極、 一氧化物半導(dǎo)體通道層、一柵極絕緣層、一柵極、一介電層、一源極與一漏極。第一連接電極與第二連接電極設(shè)置于基板上。氧化物半導(dǎo)體通道層的兩側(cè)分別部分覆蓋第一連接電極的上表面與第二連接電極的上表面。柵極絕緣層設(shè)置于基板上并覆蓋氧化物半導(dǎo)體通道層、第一連接電極與第二連接電極。柵極設(shè)置于柵極絕緣層上。介電層設(shè)置于柵極與柵極絕緣層上，其中柵極絕緣層與介電層具有一第一接觸洞至少部分暴露出第一連接電極的上表面，以及一第二接觸洞至少部分暴露出第二連接電極的上表面。源極與漏極設(shè)置于介電層上，其中源極經(jīng)由第一接觸洞與第一連接電極電性連接，且漏極經(jīng)由第二接觸洞與第二連接電極電性連接。第一保護(hù)層設(shè)置于介電層上，其中第一保護(hù)層具有一第三接觸洞，至少部分暴露出漏極。第一像素電極設(shè)置于第一保護(hù)層上，其中第一像素電極經(jīng)由第三接觸洞與薄膜晶體管元件的漏極電性連接。
[0007]本發(fā)明的另一實(shí)施例提供一種制作像素結(jié)構(gòu)的方法，包括下列步驟。提供一基板。于基板上形成一第一圖案化導(dǎo)電層，其中第一圖案化導(dǎo)電層包括一第一連接電極與一第二連接電極。于基板上形成一氧化物半導(dǎo)體通道層，并使氧化物半導(dǎo)體通道層的兩側(cè)分別部分覆蓋第一連接電極的一上表面與第二連接電極的上表面。于基板上形成一柵極絕緣層，其中柵極絕緣層覆蓋氧化物半導(dǎo)體通道層、第一連接電極與第二連接電極。于柵極絕緣層上形成一第二圖案化導(dǎo)電層，其中第二圖案化導(dǎo)電層包括一柵極。于柵極與柵極絕緣層上形成一介電層，并于介電層與柵極絕緣層中形成一第一接觸洞至少部分暴露出第一連接電極，以及一第二接觸洞至少部分暴露出第二連接電極。于介電層上形成一第三圖案化導(dǎo)電層，其中第三圖案化導(dǎo)電層包括一源極與一漏極，源極經(jīng)由第一接觸洞與第一連接電極電性連接，且漏極經(jīng)由第二接觸洞與第二連接電極電性連接。于介電層上形成一第一保護(hù)層，其中第一保護(hù)層具有一第三接觸洞，至少部分暴露出漏極。于第一保護(hù)層上形成一第一像素電極，其中第一像素電極經(jīng)由第三接觸洞與薄膜晶體管元件的漏極電性連接。
[0008]本發(fā)明的像素結(jié)構(gòu)利用連接電極連接源極/漏極與氧化物半導(dǎo)體通道層，可以有效避免源極/漏極直接與氧化物半導(dǎo)體通道層接觸的缺點(diǎn)，有效提升薄膜晶體管元件的元件特性。
【【專利附圖】

【附圖說(shuō)明】】
[0009]圖1至圖6繪示了本發(fā)明的第一實(shí)施例的`制作像素結(jié)構(gòu)的示意圖。
圖7至圖9繪示了本發(fā)明的第二實(shí)施例的制作像素結(jié)構(gòu)的示意圖。
圖10繪示了本發(fā)明的第二實(shí)施例的變化實(shí)施例的制作像素結(jié)構(gòu)的示意圖。
圖11繪示了本發(fā)明的一對(duì)照實(shí)施例的像素結(jié)構(gòu)的示意圖。
圖12繪示了本發(fā)明的對(duì)照實(shí)施例的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓Ve與漏極電流Id的關(guān)系圖。
圖13繪示了本發(fā)明的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓Ve與漏極電流Id的關(guān)系圖。
【符號(hào)說(shuō)明】
[0010]10 基板
12緩沖層
14第一圖案化導(dǎo)電層
141第一連接電極142第二連接電極
143儲(chǔ)存電容下電極
16氧化物半導(dǎo)體通道層141A上表面
142A上表面
18保護(hù)圖案20柵極絕緣層
22第二圖案化導(dǎo)電層
G柵極
221儲(chǔ)存電容上電極
Cst儲(chǔ)存電容元件
24介電層THl第一接觸洞TH2第二接觸洞
25第一保護(hù)薄膜
26第三圖案化導(dǎo)電層S源極
D漏極
TFT薄膜晶體管元件
28第一保護(hù)層
TH3第三接觸洞
40顯示元件
30第一像素電極
32第二保護(hù)層
32A開(kāi)口
34顯示介質(zhì)層
36第二像素電極
50像素結(jié)構(gòu)
13金屬層
15圖案化金屬氧化物半導(dǎo)體層
17第二保護(hù)薄膜60像素結(jié)構(gòu)
60’像素結(jié)構(gòu)
70像素結(jié)構(gòu)
19保護(hù)薄膜Vg 柵極電壓Id 漏極電流Vd 漏極電壓【【具體實(shí)施方式】】
[0011]為使熟悉本發(fā)明所屬【技術(shù)領(lǐng)域】的一般技藝者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的較佳實(shí)施例，并配合所附圖式，詳細(xì)說(shuō)明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。
[0012]請(qǐng)參考圖1至圖6。圖1至圖6繪示了本發(fā)明的第一實(shí)施例的制作像素結(jié)構(gòu)的示意圖。如圖1所示，首先提供基板10?；?0可為透明基板，且其可為硬質(zhì)基板或可撓式基板例如玻璃基板、石英基板或塑膠基板，但不以此為限。接著，可選擇性地于基板10上形成一緩沖層12。緩沖層12可具有絕緣特性，且其材料可為無(wú)機(jī)絕緣材料例如氧化硅、氮化硅或氮氧化硅，或有機(jī)絕緣材料，但不以此為限。此外，緩沖層12可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。隨后，于基板10上形成一第一圖案化導(dǎo)電層14,若緩沖層12存在,貝U第一圖案化導(dǎo)電層14是形成于緩沖層12上。第一圖案化導(dǎo)電層14包括一第一連接電極141與一第二連接電極142。第一圖案化導(dǎo)電層14的阻值實(shí)質(zhì)上例如可小于20Ω/□ (20 Ω/square),但不以此為限。第一圖案化導(dǎo) 電層14的材料可包括金屬氧化物導(dǎo)電材料例如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋁鋅(AZO)、氧化鋁銦、氧化銦(InO)、氧化鎵(gallium oxide, GaO)或其它金屬氧化物導(dǎo)電材料、金屬材料例如鑰(Mo)、鈦(Ti)或其它金屬材料，金屬合金例如氮化鑰(MoN)，、上述材料的組合，或者其它具有低阻值的導(dǎo)電材料，此外，第一圖案化導(dǎo)電層14可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)，但不以此為限。也就是說(shuō)，第一連接電極141與第二連接電極142可為金屬氧化物導(dǎo)電電極、金屬電極或其它低阻值的導(dǎo)電電極。第一圖案化導(dǎo)電層14可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)，且其材料可包括單一種材料或多種材料。在本實(shí)施例中，第一圖案化導(dǎo)電層14可另包括一儲(chǔ)存電容下電極143。
[0013]如圖2所示，接著于基板10上形成一氧化物半導(dǎo)體通道層16，并使氧化物半導(dǎo)體通道層16的兩側(cè)分別部分覆蓋第一連接電極141的上表面141A與第二連接電極142的上表面142A，并部分暴露出第一連接電極141的上表面141A與第二連接電極142的上表面142A。氧化物半導(dǎo)體通道層16的厚度范圍例如可介于約200埃(A)到1000埃，但不以此為限。氧化物半導(dǎo)體通道層16的材料可包括例如氧化銦鎵鋅(indium gallium zincoxide, IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化銦錫(indium tin oxide, ITO)、氧化鋅(zinc oxide, ZnO)、氧化銦(indium oxide, InO)、(indium tin zinc oxide, ΙΤΖ0)、氧化嫁(gallium oxide, GaO)或其它合適的氧化物半導(dǎo)體材料。氧化物半導(dǎo)體通道層16可具有非晶相(amorphous)結(jié)構(gòu)，且其可利用例如濺鍍、旋涂、印刷或其它適合的方式形成。另外，第一圖案化導(dǎo)電層14的厚度范圍例如可約介于50埃與1000埃之間，較佳可約介于200埃與500埃之間，但不以此為限。第一圖案化導(dǎo)電層14的厚度越大，則阻值越低，
但是對(duì)于薄膜覆蓋狀況將較差，因此在上述適當(dāng)?shù)暮穸确秶鷥?nèi)，氧化物半導(dǎo)體通道層16在與第一連接電極141以及第二連接電極142的重疊部分可具有良好的覆蓋狀況。在本實(shí)施例中，可選擇性地于氧化物半導(dǎo)體通道層16上形成一保護(hù)圖案18，用以保護(hù)氧化物半導(dǎo)體通道層16。保護(hù)圖案18的材料可具有絕緣特性，其材料可為無(wú)機(jī)絕緣材料例如氧化硅、氮化硅或氮氧化硅，或有機(jī)絕緣材料，但不以此為限。另外，保護(hù)圖案18與氧化物半導(dǎo)體通道層16，較佳地，可利用同一道圖案化制程形成，因此不需增加額外的圖案化制程。也就是說(shuō)，保護(hù)圖案18與氧化物半導(dǎo)體通道層16為同一輪廓，則保護(hù)圖案18的正投影面積實(shí)質(zhì)上相等于氧化 物半導(dǎo)體通道層16的正投影面積。
[0014]如圖3所示，隨后于基板10上形成一柵極絕緣層20。柵極絕緣層20覆蓋氧化物半導(dǎo)體通道層16、第一連接電極141與第二連接電極142，且若保護(hù)圖案18存在，則柵極絕緣層20亦會(huì)覆蓋保護(hù)圖案18。柵極絕緣層20的材料可為無(wú)機(jī)絕緣材料例如氧化硅、氮化硅或氮氧化硅，或有機(jī)絕緣材料，但不以此為限。柵極絕緣層20可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。接著，于柵極絕緣層20上形成一第二圖案化導(dǎo)電層22，其中，第二圖案化導(dǎo)電層22包括一柵極G，實(shí)質(zhì)上對(duì)應(yīng)于氧化物半導(dǎo)體通道層16。第二圖案化導(dǎo)電層22的材料可包括氧化銦錫(indium tin oxide, ITO)、金屬例如招、鈦/招/鈦、鑰、鑰/招/鑰、上述金屬組成的合金或其它適合的金屬或合金，但不以此為限。此外，第二圖案化導(dǎo)電層22可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。在本實(shí)施例中，第二圖案化導(dǎo)電層22可另包括一儲(chǔ)存電容上電極221，其中儲(chǔ)存電容上電極221與第一圖案化導(dǎo)電層14的儲(chǔ)存電容下電極143在垂直投影方向上至少部分重疊，以使得儲(chǔ)存電容上電極221、儲(chǔ)存電容下電極143及夾設(shè)于儲(chǔ)存電容上電極221與儲(chǔ)存電容下電極143之間的柵極絕緣層20構(gòu)成一儲(chǔ)存電容元件Cst。
[0015]如圖4所示，接著于柵極G與柵極絕緣層20上形成一介電層24，并于介電層24與柵極絕緣層20中形成一第一接觸洞THl至少部分暴露出第一連接電極141的上表面141Α，以及一第二接觸洞ΤΗ2至少部分暴露出第二連接電極142的上表面142Α。介電層24可具有一平坦化表面，以利后續(xù)膜層的形成。介電層24的材料可為有機(jī)介電材料或無(wú)機(jī)介電材料，且介電層24可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。在本實(shí)施例中，可選擇性地于介電層24上形成一第一保護(hù)薄膜25。第一保護(hù)薄膜25較有絕緣特性，其材料可為例如氧化鋁(AlOx)，但不以此為限而可為其它適合的絕緣材料。此外，保護(hù)薄膜25與介電層24可利用同一道圖案化制程形成，因此不需增加額外的圖案化制程。
[0016]如圖5所示，接著于介電層24上形成一第三圖案化導(dǎo)電層26。第三圖案化導(dǎo)電層26包括一源極S與一漏極D，其中源極S經(jīng)由第一接觸洞THl與第一連接電極141的上表面141Α接觸并電性連接，且漏極D經(jīng)由第二接觸洞ΤΗ2與第二連接電極142的上表面142Α接觸并電性連接，以制作出本實(shí)施例的薄膜晶體管元件TFT。因此，漏極D與第二連接電極142構(gòu)成一個(gè)完整的漏極D，且第二連接電極142可視為漏極D的延伸部，而源極S與第一連接電極141構(gòu)成一個(gè)完整的源極S，且第一連接電極141可視為源極S的延伸部。其中，漏極D及源極S皆不接觸氧化物半導(dǎo)體通道層16。第三圖案化導(dǎo)電層26的材料可包括透明導(dǎo)電材料，例如:氧化銦錫(indium tinoxide, ITO)等等、不透明導(dǎo)電材料,例如:金屬例如鋁、鈦/鋁/鈦、鑰、鑰/鋁/鑰、上述金屬組成的合金或其它適合的金屬或合金，但不以此為限。此外，第三圖案化導(dǎo)電層26可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。隨后，于介電層24上形成一第一保護(hù)層28，其中第一保護(hù)層28具有一第三接觸洞ΤΗ3，至少部分暴露出漏極D。第一保護(hù)層28的材料可為有機(jī)絕緣材料或無(wú)機(jī)絕緣材料，且第一保護(hù)層28可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。
[0017]如圖6所示，隨后，于第一保護(hù)層28上形成一第一像素電極30以形成本實(shí)施例像素結(jié)構(gòu)50，其中第一像素電極30經(jīng)由第三接觸洞ΤΗ3與薄膜晶體管元件TFT的漏極D電性連接。在本實(shí)施例中，像素結(jié)構(gòu)50是應(yīng)用于有機(jī)電激發(fā)光顯示面板，因此更可進(jìn)一步包括下列步驟。于第一保護(hù)層28上形成一第二保護(hù)層32，其中，第二保護(hù)層32具有一開(kāi)口32Α，至少部分暴露出第一像素電極30。第二保護(hù)層32的材料可為有機(jī)絕緣材料或無(wú)機(jī)絕緣材料，且第二保護(hù)層32可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。之后，于第二保護(hù)層32的開(kāi)口 32Α內(nèi)形成一顯不介質(zhì)層34,其中，顯不介質(zhì)層34為一有機(jī)電激發(fā)光層。最后，于顯不介質(zhì)層34上形成一第二像素電極36。第一像素電極30與第二像素電極36可分別作為例如陽(yáng)極與陰極，并與顯示介質(zhì)層34形成顯示元件40，其中，顯示元件40為一有機(jī)電激發(fā)光元件例如有機(jī)發(fā)光二極管元件。第一像素電極30與第二像素電極36的其中一者為穿透電極，而另一者可為反射電極或穿透電極。例如，若顯示元件40是上發(fā)光型顯示元件，則第一像素電極30為反射電極，而第二像素電極36為穿透電極；若顯示元件40是底發(fā)光型顯示元件，則第一像素電極30為穿透電極，而第二像素電極36為反射電極；若顯示元件40是雙面發(fā)光型顯示元件，則第一像素電極30與第二像素電極36可均為穿透電極。此外，第一像素電極30與第二像素電極36之間另可視需要選擇性地形成電洞注入層、電洞傳輸層、電子注入層與電子傳輸層等膜層。
[0018]本實(shí)施例的像素結(jié)構(gòu)50并不限定于應(yīng)用在有機(jī)電激發(fā)光顯示面板上而可應(yīng)用于其它各式自發(fā)光型或非自發(fā)光型顯示面板上，例如液晶顯示面板、電泳顯示面板、電濕潤(rùn)顯示面板或其它各式適合的顯示面板上。若像素結(jié)構(gòu)50欲應(yīng)用在其它類型的顯示面板上，則可選擇其它對(duì)應(yīng)的固態(tài)或液態(tài)膜層例如液晶層、電泳層或親水/疏水混合液體。其中，當(dāng)顯示介質(zhì)層34為非發(fā)光型材料或其它自發(fā)光型材料時(shí)，第二保護(hù)層32與第二像素電極36的其中至少一者，可選擇性不設(shè)置。
[0019]本實(shí)施例的制作像素結(jié)構(gòu)的方法具有下列優(yōu)點(diǎn):
[0020]1.源極S與漏極D是分別經(jīng)由第一連接電極141與第二連接電極142與氧化物半導(dǎo)體通道層16接觸，因此可選用與氧化物半導(dǎo)體通道層16具有較佳接觸的材料，以減少阻值，進(jìn)而增加薄膜晶體管TFT的電子遷移率。
[0021]2.由于源極S與漏極D是分別經(jīng)由第一連接電極141與第二連接電極142與氧化物半導(dǎo)體通道層16接觸，因此第一接觸洞THl與第二接觸洞TH2產(chǎn)生制程偏移，亦不會(huì)產(chǎn)生因?yàn)樵礃OS/漏極D與氧化物半導(dǎo)體通道層16的接觸位置的不對(duì)稱而影響元件特性。
[0022]3.由于第一接觸洞THl與第二接觸洞TH2是暴露第一連接電極141與第二連接電極142，而不是暴露氧化物半導(dǎo)體通道層16，因此氧化物半導(dǎo)體通道層16不會(huì)在蝕刻介電層24與柵極絕緣層20的過(guò)程中受到損傷，且介電層24的材料選擇上不會(huì)受限于其與氧化物半導(dǎo)體通道層16的蝕刻選擇比而具有較大的彈性。
[0023]4.本發(fā)明的制作方法使用三層圖案化導(dǎo)電層(包括第一圖案化導(dǎo)電層14、第二圖案化導(dǎo)電層22與第三圖案化導(dǎo)電層26)的作法相較于已知制作方法使用兩層圖案化導(dǎo)電層的作法具有較大的設(shè)計(jì)彈性。
[0024]5.儲(chǔ)存電容元件Cst是由第一圖案化導(dǎo)電層14以及第二圖案化導(dǎo)電層22所構(gòu)成，可具有較大儲(chǔ)存電容值。
[0025]本發(fā)明的像素結(jié)構(gòu)及其制作方法并不以上述實(shí)施例為限。下文將依序介紹本發(fā)明的其它較佳實(shí)施例的像素結(jié)構(gòu)及其制作方法，且為了便于比較各實(shí)施例的相異處并簡(jiǎn)化說(shuō)明，在下文的各實(shí)施例中使用相同的符號(hào)標(biāo)注相同的元件，且主要針對(duì)各實(shí)施例的相異處進(jìn)行說(shuō)明，而不再對(duì)重復(fù)部分進(jìn)行贅述。
[0026]請(qǐng)參考圖7至圖9。圖7至圖9繪示了本發(fā)明的第二實(shí)施例的制作像素結(jié)構(gòu)的示意圖。本實(shí)施例的第一圖案化導(dǎo)電層14是為金屬氧化物導(dǎo)電層，且其制作方法與第一實(shí)施例不同，而其它步驟與第一實(shí)施例類似，因此下文僅針對(duì)形成第一圖案化導(dǎo)電層14進(jìn)行說(shuō)明。如圖7所示，于基板10上形成一金屬層13，若緩沖層12存在，則金屬層13可形成于緩沖層12上。接著，于金屬層13上形成一圖案化金屬氧化物半導(dǎo)體層15，其中，圖案化金屬氧化物半導(dǎo)體層15的底表面可與金屬層13的頂表面接觸。在本實(shí)施例中，金屬層13的材料可包括例如鋁，但不以此為限。圖案化金屬氧化物半導(dǎo)體層15的材料可包括例如氧化銦鎵鋅(indium gallium zinc oxide, IGZO)或其它合適的氧化物半導(dǎo)體材料。
[0027]如圖8所示，接著對(duì)金屬層13進(jìn)行氧化，使金屬層13與圖案化金屬氧化物半導(dǎo)體層15內(nèi)的氧原子反應(yīng)而形成一金屬氧化物層，同時(shí)圖案化金屬氧化物半導(dǎo)體層15會(huì)因?yàn)檠鹾繙p少而轉(zhuǎn)變成金屬氧化物導(dǎo)電層，其中，金屬氧化物層構(gòu)成一第二保護(hù)薄膜17，可以避免基板10與緩沖層12內(nèi)的雜質(zhì)擴(kuò)散，而金屬氧化物導(dǎo)電層則構(gòu)成第一圖案化導(dǎo)電層14，其可包括第一連接電極141、第二連接電極142以及儲(chǔ)存電容下電極143。舉例而言，在一實(shí)施例中，在金屬層13的材料為鋁，圖案化金屬氧化物半導(dǎo)體層15的材料為氧化銦鎵鋅的情況下，在進(jìn)行氧化之前，鋁的阻值約為85 Ω/ □ (85 Ω/square)，而氧化銦鎵鋅的阻值約為108Ω/口 (IO8 Ω/square);在進(jìn)行氧化之后，會(huì)形成氧化鋁，其阻值約為2χ104Ω/口(2xl04Q/square)，而氧化銦鎵鋅的阻值則下降至小于100Ω/口 (100 Ω/square)。
[0028]如圖9所示，接著再如前述第一實(shí)施例所揭示的方法進(jìn)行后續(xù)制程，即可制作出本實(shí)施例的像素結(jié)構(gòu)60。
[0029]請(qǐng)參考圖10。圖10繪示了本發(fā)明的第二實(shí)施例的變化實(shí)施例的制作像素結(jié)構(gòu)的示意圖。如圖10所示，在本變化實(shí)施例中，于氧化制程之后，進(jìn)一步將第一圖案化導(dǎo)電層14所暴露出的第二保護(hù)薄膜17去除，而僅保留第一圖案化導(dǎo)電層14所覆蓋的第二保護(hù)薄膜17，借此可避免第二保護(hù)薄膜17因?yàn)檠趸煌耆赡墚a(chǎn)生的短路問(wèn)題。接著，再如前述第二實(shí)施例所揭示的方法進(jìn)行后續(xù)制程，即可制作出本實(shí)施例的像素結(jié)構(gòu)60’。
[0030]請(qǐng)參考圖11。圖11繪示了本發(fā)明的一對(duì)照實(shí)施例的像素結(jié)構(gòu)的示意圖。如圖11所示，在本對(duì)照實(shí)施例的像素結(jié)構(gòu)70中，第一接觸洞THl與第二接觸洞TH2直接暴露出氧化物半導(dǎo)體通道層16的頂表面，而源極S與漏極D分別經(jīng)由第一接觸洞THl與第二接觸洞TH2而與氧化物半導(dǎo)體通道層16直接接觸。本對(duì)照實(shí)施例的像素結(jié)構(gòu)70具有下列缺點(diǎn):
[0031]1.源極S/漏極D是直接與氧化物半導(dǎo)體通道層16接觸，而源極S/漏極D與氧化物半導(dǎo)體通道層16的接觸較差。
[0032]2.由于透明的氧化物半導(dǎo)體通道層16是第一層圖案，因此不利于后續(xù)制程的對(duì)位。
[0033]3.在蝕刻介電層24與保護(hù)薄膜19形成第一接觸洞THl與第二接觸洞TH2時(shí)，無(wú)法使用干蝕刻，否則會(huì)造成氧化物半導(dǎo)體通道層16的損傷，且在使用濕蝕刻的情況下也對(duì)介電層24在材料上的選擇造成限制，例如無(wú)法使用利用氫氟酸蝕刻的材料。
[0034]4.儲(chǔ)存電容下電極與氧化物半導(dǎo)體通道層16是由同一層膜層所構(gòu)成，因此必須對(duì)儲(chǔ)存電容下電極施加固定電壓使其維持在反轉(zhuǎn)模式，才能夠維持足夠的電容值。
[0035]5.由于柵極G與氧化物半導(dǎo)體通道層16之間僅具有一層?xùn)艠O絕緣層20，因此無(wú)法獨(dú)立地調(diào)整薄膜晶體管元件的電容值與儲(chǔ)存電容的電容值，故不易同時(shí)形成具有預(yù)定的元件特性的薄膜晶體管元件以及具有高電容值的儲(chǔ)存電容元件。
[0036]6.當(dāng)?shù)谝唤佑|洞THl與第二接觸洞TH2的位置因?yàn)橹瞥唐疃兴茣r(shí)，源極S/漏極D相對(duì)應(yīng)柵極G會(huì)形成不對(duì)稱結(jié)構(gòu)，對(duì)于薄膜晶體管元件的元件特性影響很大。[0037]請(qǐng)?jiān)賲⒖紙D12與圖13。圖12繪示了本發(fā)明的對(duì)照實(shí)施例的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓Ve與漏極電流Id的關(guān)系圖，圖13繪示了本發(fā)明的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓Ve與漏極電流Id的關(guān)系圖，其中，圖示中的實(shí)線與虛線是分別表示由源極S與漏極D所量測(cè)出的結(jié)果。如圖12所示，在不同的漏極電壓Vd下(例如Vd=IOV或Vd=0.1V)，柵極電壓Ve與漏極電流Id的關(guān)系具有明顯的差異，而在相同的漏極電壓Vd下，由源極S與漏極D所量測(cè)出的漏極電流Id也有很顯著的差異，因此顯示了對(duì)照實(shí)施例的薄膜晶體管元件具有不對(duì)稱結(jié)構(gòu)，也造成了其元件特性也不對(duì)稱。如圖13所示，在不同的漏極電壓(Vd)下(例如Vd=IOV或VD=0.1V)，柵極電壓Ve與漏極電流Id的關(guān)系幾乎相同，而在相同的漏極電壓Vd下，由源極S與漏極D所量測(cè)出的漏極電流Id也幾乎無(wú)差異，顯示了本發(fā)明的薄膜晶體管元件具有良好的對(duì)稱性，因此其元件特性也具有良好的對(duì)稱性。
[0038]綜上所述，本發(fā)明的像素結(jié)構(gòu)利用連接電極連接源極/漏極與氧化物半導(dǎo)體通道層，可以有效避免源極/漏極直接與氧化物半導(dǎo)體通道層接觸的缺點(diǎn)，有效提升薄膜晶體管元件的元件特性。
[0039]以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種像素結(jié)構(gòu)，其特征在于，包括: 一基板； 一薄膜晶體管元件，設(shè)置于該基板上，該薄膜晶體管元件包括: 一第一連接電極與一第二連接電極，設(shè)置于該基板上； 一氧化物半導(dǎo)體通道層，設(shè)置于該基板上，其中該氧化物半導(dǎo)體通道層的兩側(cè)分別部分覆蓋該第一連接電極的一上表面與該第二連接電極的一上表面； 一柵極絕緣層，設(shè)置于該基板上并覆蓋該氧化物半導(dǎo)體通道層、該第一連接電極與該第二連接電極； 一柵極，設(shè)置于該柵極絕緣層上； 一介電層，設(shè)置于該柵極與該柵極絕緣層上，其中該柵極絕緣層與該介電層具有一第一接觸洞至少部分暴露出該第一連接電極的該上表面，以及一第二接觸洞至少部分暴露出該第二連接電極的該上表面；以及 一源極與一漏極，設(shè)置于該介電層上，其中該源極經(jīng)由該第一接觸洞與該第一連接電極電性連接，且該漏極經(jīng)由該第二接觸洞與該第二連接電極電性連接； 一第一保護(hù)層，設(shè)置于該介電層上，其中該第一保護(hù)層具有一第三接觸洞，至少部分暴露出該漏極；以及 一第一像素電極，設(shè)置于該第一保護(hù)層上，其中該第一像素電極經(jīng)由該第三接觸洞與該薄膜晶體管元件的該漏極電性連接。
2.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一連接電極與該第二連接電極包括金屬電極。
3.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一連接電極與該第二連接電極包括金屬氧化物導(dǎo)電電極。
4.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該薄膜晶體管元件另包括一保護(hù)圖案，設(shè)置于該氧化物半導(dǎo)體通道層與該柵極絕緣層之間。
5.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，更包括: 一顯示介質(zhì)層，設(shè)置于該第一像素電極上；以及 一第二像素電極，設(shè)置于該顯示介質(zhì)層上。
6.如權(quán)利要求5所述的像素結(jié)構(gòu),其特征在于,該顯不介質(zhì)層為一有機(jī)電激發(fā)光層。
7.如權(quán)利要求5所述的像素結(jié)構(gòu)，其特征在于，另包括一第二保護(hù)層，設(shè)置于該第一保護(hù)層上，其中該第二保護(hù)層具有一開(kāi)口，至少部分暴露出該第一像素電極，且該顯示介質(zhì)層是設(shè)置于該第二保護(hù)層的該開(kāi)口內(nèi)。
8.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，另包括一儲(chǔ)存電容元件，其中該儲(chǔ)存電容元件包括: 一儲(chǔ)存電容下電極，設(shè)置于該基板上；以及 一儲(chǔ)存電容上電極，設(shè)置于該柵極絕緣層上。
9.如權(quán)利要求8所述的像素結(jié)構(gòu)，其特征在于，該儲(chǔ)存電容下電極、該第一連接電極與該第二連接電極是由同一層圖案化導(dǎo)電層所構(gòu)成，且該儲(chǔ)存電容上電極與該柵極是由同一層圖案化導(dǎo)電層所構(gòu)成。
10.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，另包括一第一保護(hù)薄膜，設(shè)置于該介電層與該第一保護(hù)層之間。
11.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，另包括一第二保護(hù)薄膜，設(shè)置于該基板與該第一連接電極之間，以及該基板與該第二連接電極之間。
12.—種制作像素結(jié)構(gòu)的方法，其特征在于，包括: 提供一基板； 于該基板上形成一第一圖案化導(dǎo)電層，其中該第一圖案化導(dǎo)電層包括一第一連接電極與一第二連接電極； 于該基板上形成一氧化物半導(dǎo)體通道層，并使該氧化物半導(dǎo)體通道層的兩側(cè)分別部分覆蓋該第一連接電極的一上表面與該第二連接電極的一上表面； 于該基板上形成一柵極絕緣層，其中該柵極絕緣層覆蓋該氧化物半導(dǎo)體通道層、該第一連接電極與該第二連接電極； 于該柵極絕緣層上形成一第二圖案化導(dǎo)電層，其中該第二圖案化導(dǎo)電層包括一柵極； 于該柵極與該柵極絕緣層上形成一介電層； 于該介電層與該柵極絕緣層中形成一第一接觸洞至少部分暴露出該第一連接電極，以及一第二接觸洞至少部分暴露出該第二連接電極； 于該介電層上形成一第三圖案化導(dǎo)電層，其中該第三圖案化導(dǎo)電層包括一源極與一漏極，該源極經(jīng)由該第一接觸洞與該第一連接電極電性連接，且該漏極經(jīng)由該第二接觸洞與該第二連接電極電性連接； 于該介電層上形成一第一保護(hù)層，其中該第一保護(hù)層具有一第三接觸洞，至少部分暴露出該漏極；以及` 于該第一保護(hù)層上形成一第一像素電極，其中該第一像素電極經(jīng)由該第三接觸洞與該薄膜晶體管元件的該漏極電性連接。
13.如權(quán)利要求12所述的制作像素結(jié)構(gòu)的方法，其特征在于，更包括: 于該第一保護(hù)層上形成一第二保護(hù)層，其中該第二保護(hù)層具有一開(kāi)口，至少部分暴露出該第一像素電極； 于該第二保護(hù)層的該開(kāi)口內(nèi)形成一顯示介質(zhì)層；以及 于該顯示介質(zhì)層上形成一第二像素電極。
14.如權(quán)利要求13所述的制作像素結(jié)構(gòu)的方法，其特征在于，該顯示介質(zhì)層為一有機(jī)電激發(fā)光層。
15.如權(quán)利要求12所述的制作像素結(jié)構(gòu)的方法，其特征在于，該第一圖案化導(dǎo)電層另包括一儲(chǔ)存電容下電極，且該第二圖案化導(dǎo)電層另包括一儲(chǔ)存電容上電極。
16.如權(quán)利要求12所述的制作像素結(jié)構(gòu)的方法，其特征在于，該第一圖案化導(dǎo)電層包括一金屬層。
17.如權(quán)利要求12所述的制作像素結(jié)構(gòu)的方法，其特征在于，該第一圖案化導(dǎo)電層包括一金屬氧化物導(dǎo)電層。
18.如權(quán)利要求17所述的制作像素結(jié)構(gòu)的方法，其特征在于，形成該金屬氧化物導(dǎo)電層的步驟包括: 于該基板上形成一金屬層； 于該金屬層上形成一圖案化金屬氧化物半導(dǎo)體層，并使該金屬氧化物半導(dǎo)體層與該金屬層接觸；以及對(duì)該金屬層進(jìn)行氧化 ，使該圖案化金屬氧化物半導(dǎo)體層轉(zhuǎn)變成該金屬氧化物導(dǎo)電層。
【文檔編號(hào)】G02F1/1368GK103872142SQ201410124210
【公開(kāi)日】2014年6月18日 申請(qǐng)日期:2014年3月28日 優(yōu)先權(quán)日:2014年1月29日
【發(fā)明者】周政偉 申請(qǐng)人:友達(dá)光電股份有限公司