一種陣列基板及其制備方法、液晶顯示面板的制作方法
【專利摘要】本發(fā)明實(shí)施例提供一種陣列基板及其制備方法、液晶顯示面板，在形成刻蝕阻擋層時(shí)，無需形成通孔，而是在形成鈍化層時(shí)，形成暴露氧化物半導(dǎo)體層源漏極區(qū)域的通孔，使得像素透明導(dǎo)電氧化物層沉積在所述通孔中，與所述源漏極區(qū)域接觸以形成源漏極，并使得源漏極區(qū)域之一和像素區(qū)域的像素透明導(dǎo)電氧化物層相連。從而在陣列基板的制備過程中，減少了在刻蝕阻擋層光刻出通孔需要的Mask，簡化陣列基板的制備工藝，減低制備成本。
【專利說明】一種陣列基板及其制備方法、液晶顯示面板
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及平板顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及其制備方法、液晶顯示面板。
【背景技術(shù)】
[0002]目前,在利用氧化物薄膜場效應(yīng)晶體管(Thin Film Transistor,TFT)驅(qū)動(dòng)扭曲向列型液晶顯不器(Twisted Nematic Liquid Crystal Display, TN-LCD)的技術(shù)中，直至形成像素氧化銦錫層(Pixel ITO層)，陣列基板的制備過程需要用到6張掩膜板(Mask)。分別用Maskl、Mask2、Mask3、Mask4、Mask5和Mask6表不6張Mask,陣列基板的制備過程可以具體包括以下步驟:
[0003]第一步、在透明基板上，沉積金屬薄膜，及利用Maskl在該金屬薄膜上刻蝕出柵極。
[0004]第二步、形成柵絕緣層。
[0005]第三步、沉積氧化物半導(dǎo)體薄膜，及利用Mask2在該氧化物半導(dǎo)體薄膜上刻蝕出圖案，形成氧化物半導(dǎo)體層。
[0006]第四步、形成刻蝕阻擋層(Etch-stop layer, ESL層),及利用Mask3在ESL層上刻出通孔(via孔)。
[0007]第五步、沉積金屬薄膜，及利用Mask4在該金屬薄膜上形成金屬層，所述金屬層包括數(shù)據(jù)線和源漏極。
[0008]第六步、形成鈍化層(Passivation層),及利用Mask5在鈍化層刻蝕出通孔。
[0009]第七步、沉積氧化銦錫(ΙΤ0)薄膜，及利用Mask6在該ITO薄膜上刻蝕出圖案，形成 Pixel ITO 層。
[0010]現(xiàn)有技術(shù)制備出的陣列基板像素區(qū)域的結(jié)構(gòu)示意圖可以如圖1所示。其中，由于鈍化層是透明的，且覆蓋了透明基板的絕大部分區(qū)域，因此，在圖1中未標(biāo)識(shí)出鈍化層。另夕卜，Pixel ITO層07透明度也比較好，但在圖1中，在未示出鈍化層的情況下，為了清楚表示Pixel ITO層07和金屬層05的位置關(guān)系，Pixel ITO層07和金屬層05的重疊部分，僅Pixel ITO層07可見。透明基板在圖1中未示出。
[0011]如圖1所示，金屬層05填充位于刻蝕阻擋層04的通孔08，使得金屬層05與氧化物半導(dǎo)體層03接觸，Pixel ITO層07填充位于鈍化層的通孔08，使得Pixel ITO層07與金屬層05接觸。
[0012]如圖2所示為圖1中AA’位置的橫截面示意圖，包括在透明基板00上依次形成的柵極01、柵絕緣層02、氧化物半導(dǎo)體層03、刻蝕阻擋層04、金屬層05、鈍化層06和PixelITO 層 07。
[0013]綜上所述，現(xiàn)有技術(shù)需要用到6張Mask來實(shí)現(xiàn)陣列基板制備，制備工藝較為復(fù)雜，且制備成本較高。
【發(fā)明內(nèi)容】

[0014]本發(fā)明實(shí)施例提供一種陣列基板及其制備方法、液晶顯示面板，用于減少陣列基板制備需要的Mask數(shù)量。
[0015]本發(fā)明提供的陣列基板，包含TFT，所述TFT包括基板，以及在所述基板上依次形成的柵極，柵絕緣層，氧化物半導(dǎo)體層，刻蝕阻擋層，鈍化層和像素透明導(dǎo)電氧化物層；
[0016]在位于所述氧化物半導(dǎo)體層上方的所述刻蝕阻擋層和所述鈍化層上形成有兩個(gè)第一通孔，分別暴露所述氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層暴露的區(qū)域形成源漏極區(qū)域；
[0017]所述像素透明導(dǎo)電氧化物層沉積在所述第一通孔中，與所述氧化物半導(dǎo)體層的源漏極區(qū)域接觸以形成源漏極，且所述像素透明導(dǎo)電氧化物層還沉積在所述陣列基板的像素區(qū)域；所述源漏極區(qū)域之一和像素區(qū)域的像素透明導(dǎo)電氧化物層相連。
[0018]本發(fā)明提供一種陣列基板的制備方法，所述方法包括:
[0019]提供一基板；
[0020]在所述基板上，沉積金屬薄膜，利用第一掩膜板在該金屬薄膜上光刻出柵極；
[0021]在柵極和基板上，沉積形成柵絕緣層；
[0022]在柵絕緣層上沉積氧化物半導(dǎo)體薄膜，利用第二掩膜板在該氧化物半導(dǎo)體薄膜上光刻出圖案，形成氧化物半導(dǎo)體層；
[0023]在氧化物半導(dǎo)體層上沉積形成刻蝕阻擋層；
[0024]在刻蝕阻擋層上沉積金屬薄膜，利用第三掩膜板在該金屬薄膜上形成金屬層，所述金屬層包括數(shù)據(jù)線；
[0025]在金屬層、刻蝕阻擋層上沉積形成鈍化層，利用第四掩膜板在鈍化層上光刻出第一通孔和第二通孔，所述第一通孔位于所述氧化物半導(dǎo)體層上方的所述刻蝕阻擋層和所述鈍化層，暴露所述氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層暴露的區(qū)域形成源漏極區(qū)域，所述第二通孔位于所述數(shù)據(jù)線上方的所述鈍化層，暴露所述數(shù)據(jù)線；
[0026]在鈍化層上沉積透明導(dǎo)電氧化物薄膜，利用第五掩膜板在該透明導(dǎo)電氧化物薄膜上光刻出圖案，形成像素透明導(dǎo)電氧化物層；
[0027]其中，所述像素透明導(dǎo)電氧化物層沉積在所述第一通孔和第二通孔中，分別與所述氧化物半導(dǎo)體層的源漏極區(qū)域、以及所述數(shù)據(jù)線接觸，且所述數(shù)據(jù)線和氧化物半導(dǎo)體層的源漏極區(qū)域通過所述像素透明導(dǎo)電氧化物層形成跨橋連接。
[0028]本發(fā)明提供一種液晶顯示面板，所述液晶顯示面板包括對(duì)盒設(shè)置的彩膜基板和如上所述的陣列基板，所述彩膜基板和所述陣列基板之間填充有液晶。
[0029]根據(jù)本發(fā)明實(shí)施例提供的方案，在形成刻蝕阻擋層時(shí)，無需形成通孔，而是在形成鈍化層時(shí)，形成暴露氧化物半導(dǎo)體層源漏極區(qū)域的通孔，使得像素透明導(dǎo)電氧化物層沉積在所述通孔中，與所述源漏極區(qū)域接觸以形成源漏極，并使得源漏極區(qū)域之一和像素區(qū)域的像素透明導(dǎo)電氧化物層相連。從而在陣列基板的制備過程中，減少了在刻蝕阻擋層光刻出通孔需要的Mask，簡化陣列基板的制備工藝，減低制備成本。
【專利附圖】

【附圖說明】
[0030]圖1為現(xiàn)有技術(shù)提供的陣列基板像素區(qū)域的結(jié)構(gòu)示意圖；[0031]圖2為現(xiàn)有技術(shù)提供的圖1中AA’位置的橫截面示意圖；
[0032]圖3為本發(fā)明實(shí)施例一提供的陣列基板像素區(qū)域的結(jié)構(gòu)示意圖；
[0033]圖4為本發(fā)明實(shí)施例一提供的圖3中AA’位置的橫截面示意圖；
[0034]圖5 (a)?圖5 (e)為本發(fā)明實(shí)施例二提供的陣列基板的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0035]以下結(jié)合說明書附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0036]實(shí)施例一、
[0037]本發(fā)明實(shí)施例一提供了一種陣列基板，該陣列基板像素區(qū)域的結(jié)構(gòu)示意圖可以如圖3所示，圖4為圖3中AA’位置的橫截面示意圖，下面結(jié)合圖3和圖4對(duì)本實(shí)施例提供的陣列基板進(jìn)行說明。
[0038]在本實(shí)施例中，陣列基板包含TFT，所述TFT包括基板11，以及在所述基板上依次形成的柵極12，柵絕緣層13，氧化物半導(dǎo)體層14，刻蝕阻擋層15，鈍化層17和像素透明導(dǎo)電氧化物層19。
[0039]所述基板11可以為透明基板，較優(yōu)的，所述基板11可以為透明玻璃基板；所述柵極12可以用于加載掃描信號(hào)，控制氧化物半導(dǎo)體層14導(dǎo)通或不導(dǎo)通；所述柵絕緣層13可以用于隔離柵極12和氧化物半導(dǎo)體層14，避免短路。所述刻蝕阻擋層15用于保護(hù)氧化物半導(dǎo)體層14，避免在后續(xù)刻蝕工藝中損傷氧化物半導(dǎo)體層14。所述鈍化層17用于實(shí)現(xiàn)對(duì)陣列基板上各部分的鈍化保護(hù)。所述像素透明導(dǎo)電氧化物層19可以作為像素電極，驅(qū)動(dòng)液晶顯不。
[0040]在本實(shí)施例中，在位于所述氧化物半導(dǎo)體層14上方的所述刻蝕阻擋層15和所述鈍化層17上形成有兩個(gè)第一通孔18，分別暴露所述氧化物半導(dǎo)體層14，所述氧化物半導(dǎo)體層14暴露的區(qū)域形成源漏極區(qū)域；
[0041]所述像素透明導(dǎo)電氧化物層19沉積在所述第一通孔18中，與氧化物半導(dǎo)體層14的源漏極區(qū)域接觸以形成源漏極，且所述像素透明導(dǎo)電氧化物層19還沉積在所述陣列基板的像素區(qū)域；所述源漏極區(qū)域之一和像素區(qū)域的像素透明導(dǎo)電氧化物層19相連。
[0042]陣列基板上的柵極12、所述像素透明導(dǎo)電氧化物層19與氧化物半導(dǎo)體層14的源漏極區(qū)域接觸形成的源漏極共同實(shí)現(xiàn)陣列基板像素區(qū)域的TFT開關(guān)功能，控制氧化物半導(dǎo)體層14導(dǎo)通或不導(dǎo)通。
[0043]即在本實(shí)施例中，無需在氧化物半導(dǎo)體層上沉積金屬來形成源漏極，而是通過在氧化物半導(dǎo)體層上方的刻蝕阻擋層和鈍化層上形成通孔，在通孔中沉積像素透明導(dǎo)電氧化物層，通過沉積的像素透明導(dǎo)電氧化物層來形成源漏極。因此，無需在形成刻蝕阻擋層時(shí)，在刻蝕阻擋層上形成通孔，來使得金屬形成的源漏極和氧化物半導(dǎo)體層接觸，而是可以在針對(duì)鈍化層進(jìn)行的掩膜操作時(shí)，形成用于像素透明導(dǎo)電氧化物層和氧化物半導(dǎo)體層接觸的通孔，從而相對(duì)于現(xiàn)有技術(shù)，減少了一張掩模板，簡化了陣列基板的制備工藝，節(jié)約了制備成本。
[0044]進(jìn)一步的，所述陣列基板還包括在所述刻蝕阻擋層15和所述鈍化層17之間形成的數(shù)據(jù)線16，所述數(shù)據(jù)線16和所述柵極12在宏觀上橫縱交叉圍設(shè)形成陣列基板的像素區(qū)域；
[0045]在位于所述數(shù)據(jù)線16上方的所述鈍化層17上形成有第二通孔22，暴露所述數(shù)據(jù)線16 ;所述像素透明導(dǎo)電氧化物層19沉積在所述第二通孔22中，與所述數(shù)據(jù)線16接觸；所述數(shù)據(jù)線16與所述源漏極區(qū)域之一通過像素區(qū)域的像素透明導(dǎo)電氧化物層19形成跨橋連接，從而使得數(shù)據(jù)線可以與源漏極相連。
[0046]需要說明的是，本實(shí)施例提供的陣列基板的驅(qū)動(dòng)電路區(qū)域也可以通過所述像素透明導(dǎo)電氧化物層19形成跨橋連接，陣列基板的驅(qū)動(dòng)電路區(qū)域的結(jié)構(gòu)未在圖3和圖4中示出:
[0047]具體的，所述陣列基板還包含一驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路包括與所述柵極12同層的第一導(dǎo)電層，以及與所述數(shù)據(jù)線16同層的第二導(dǎo)電層；
[0048]在位于所述第一導(dǎo)電層上方的所述柵絕緣層13、所述刻蝕阻擋層15和所述鈍化層17形成第三通孔，暴露所述第一導(dǎo)電層；在位于所述第二導(dǎo)電層上方的所述鈍化層17形成第四通孔，暴露所述第二導(dǎo)電層；
[0049]所述像素透明導(dǎo)電氧化物層19沉積在所述第三通孔和第四通孔中，分別與所述第一導(dǎo)電層、以及所述第二導(dǎo)電層接觸，且所述第一導(dǎo)電層和所述第二導(dǎo)電層通過所述像素透明導(dǎo)電氧化物層19形成跨橋連接。
[0050]第一通孔18和第二通孔22開口可以為長方形。
[0051 ] 在本實(shí)施例中，第一通孔18和第二通孔22開口還可以為圓形，且直徑可以為3?20微米；或者，第一通孔18和第二通孔22開口還可以為正方形，且每個(gè)邊長可以為3?20微米。
[0052]當(dāng)然，在陣列基板的驅(qū)動(dòng)電路區(qū)域，第三通孔和第四通孔的開口可以與第一通孔18相同。且通孔的形狀、大小可以不限定為以上方案。
[0053]較優(yōu)的，在本實(shí)施例中，像素透明導(dǎo)電氧化物層19的材料可以為氧化銦錫ITO或氧化銦鋅ΙΖ0。當(dāng)然，像素透明導(dǎo)電氧化物層的材料可以不限定為以上較優(yōu)方案。
[0054]較優(yōu)的，在本實(shí)施例中，所述氧化物半導(dǎo)體層14的材料可以為銦鎵鋅氧化物。當(dāng)然，氧化物半導(dǎo)體層14的材料可以不限定為以上較優(yōu)方案。
[0055]需要說明的是，由于鈍化層17是透明的，且覆蓋了基板11的絕大部分區(qū)域，因此，在圖3中未標(biāo)識(shí)出鈍化層17。另外，像素透明導(dǎo)電氧化物層19透明度比較好，但在圖3中，在未示出鈍化層17的情況下，為了表明像素透明導(dǎo)電氧化物層19和其他層的位置關(guān)系，像素透明導(dǎo)電氧化物層19和其他層的重疊部分，僅像素透明導(dǎo)電氧化物層19可見。同時(shí)，基板11在圖3中也未示出。
[0056]進(jìn)一步的，本發(fā)明實(shí)施例二提供一種陣列基板的制備方法，以形成本發(fā)明實(shí)施例一提供的陣列基板。
[0057]實(shí)施例二、
[0058]本發(fā)明實(shí)施例二提供一種陣列基板的制備方法，該方法可以包括以下步驟:
[0059]第一步、形成柵極和第一導(dǎo)電層。
[0060]在本步驟中，可以在基板11上，沉積金屬薄膜，利用第一掩膜板在該金屬薄膜上光刻出柵極12和第一導(dǎo)電層20。至此，利用第一張掩膜板形成了柵極12和第一導(dǎo)電層20。[0061]第二步、形成柵絕緣層。
[0062]在本步驟中，可以在柵極12和基板11上，沉積形成柵絕緣層13。此時(shí)形成的陣列基板可以如圖5 (a)所示。
[0063]第三步、形成氧化物半導(dǎo)體層。
[0064]在本步驟中，可以在柵絕緣層13上沉積氧化物半導(dǎo)體薄膜，利用第二掩膜板在該氧化物半導(dǎo)體薄膜上光刻出圖案，形成氧化物半導(dǎo)體層14，所述氧化物半導(dǎo)體層14上包括源漏極區(qū)域，所述源漏極區(qū)域用于形成源漏極。至此，利用第二張掩膜板形成了氧化物半導(dǎo)體層14。此時(shí)形成的陣列基板可以如圖5 (b)所示。
[0065]第四步、形成刻蝕阻擋層。
[0066]在本步驟中，可以在氧化物半導(dǎo)體層14上沉積形成刻蝕阻擋層15。
[0067]第五步、形成金屬層。
[0068]在本步驟中，可以在刻蝕阻擋層15上沉積金屬薄膜，利用第三掩膜板在該金屬薄膜上形成金屬層，所述金屬層包括數(shù)據(jù)線16和第二導(dǎo)電層21。至此，利用第三張掩膜板形成了金屬層。此時(shí)形成的陣列基板可以如圖5 (c)所示。
[0069]第六步、形成鈍化層。
[0070]在本步驟中，可以在金屬層、刻蝕阻擋層15上沉積形成鈍化層17，利用第四掩膜板在鈍化層17上光刻出第一通孔18、第二通孔22、第三通孔23和第四通孔24。至此，利用第四張掩膜板在鈍化層17上形成了通孔。此時(shí)形成的陣列基板可以如圖5 (d)所示。
[0071]具體的，如圖5 (d)所示，在本步驟中，可以利用第四掩膜板在鈍化層17上進(jìn)行深淺孔光刻，分別刻蝕出第一通孔18、第二通孔22、第三通孔23和第四通孔24。
[0072]第一通孔18用于后續(xù)像素透明導(dǎo)電氧化物層19與所述源漏極區(qū)域接觸，第二通孔22用于后續(xù)像素透明導(dǎo)電氧化物層19與所述數(shù)據(jù)線16接觸，第三通孔23用于后續(xù)像素透明導(dǎo)電氧化物層19與所述第一導(dǎo)電層20接觸。為了分別露出所述源漏極區(qū)域、所述數(shù)據(jù)線16和所述第一導(dǎo)電層20，因此，第一通孔18、第二通孔22和第三通孔23深度不同。第四通孔24用于后續(xù)像素透明導(dǎo)電氧化物層19與所述第二導(dǎo)電層21接觸。由于第二導(dǎo)電層21和數(shù)據(jù)線16位于同一層，因此，第二通孔22和第四通孔24深度相同。
[0073]通過深淺孔光刻，可以一次性刻蝕出三種深度的通孔，從而一次性完成第一通孔
18、第二通孔22、第三通孔23和第四通孔24的刻蝕，提高陣列基板的制備效率。
[0074]第七步、形成像素透明導(dǎo)電氧化物層。
[0075]在本步驟中，可以在鈍化層17上沉積透明導(dǎo)電氧化物薄膜，利用第五掩膜板在該透明導(dǎo)電氧化物薄膜上光刻出圖案，形成像素透明導(dǎo)電氧化物層19。至此，利用第五張掩膜板形成了像素透明導(dǎo)電氧化物層19。此時(shí)形成的陣列基板可以如圖5 (e)所示。
[0076]如圖5 Ce)所示，在所述陣列基板的像素區(qū)域，所述像素透明導(dǎo)電氧化物層19沉積在所述第一通孔18和第二通孔22中，分別與氧化物半導(dǎo)體層的源漏極區(qū)域、以及所述數(shù)據(jù)線16接觸，且所述數(shù)據(jù)線16和所述源漏極區(qū)域通過所述像素透明導(dǎo)電氧化物層19形成跨橋連接。在所述陣列基板的驅(qū)動(dòng)電路區(qū)域，所述像素透明導(dǎo)電氧化物層19沉積在第三通孔23和第四通孔24中，分別與所述第一導(dǎo)電層20、以及所述第二導(dǎo)電層21接觸，且所述第一導(dǎo)電層20和所述第二導(dǎo)電層21通過所述像素透明導(dǎo)電氧化物層19形成跨橋連接。
[0077]通過本實(shí)施例的說明，進(jìn)一步解釋了到形成像素透明導(dǎo)電氧化物層，本發(fā)明實(shí)施例提供的陣列基板的制備過程只需要5張掩膜板，相對(duì)于現(xiàn)有技術(shù)減少了一張掩膜板，簡化了制備工藝，減少了制備成本。
[0078]更進(jìn)一步的，本發(fā)明實(shí)施例還可以提供一種液晶顯示面板，所述液晶顯示面板包括對(duì)盒設(shè)置的彩膜基板和如實(shí)施例一所述的陣列基板，所述彩膜基板和所述陣列基板之間填充有液晶。
[0079]以上實(shí)施例是為更好的說明本發(fā)明技術(shù)方案，本領(lǐng)域技術(shù)人員所知，本發(fā)明也包括以上實(shí)施例所述技術(shù)方案實(shí)質(zhì)等效或等同的方案，并不應(yīng)以實(shí)施例所述具體情形作為對(duì)本發(fā)明權(quán)利要求的限制。此外，盡管已描述了本申請(qǐng)的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本申請(qǐng)范圍的所有變更和修改。
[0080]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本申請(qǐng)進(jìn)行各種改動(dòng)和變型而不脫離本申請(qǐng)的精神和范圍。這樣，倘若本申請(qǐng)的這些修改和變型屬于本申請(qǐng)權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本申請(qǐng)也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種陣列基板，其特征在于，包含TFT，所述TFT包括基板，以及在所述基板上依次形成的柵極，柵絕緣層，氧化物半導(dǎo)體層，刻蝕阻擋層，鈍化層和像素透明導(dǎo)電氧化物層； 在位于所述氧化物半導(dǎo)體層上方的所述刻蝕阻擋層和所述鈍化層上形成有兩個(gè)第一通孔，分別暴露所述氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層暴露的區(qū)域形成源漏極區(qū)域； 所述像素透明導(dǎo)電氧化物層沉積在所述第一通孔中，與所述氧化物半導(dǎo)體層的源漏極區(qū)域接觸以形成源漏極，且所述像素透明導(dǎo)電氧化物層還沉積在所述陣列基板的像素區(qū)域；所述源漏極區(qū)域之一和像素區(qū)域的像素透明導(dǎo)電氧化物層相連。
2.如權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板還包括在所述刻蝕阻擋層和所述鈍化層之間形成的數(shù)據(jù)線； 在位于所述數(shù)據(jù)線上方的所述鈍化層上形成有第二通孔，暴露所述數(shù)據(jù)線； 所述像素透明導(dǎo)電氧化物層沉積在所述第二通孔中，與所述數(shù)據(jù)線接觸； 所述數(shù)據(jù)線與所述源漏極區(qū)域之一通過像素區(qū)域的像素透明導(dǎo)電氧化物層形成跨橋連接。
3.如權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板還包含一驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路包括與所述柵極同層的第一導(dǎo)電層，以及與所述數(shù)據(jù)線同層的第二導(dǎo)電層； 在位于所述第一導(dǎo)電層上方的所述柵絕緣層、所述刻蝕阻擋層和所述鈍化層形成第三通孔，暴露所述第一導(dǎo)電層；在位于所述第二導(dǎo)電層上方的所述鈍化層形成第四通孔，暴露所述第二導(dǎo)電層； 所述像素透明導(dǎo)電氧化物層沉積在所述第三通孔和第四通孔中，分別與所述第一導(dǎo)電層、以及所述第二導(dǎo)電層接觸，且所述第一導(dǎo)電層和所述第二導(dǎo)電層通過所述像素透明導(dǎo)電氧化物層形成跨橋連接。
4.如權(quán)利要求1~3任一所述的陣列基板，其特征在于，所述第一通孔、第二通孔、第三通孔和第四通孔開口為長方形。
5.如權(quán)利要求1~3任一所述的陣列基板，其特征在于，所述氧化物半導(dǎo)體層的材料為銦鎵鋅氧化物。
6.如權(quán)利要求1~3任一所述的陣列基板，其特征在于，所述像素透明導(dǎo)電氧化物層的材料為氧化銦錫ITO或氧化銦鋅ΙΖ0。
7.—種陣列基板的制備方法，其特征在于，所述方法包括: 提供一基板； 在所述基板上，沉積金屬薄膜，利用第一掩膜板在該金屬薄膜上光刻出柵極； 在柵極和基板上，沉積形成柵絕緣層； 在柵絕緣層上沉積氧化物半導(dǎo)體薄膜，利用第二掩膜板在該氧化物半導(dǎo)體薄膜上光刻出圖案，形成氧化物半導(dǎo)體層； 在氧化物半導(dǎo)體層上沉積形成刻蝕阻擋層； 在刻蝕阻擋層上沉積金屬薄膜，利用第三掩膜板在該金屬薄膜上形成金屬層，所述金屬層包括數(shù)據(jù)線； 在金屬層、刻蝕阻擋層上沉積形成鈍化層，利用第四掩膜板在鈍化層上光刻出第一通孔和第二通孔，所述第一通孔位于所述氧化物半導(dǎo)體層上方的所述刻蝕阻擋層和所述鈍化層，暴露所述氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層暴露的區(qū)域形成源漏極區(qū)域，所述第二通孔位于所述數(shù)據(jù)線上方的所述鈍化層，暴露所述數(shù)據(jù)線； 在鈍化層上沉積透明導(dǎo)電氧化物薄膜，利用第五掩膜板在該透明導(dǎo)電氧化物薄膜上光刻出圖案，形成像素透明導(dǎo)電氧化物層； 其中，所述像素透明導(dǎo)電氧化物層沉積在所述第一通孔和第二通孔中，分別與所述氧化物半導(dǎo)體層的源漏極區(qū)域、以及所述數(shù)據(jù)線接觸，且所述數(shù)據(jù)線和氧化物半導(dǎo)體層的源漏極區(qū)域通過所述像素透明導(dǎo)電氧化物層形成跨橋連接。
8.如權(quán)利要求7所述的方法，其特征在于，所述金屬層還包括第二導(dǎo)電層；且， 利用第一掩膜板在該金屬薄膜上光刻出柵極，具體包括: 利用第一掩膜板在該金屬薄膜上光刻出柵極和第一導(dǎo)電層； 利用第四掩膜板在鈍化層上光刻出第一通孔和第二通孔，具體包括: 利用第四掩膜板在鈍化層上光刻出第一通孔、第二通孔、第三通孔和第四通孔，其中，所述第三通孔位于所述第一導(dǎo)電層上方的所述柵絕緣層、所述刻蝕阻擋層和所述鈍化層，暴露所述第一導(dǎo)電層；所述第四通孔位于所述第二導(dǎo)電層上方的所述鈍化層，暴露所述第二導(dǎo)電層； 貝U，所述像素透明導(dǎo)電氧化物層還沉積在所述第三通孔和第四通孔中，分別與所述第一導(dǎo)電層、以及所述第二導(dǎo)電層接觸，且所述第一導(dǎo)電層和所述第二導(dǎo)電層通過所述像素透明導(dǎo)電氧化物層形成跨 橋連接。
9.如權(quán)利要求8所述的方法，其特征在于，利用第四掩膜板在鈍化層上光刻出第一通孔、第二通孔、第三通孔和第四通孔，具體包括: 利用第四掩膜板在鈍化層上進(jìn)行深淺孔光刻，分別刻蝕出第一通孔、第二通孔、第三通孔和第四通孔，其中，第一通孔、第二通孔和第三通孔深度不同，第二通孔和第四通孔深度相同。
10.一種液晶顯示面板，其特征在于，所述液晶顯示面板包括對(duì)盒設(shè)置的彩膜基板和如權(quán)利要求1~6任一所述的陣列基板，所述彩膜基板和所述陣列基板之間填充有液晶。
【文檔編號(hào)】G02F1/1333GK103915444SQ201310122639
【公開日】2014年7月9日 申請(qǐng)日期:2013年4月10日 優(yōu)先權(quán)日:2013年4月10日
【發(fā)明者】樓均輝 申請(qǐng)人:上海天馬微電子有限公司, 天馬微電子股份有限公司