專利名稱：用于空間光調制器的底板裝置以及運行底板裝置的方法
技術領域：
本發(fā)明涉及一種用于空間光調制器的底板裝置以及一種運行底板裝置的方法。
背景技術：
空間光調制器特別設計用于顯示信息的高分辨率顯示器形式的顯示裝置中。本發(fā)明的應用領域包括高分辨率顯示器，尤其是TFT (thin filmtransistor,薄膜晶體管)顯示器以及用于需要非?？斓乜刂葡袼氐哪康牡腖COS (liquid crystal on silicon,娃基液晶)。另一個應用領域是具有空間光調制器的光學元件，所述光學元件影響光束的方向或形狀或者相干波前的形狀。圖26示出了根據(jù)現(xiàn)有技術的底板裝置的有源矩陣(active matrix，AM)結構的示例，其包含四個像素電極11-1，11-2，11-3，和11-4。柵極線被相繼地激活，以寫入整個顯示器的像素。然而，當需要用于例如全息顯示器的全息圖顯示時，這種常規(guī)顯示器裝置所使用的運用全局行線和列線類型的尋址被證明為不足以配合增加的分辨率和刷新率。增加列線的頻率意味著在每個時鐘周期中必須對抗數(shù)據(jù)線電阻和電容以對整個數(shù)據(jù)線重新充電，參見例如圖28。這導致高輸出驅動電流以及高功耗。此外，連接到這一線的所有TFT的柵極電容將進一步增加線的大阻抗。列線的電容和所有像素TFT的柵極必須承受更短的時間間隔內的電荷反轉。因此，當頻率升高時功耗增加。存在由導體的阻抗和電容定義的限度，超過該限度，在一個時鐘周期中就不再可能實現(xiàn)導體中的完全電荷反轉。因此，用于目前的幾乎所有LCD (Liquid Crystal device,液晶裝置)底板中的有源矩陣結構都不能夠在高幀速率下驅動高分辨率顯示器(例如16000像素X8000像素),例如在IOOOHz或更高的范圍內。這樣的尤其是需要全息顯示應用的顯示器，例如WO2006/066919A1所公開的，其合并在本發(fā)明中作為參考。需要這種高幀速率的原因尤其是因為必須以時間順序的方式為一個或多個觀察者生成虛擬觀察者窗口(virtualobserverwindows, VOW)。此外，所有連接的TFT柵極電容將進一步增加線的大阻抗。這兩個特性的組合限制了最大數(shù)據(jù)線頻率。因此，將有源矩陣的設計常規(guī)地應用于具有高幀速率的高分辨率顯示器似乎并不可行。WO 2009/092717A1闡明了一種克服某些AM問題的方法，其通過將顯示器瓷磚式顯示為小簇并且使用模擬移位寄存器從外部單獨地驅動這些簇。將顯示器瓷磚式顯示為小簇，并且使用很少但是快速的從外部驅動器到簇電路的點對點連接，這容許非常高的分辨率和非?？斓娘@示。但是所有這些種類的顯示器通過顯示位置的行排序將像素值分配到像素行。如果像素值在行與行之間不同，這需要對移位寄存器存儲器的高電壓模擬數(shù)據(jù)線或線段高頻率地進行再充電。這尤其不利于具有通常在空間光調制器上均勻分布的像素值的全息顯示器。因此對于這些現(xiàn)有技術種類的顯示器，全息顯示通常具有與標準液晶顯示器相同的功率損耗，對于其最壞情況的棋盤測試模式下，像素值分配到像素。由于LTPS (Low Temperature Polycristalin Silicon,低溫多晶娃)的不均一性使模擬移位寄存器所需的模擬電路的實施復雜化，使用像素簇和模擬移位寄存器專門開發(fā)的底板結構——例如WO 2009/024523A1或者WO 2009/092717A1所公開的——可能難以實施于目前的LTPS-TFT。

發(fā)明內容
因此本發(fā)明的目的之一是提供一種用于空間光調制器的底板裝置，該空間光調制器可以極快地運行或者在高幀速率運行，例如300HZ或以上，尤其是300Hz到1800Hz或更高,并且尤其用于高分辨率顯示器。本發(fā)明通過以下技術特征所定義的空間光調制器的底板裝置解決上述問題這種空間光調制器尤其地應用于生成場景或內容的二維或三維顯示的顯示裝置。空間光調制器包含具有像素地址的像素并且可以被底板裝置電子地控制以將像素值分配到像素。底板裝置包含每個像素的至少一個電極、至少一個模擬線、和至少一個像素尋址裝置。這種像素尋址裝置包含X地址線和7地址線。所有像素都連接到模擬線、X地址線和y地址線。作為像素值分配方案，調整生成裝置以生成施加到至少一個模擬線的電壓特性，這樣電壓特性取決于將要分配到像素的像素值。調整底板裝置，根據(jù)生成的電壓特性確定像素地址，以作為像素尋址方案。為了將像素值分配到像素，進一步調整底板裝置，將生成的電壓特性施加于至少一個模擬線。本發(fā)明使用完全不同的像素尋址方案，而不是遵循現(xiàn)有技術的背板裝置例如有源矩陣背板的像素尋址方案，其中，在逐行尋址之后對背板裝置的單個像素尋址，并且在一個尋址行內同時或者逐像素地尋址。在每個時鐘周期內，必須穿過數(shù)據(jù)線電阻對整個數(shù)據(jù)線或者模擬線的電容和連接到數(shù)據(jù)線的所有像素的晶體管柵極電容重新充電。這導致高輸出驅動電流和高功率損耗。此外,所有連接的TFT柵極電容將會進一步增加數(shù)據(jù)線的大阻抗。這兩種特性的組合限制了最大數(shù)據(jù)線頻率。因此，將常規(guī)的有源矩陣設計用于超過24英寸并且?guī)俾蕿?60Hz或更高的高分辨率顯示器似乎并不可行。根據(jù)本發(fā)明的像素尋址方案取決于分配到像素的像素值。因此本發(fā)明的像素尋址方案防止現(xiàn)有技術系統(tǒng)中使用的常規(guī)模擬線具有過高的頻率，在現(xiàn)有技術系統(tǒng)中使用的常規(guī)模擬線中——取決于分配到像素的像素值——例如一個像素中的最小電壓的像素值與下一個像素中的最大電壓不得不分配到兩個時鐘周期之內。根據(jù)本發(fā)明，寧愿讓施加到模擬線的電壓特性或者電壓函數(shù)包含低頻率。通過將例如斜坡上升函數(shù)作為電壓特性施加到模擬線，這可能得以實現(xiàn)。然后，根據(jù)施加到模擬線的電壓特性以及尤其根據(jù)施加到模擬線的實際電壓值對單獨像素尋址。換句話說，當對應于將要分配到具體像素的像素值的電壓特性的電壓值施加到模擬線時，對該具體像素進行尋址。因此，可以防止高頻電壓特性(至少關于該像素時鐘范圍)施加到模擬線，而相當平穩(wěn)或低頻電壓特性施加到模擬線。為了做到這一點，必須使像素尋址獨立于施加到模擬線的電壓特性。這很可能會導致高頻信號施加到X地址線和y地址線。然而，這又涉及到相同(低)電壓的數(shù)字信號所施加的數(shù)字尋址電路一而不是可以施加較高電壓的模擬線電路。在目前顯示器技術水平中，低速數(shù)字信號充電晶體管柵極的小電容，而高頻模擬信號按照現(xiàn)有技術的尋址方案驅動像素電極的大電容。本發(fā)明將其進行了互換，通過本發(fā)明的像素電路的尋址方案將高頻信號施加到像素電路的小的柵極電容并且將相對低速信號施加到像素電極的大電容。換句話說，低電荷根據(jù)本發(fā)明的尋址方案在地址線上高頻率地傳輸，而不是高或更高的電荷根據(jù)現(xiàn)有技術的尋址方案在模擬線中傳輸。對于高分辨率顯示器，具有更小尺寸的晶體管和線結構有助于具有高像素孔徑。這將減小可能的驅動電流。與此相反，目前技術水平的顯示器需要高電流以實現(xiàn)更快的傳輸時間以保持幀速率，盡管增加了線的數(shù)目。減小晶體管的尺寸也減小了晶體管柵極電容以及閾值電壓。本發(fā)明獲益于小結構尺寸，因為更小的柵極電容容許更高的晶體管開關頻率、更低的電壓水平和更小的電流。與目前技術水平的實例相比，更低的電壓和更小的電流導致減小的功率損耗。在一個優(yōu)選實施例中，底板裝置或空間光調制器包含底板裝置的像素電極的反向電極。模擬線連接到地面。當實施根據(jù)本發(fā)明的像素尋址方案時，反向電極一替代模擬線——被施加以生成的電壓特性。通常，無論如何，對于例如地址解碼器電路或者連接到像素電極的存儲電容器，底板裝置典型地需要接地連接或者接地線。液晶層被兩層玻璃基板圍繞。一層玻璃基板包含具有TFT的底板裝置以及其上的線路。另一層玻璃基板包含公用電極(也稱反向電極)，在大多數(shù)情況下是玻璃基板上的平面狀的導電并且透明的ITO(Indium Tin Oxide，銦錫氧化物)層。像素電極是像素電容的一個觸點或者部分。公用電極形成所有像素電容的另一觸點或者部分。如果根據(jù)本實施例，生成的電壓特性施加到公用電極，這影響背板裝置的所有像素的像素電極。如果底板裝置包含簇——將在下面解釋一那么這會以同樣方式影響到所有簇。如果簇具有像素值的不同分布，可能必須向尋址方案中加入延遲周期，以能夠為所有簇使用相同的斜坡函數(shù)。但是由于全息顯示器通常包含均勻分布的像素值，可能只須添加很少的延遲周期。能夠實現(xiàn)非常有效率的電荷回收以進一步減少功率損耗。高頻數(shù)字信號僅驅動非常小的柵極電容。如果估計舊和新的像素電壓之間的差值，尋址像素的智慧排序可以用于將電荷從一個像素傳輸?shù)搅硪粋€像素或者用于提高或降低模擬線的值而不需要外部驅動。如果傳輸可以在獨立的時間內被激活和無效，電荷回收可以更有效率。例如在附錄2.1節(jié)中提到了這一點。具有啟用和禁用操作的驅動方式容許將整個模擬線的像素電容的充電時間設置為大部分的巾貞時間。這容許使用低電流以相對長的傳輸時間為高像素電容充電。由于模擬線的低頻率，當傳輸晶體管轉換并將像素值儲存在像素中時，模擬信號已經(jīng)穩(wěn)定地施加到所選像素的轉移晶體管的源極。這容許更精準的像素電極的電壓控制，尤其是對于高像素頻率，這導致更高的灰度等級分辨率(位深度)。大體上，所提出的發(fā)明將主要受益于更小的結構尺寸，然而目前技術水平的解決方案將承受性能損失。根據(jù)本發(fā)明的值排序方法每個時鐘周期僅能夠訪問一個或者極少數(shù)的像素。因此所需的幀時間和一個像素的可實現(xiàn)的訪問時間限制了矩陣的像素數(shù)目。因為同一時間僅尋址一個或者極少的像素，限制了一簇內的像素數(shù)目。但是通過集成的地址解碼器，從外部到簇的連接數(shù)非常少并且容許將大量快速但是低分辨率的簇聯(lián)結到快速但是高分辨率的顯示器。
其他現(xiàn)有技術的顯示裝置使用與例如圖7中示出的3TFT像素電路類似的具有模擬斜坡線和X和y地址線的像素電路，以使用像素作為數(shù)字模擬轉換器。但是與本發(fā)明相反，以一個固定模式的每行而不是每幀的斜坡上升/下降周期對像素逐行尋址，當像素尋址時，像素代表/對應于實際電壓值的值被施加到至少一個模擬線，這樣，通過當前施加到模擬線的電壓值對電荷傳輸?shù)絾蝹€像素的像素地址進行排序。術語“電壓特性”在本發(fā)明的意義上應被理解為電壓函數(shù)，其在某一段時間內可以包含常數(shù)值，但其在某一段時間也可以是變量。術語“將像素值分配到像素”就本發(fā)明而論尤其應被理解為施加到像素電極的電壓，在大多數(shù)情況下導致電荷傳輸?shù)较袼仉姌O或者傳輸出像素電極。這種像素值使空間光調制器表現(xiàn)出例如亮度值或者色值，這取決于根據(jù)本發(fā)明的底板所運行的空間光調制器的種類。電壓特性可以是電壓斜坡上升函數(shù)或者電壓斜坡下降函數(shù)。優(yōu)選為施加二者的組合，即施加電壓斜坡上升函數(shù)，隨后是電壓斜坡下降函數(shù)?？梢钥商鎿Q地或者附加地施加鋸齒狀函數(shù)。這種鋸齒狀函數(shù)可以包含陡峭的上升邊和緩慢下降的特性曲線或者緩慢上升的特性曲線隨后是陡峭的下降邊或者緩慢上升的特性曲線隨后是緩慢下降的特性曲線。電壓特性優(yōu)選地包含預設的時間段內的過載值?？商鎿Q或者附加地，電壓特性優(yōu)選為包含預設的時間段內的亞載值。尤其在適當時，這種過載和亞載值可以與其他的上述電壓特性結合施加。通常，電壓特性是時間的變量并且具有顯著的數(shù)學上的單調函數(shù)或級數(shù)的特性。這并不意味著電壓特性可能不包含單陡峭上升邊或者下降邊。然而，在出現(xiàn)單陡峭的上升邊之后，隨后的電壓特性通常具有顯著的數(shù)學上的單調函數(shù)或級數(shù)的特性。電壓特性尤其是可以是單調遞增或者單調遞減。根據(jù)本發(fā)明的具體的優(yōu)選實施例，施加到至少一個模擬線上的生成的電壓特性決定像素尋址的順序。例如，如果施加到至少一個模擬線上的生成的電壓特性包含斜坡上升函數(shù)，該斜坡上升函數(shù)由低電壓值開始并遞增到高電壓值，那么，需要施加低電壓值的像素(由于將要被分配到這個像素的像素值對應于低電壓值)將被首先尋址。當斜坡上升函數(shù)的電壓值增加到另一個電壓值，其中，該另一個電壓值代表將要被分配到一個或多個像素的隨后的增加的像素值，隨后尋址這個或者這些像素，這樣該下一個電壓值被分配到該一個或一些像素。盡管當同樣的電壓值施加到多個像素時沒有具體的像素尋址順序，根據(jù)本發(fā)明的這一實施例，存在關于不同的電壓值以及將要分配到像素的像素值的像素尋址順序。在本發(fā)明的一個優(yōu)選實施例中，在X向和y向上生成所確定的像素地址。以隨機訪問的方式執(zhí)行關于X向和y向的像素值到像素的分配。如果電壓特性不取決于將要分配到像素的像素值，可能尤其如此，并且因此電壓特性可以是生成的周期函數(shù)，例如包含直線性遞增/遞減特性曲線的正弦函數(shù)或者斜坡上升或斜坡下降函數(shù)。因此，底板的每行尋址之后，沒有明顯的像素尋址的具體順序，即類似于現(xiàn)有技術。雖然，根據(jù)本發(fā)明的尋址方案在特定的情況下可能是如此，例如當相鄰像素行應當被分配以略微遞增的像素值并且像素值在一行內不變，這并非一般情況。與現(xiàn)有技術的尋址方案相反，可以以隨機訪問的形式執(zhí)行根據(jù)本發(fā)明的這一實施例的尋址方案和因此的像素值到像素的分配。因此，由于像素尋址的隨機訪問方式，沒有固定應用的行周期甚至幀周期。
在底板裝置的一種運行模式中，優(yōu)選彼此時間鄰近地執(zhí)行分配以相同像素值的所有像素的尋址。如果電壓特性如以上所述地包含斜坡上升和/或斜坡下降函數(shù)，這尤其適用。在底板裝置的另一個優(yōu)選的運行模式中，在實質上相同的時間執(zhí)行分配以相同像素值的所有像素的尋址。如果很多或者所有像素必須被分配以相同像素值，或者如果很多或者所有像素的像素值必須被重置為預設的像素值，可以應用這種底板裝置的運行模式。在底板裝置的又一運行模式中，在一段時間內執(zhí)行分配以相同像素值的所有像素的尋址。如果像素值一次分配到僅一個像素，尤其適用這一底板裝置的運行模式。然后，當5個像素需要被分配以相同的像素值的情況下，因為像素值一次僅分配到一個像素，這種運行需要5個像素寫入周期的時段。在底板裝置的具體運行模式中，像素值一次僅分配到一個像素。在這一運行模式中，以順序方式接連地分配所有像素。在本發(fā)明的一個優(yōu)選實施例中，空間光調制器和/或底板裝置包含至少兩簇像素的簇排列。每個簇包含模擬線和用于尋址該簇像素的像素尋址裝置。每一簇的模擬線連接簇本身和外部電壓源，例如底板裝置的驅動裝置。優(yōu)選為彼此獨立地控制簇。因此，通過具體簇的尋址裝置和模擬線將具體簇的像素值分配到該具體簇的像素，在相同時間或者不同時間內，通過另一簇的尋址裝置和模擬線將該另一簇的像素值獨立地分配到該另一簇像素。對于不同的應用，適當?shù)拇貙嵗梢允欠叫尾⑶铱梢园?4x64像素、128x128像素、256x256像素或者1024x1024像素。術語“簇”在本發(fā)明的意義上尤其表示多個像素被排列并且因此形成相連的或者相鄰的空間光調制器區(qū)域。這種區(qū)域可以為矩形、方形或者蜂巢形。簇優(yōu)選為不擴展為空間光調制器的整個寬度或者整個長度。簇在X向或y向的像素數(shù)目并不需要為2n，n是自然數(shù)。通常，具有主動控制開關元件的所有類型的基板都可以用于實施根據(jù)本發(fā)明的底板裝置。一個示例是具有單晶娃制成的基板的LCOS (liquidcrystal on silicon,娃基液晶)顯示器。其他的可能性是具有由例如LTPS、a-Si (amorphous Silicon,無定形娃)、非晶氧化物TFT或者有機TFT制成的TFT的基板。術語TFT和晶體管在說明書和權利要求中是可以互換的，這意味著所有晶體管可以由TFT制成并且所有TFT可以替換為例如由單晶硅或者其他半導體材料制成的其他類型的晶體管或者其他主動開關元件。以下闡明了實施底板裝置的像素的控制電路的不同的可能性。應當注意的是，通?？臻g光調制器或者底板裝置的所有像素包含同樣的控制電路，然而，不同的像素控制電路也可能應用于空間光調制器或者底板裝置。在第一實施例中，像素的控制電路包含兩個TFT。第一 TFT連接到模擬線、x地址線和第二 TFT。第二 TFT連接到第一 TFT、y地址線和像素電極。應當注意的是，盡管第一TFT連接到X地址線并且第二 TFT連接到y(tǒng)地址線，其也可以是相反，即替換為第一 TFT連接到y(tǒng)地址線并且第二 TFT連接到X地址線。這對于以下所述的像素也成立。將具有連接到X和y地址線的柵極的兩個晶體管組合為雙柵晶體管可能是有利的。在第一實施例中，雙柵TFT結合了選擇TFT (在此情況下為第一 TFT)和傳輸TFT (在此情況下為第二 TFT)的功能。在進一步的實施例中，連接到X和y地址線的TFT用作選擇TFT,選擇是否通過控制傳輸TFT的柵極電壓開啟或關閉傳輸TFT。傳輸TFT的源極連接到模擬線，并且傳輸TFT的漏極連接到像素電極。如果這個晶體管開啟，電荷從模擬線傳輸?shù)较袼仉姌O。如果該傳輸晶體管關閉，當前施加的電荷儲存在像素電極從而定義像素值。在第二實施例中，像素的控制電路包含兩個TFT。第一 TFT作為選擇TFT并且連接到X地址線、y地址線和第二 TFT。第二 TFT作為傳輸TFT并且連接到第一 TFT、模擬線和像素電極。這種像素電路可以比擬DRAM (Dynamic Random Access Memory,動態(tài)隨機存取存儲器)存儲單元的電路。存儲或者施加到傳輸TFT的柵極電容的電荷決定傳輸TFT是否開啟或者傳輸TFT是否關閉。本發(fā)明的像素分配方案或者像素尋址方案可以應用于DRAM技術或者FLASH技術，尤其是為多級目的。在這種情況下，像素對應于存儲單元，并且像素電極對應于存儲單元的電容的電極。將像素值分配到像素對應于將信息(位或多極位)存儲進存儲單兀。底板裝置優(yōu)選地包含至少一個使能線，并且所有像素連接到使能線。對于以下闡明的像素電路的第三到第五實施例也是如此。在第三實施例中，像素的控制電路包含三個TFT。第一 TFT連接到使能線、x地址線和第二 TFT。第二 TFT連接到第一 TFT、y地址線和第三TFT。第三TFT連接到第二 TFT、模擬線和像素的電極。因為這種電路可以以不同方式運行，這種像素電路優(yōu)選為用于全息顯示裝置中應用的空間光調制器。在第四實施例中，像素的控制電路包含三個TFT，其中兩個像素彼此相鄰并且通過相同的y地址線尋址。第一像素的第一 TFT——用作使能功能——連接到第二像素的X地址線、I地址線和第一像素的第二 TFT。第一像素的第二 TFT連接到第一像素的第一 TFT、第一像素的X地址線和第一像素的第三TFT。第一像素的第三TFT連接到第一像素的第二TFT、模擬線和第一像素電極。第二像素的第一 TFT——用作使能功能——連接到第一像素的X地址線、y地址線和第二像素的第二 TFT。第二像素的第二 TFT連接到第二像素的第一TFT、第二像素的X地址線和第二像素的第三TFT。第二像素的第三TFT連接到第二像素的第二 TFT、模擬線和第二像素電極。這一實施例不必在底板裝置上具有單獨的使能線以使能像素功能。這可以通過將第一像素的X地址線用作兩個相鄰像素中的另一像素的使能線實現(xiàn)。如果使能線的邏輯電平對應于X地址線的邏輯電平，這可以實現(xiàn)。在第五實施例中，像素控制電路包含三個TFT。四個像素彼此相鄰并且通過相同的I地址線尋址。第一像素的第一 TFT——用作使能功能——連接到第三像素的X地址線、y地址線和第一像素的第二 TFT。第一像素的第二 TFT連接到第一像素的第一 TFT、第一像素的X地址線和第一像素的第三TFT。第一像素的第三TFT連接到第一像素的第二 TFT、模擬線和第一像素的電極。第二像素的第一 TFT——用作使能功能——連接到第一像素的X地址線、y地址線和第二像素的第二 TFT。第二像素的第二 TFT連接到第二像素的第一 TFT、第二像素的X地址線和第二像素的第三TFT。第二像素的第三TFT連接到第二像素的第二TFT、模擬線和第二像素電極。第三像素的第一 TFT——用作使能功能——連接到第四像素的X地址線、y地址線和第三像素的第二 TFT。第三像素的第二 TFT連接到第三像素的第一TFT、第三像素的X地址線和第三像素的第三TFT。第三像素的第三TFT連接到第三像素的第二 TFT、模擬線和第三像素電極。第四像素的第一 TFT—用作使能功能一連接到第二像素的X地址線、y地址線和第四像素的第二 TFT。第四像素的第二 TFT連接到第四像素的第一 TFT、第四像素的X地址線和第四像素的第三TFT。第四像素的第三TFT連接到第四像素的第二 TFT、模擬線和第四像素電極。與第四實施例相同，這一實施例不必在底板裝置上具有單獨的使能線以使能像素功能。如果對于一個像素，四個相鄰像素中的另一個的X地址線被用作前面像素的使能線，這可以實現(xiàn)。如果使能線的邏輯電平對應于X地址線的邏輯電平，這可以實現(xiàn)。盡管以上提到了 TFT或晶體管元件，其他電路和/或其他開關元件可以替代使用或者應用于底板裝置，其他電路和/開關元件主動實現(xiàn)傳輸和選擇晶體管的功能。像素的第一 TFT和相同像素的第二 TFT結合為雙柵TFT是有益的，其導致像素電路的進一步簡化并節(jié)省空間。對于上述五個實施例，這可以實現(xiàn)。盡管在原則上連接TFT的柵極、源極和漏極的很多可能性是存在的，然而，以下闡明了上述五個實施例的TFT的最優(yōu)連接方式。這些連接方式也可以彼此結合。X地址線或y地址線連接到像素的第一 TFT的柵極或者連接到像素第二 TFT的柵極或者連接到上述雙柵TFT的柵極。使能線或者用作使能線的X地址線連接到像素的第一 TFT的源極。像素的第一TFT的漏極連接到同一像素第二 TFT的源極。模擬線連接到像素第三TFT的源極，并且同一像素的電極連接到同一像素第三TFT的漏極。像素第二 TFT的漏極連接到同一像素第三TFT的柵極。像素尋址裝置優(yōu)選地包含至少一個X地址解碼器和至少一個I地址解碼器。X地址解碼器連接到X地址線，y地址解碼器連接到y(tǒng)地址線。地址解碼器包含執(zhí)行單個或者全部地址線的使能的邏輯電路。X地址解碼器和/或y地址解碼器可以基于動態(tài)NOR解碼器(DynamicNOR-decoder，動態(tài)或非解碼器)和/或可以基于動態(tài)NAND解碼器(Dynamic NAND_decoder，動態(tài)與非解碼器)和/或可以基于OR解碼器(OR-decoder，或解碼器)和/或可以基于包含NAND和NOR電路的CMOS解碼器(CMOS-Decoder,互補金屬氧化物半導體解碼器)和/或可以基于AND解碼器(AND_decoder,和解碼器)。根據(jù)空間光調制器的種類和計劃以其實現(xiàn)的應用，X地址解碼器和/或y地址解碼器可以在底板裝置上或相對于底板裝置安置為不同位置。X地址解碼器和/或y地址解碼器可以與底板裝置分開安置?？蛇x地，X地址解碼器和/或y地址解碼器可以位于底板裝置的外緣。進一步的選擇可以是將X地址解碼器和/或y地址解碼器置于底板裝置上兩個像素之間。例如，如果底板裝置或一簇的所有像素包含同樣種類的像素電路，例如三個像素電路的使能線，有不同方式相對于彼此定向像素的像素電路。以下可能性是優(yōu)選的，其中，每一像素包含像素控制結構像素控制結構安置為常規(guī)布局，這意味著所有像素控制結構可以以相同方式定向?？蛇x地，兩個相鄰像素的像素控制結構安置為彼此鏡像。鏡像安置的對稱軸線可以在兩個像素之間。如果兩個像素在X向上彼此相鄰，那么對稱軸線可以定向為y向。進一步的選擇是位于一個共同的中心旁的四個相鄰像素的像素控制結構彼此鏡像。第一對稱軸線可以位于兩個像素之間并位于共同中心，第二對稱軸線可以位于兩個像素之間并位于共同中心并垂直于第一對稱軸線。這種鏡像布局減少了用于提供所有像素共用的線的工作量，例如模擬線、使能線或者電源或像素的存儲電容所需的線。
在優(yōu)選的實施例中，空間光調制器調整為基于衍射作用偏轉光與空間光調制器的相互作用，其中，優(yōu)選為根據(jù)WO 2010/149587A2的其中一項權利要求實施空間光調制器。這種空間光調制器包含可控的液晶分子層，對應于衍射光柵結構的的折射率分布可以編碼入該可控液晶分子層。光與這種衍射光柵/模式的相互作用被空間光調制器衍射。優(yōu)選地，運行空間光調制器，以使將要編碼入空間光調制器的衍射光柵包含具有可變柵距的衍射柵格。因此，光與空間光調制器的相互作用的偏轉角度可變。這種空間光調制器包含在一個方向上直線地伸長的電極，電極彼此相鄰。因此，這種空間光調制器的像素是空間光調制器的細長線狀區(qū)域。對于這種空間光調制器的進一步細節(jié)，參考WO 2010/149587A2，其在此完全并入作為參考。本發(fā)明通過權利要求25所述的技術特征定義的運行用于空間光調制器的底板裝置的方法解決上述問題。空間光調制器包含具有像素地址的像素并且可以被底板裝置電子控制以將像素值分配到像素。底板裝置包含每個像素的至少一個電極、至少一個模擬線和至少一個像素尋址裝置。這種像素尋址裝置包含X地址線和7地址線。所有像素連接到模擬線、X地址線和y地址線。根據(jù)本發(fā)明的方法包含以下步驟 作為像素值分配方案，生成裝置生成將要施加到至少一個模擬線的電壓特性，以使電壓特性取決于將要分配到像素的像素值， 根據(jù)生成的電壓特性確定像素地址，以此作為像素尋址方案，并且 為了將像素地址分配到像素，將生成的電壓特性施加到至少一個模擬線根據(jù)本發(fā)明的方法尤其設計為根據(jù)權利要求1-24其中一個所述的運行底板裝置。了解了根據(jù)權利要求1-24其中一個所述的底板裝置，建議本領域技術人員根據(jù)本發(fā)明的方法及其變體運行根據(jù)權利要求1-24其中一個所述的底板裝置。因此，為了防止重復，參考以上所做的說明。在以下闡明了將像 素值分配到一個或多個像素的具體運行模式。盡管這些運行模式對于某些應用是優(yōu)選，有更多可能或適當?shù)倪\行底板裝置以及將像素值分配到像素的運行模式。以下闡明的運行模式集中于將像素值分配到像素。然而，這種說明并不闡述例如尋址裝置的細節(jié)和尋址解碼器的運行，當配置尋址裝置以實現(xiàn)具體尋址方案時將由本領域技術人員對此做出建議。在優(yōu)選的運行模式中，為將像素值分配到像素，選擇或激活該像素的X地址線和y地址線，并且激活連接到該像素的使能線。這導致從模擬線到像素電極的電荷轉移。取消選擇或無效化X地址線和y地址線，和/或無效化連接到該像素的使能線。這將傳輸?shù)碾姾杀３衷谠撓袼氐碾姌O中。在進一步優(yōu)選的運行模式中，為了將相同的像素值分配到多個像素，對于這些像素中的每一個，激活連接到這樣的像素的使能線并且隨后選擇X地址線和y地址線。這導致從模擬線到每個后續(xù)激活的像素的電極的后續(xù)電荷轉移。無效化這些像素的X地址線、y地址線和使能線。這將轉移的電荷保持在這些像素的電極中。在再進一步的優(yōu)選運行模式中，通過以下方式執(zhí)行將像素值分配到多個所選的像素選擇X地址線和7地址線。并且，激活這些像素的具有使能功能的地址線。在通過使能線執(zhí)行使能的情況下，激活連接到這些像素的使能線。一旦做到這一點，將所有這些所選的像素的電極設定為與通過模擬線提供的電壓相同的電壓。這對應于短路所選像素的所有電極。然后取消選擇X地址線和7地址線。為了將像素值分配到所選像素中的具體像素，選擇這個像素的X地址線和y地址線。這導致從模擬線到像素電極的電荷轉移。取消選擇X地址線和y地址線。無效化連接到這些像素的使能線，以保持這些像素電極的電荷。在尤其優(yōu)選的實施例中，根據(jù)權利要求29所述的空間光調制器包含根據(jù)權利要求1-24其中一項所述的底板裝置。同樣，在尤其優(yōu)選的實施例中，根據(jù)權利要求30所述的顯示裝置包含根據(jù)權利要求1-24其中一項所述的底板裝置或者包含根據(jù)權利要求29所述的空間光調制器。這些實施例對于用于生成場景或內容的二維和/或三維顯示的顯示裝置尤其有利。


存在各種以有利方式配置和發(fā)展本發(fā)明的教導的各種可能性。在這方面，首先應當參考權利要求1的從屬權利要求，其次參考以下參照附圖對本發(fā)明的優(yōu)選示例性實施例的說明。連同參照附圖對本發(fā)明的優(yōu)選示例性實施例的說明，也闡明了本發(fā)明的教導的一般的優(yōu)選配置和發(fā)展。在附圖中，在所有情況下為示意圖，圖1示出了根據(jù)現(xiàn)有技術的底板裝置的模擬線的電壓特性示例的示意圖，其中在全息顯示應用中使用均勻分布的像素值陳列，圖2a示出了根據(jù)本發(fā)明的底板裝置的模擬線的電壓特性的示例的示意圖，圖2b示出了根據(jù)本發(fā)明的像素尋址信號示例的示意圖，圖3a示出了包含將四種不同的灰度值一像素值一分配到16個像素的空間光調制器的示例，圖3b示出了將要施加到模擬線的將4種不同的灰度值分配到如圖3a中所示出的空間光調制器的16個像素的電壓特性的示例，圖4示出了根據(jù)本發(fā)明的包含多個簇的底板裝置的示例，其中僅示出了四個簇，圖5和6每個示出了像素的像素電路的示例，其中這種像素電路包含2個TFT，圖7示出了像素的像素電路的示例，其中這種像素電路包含3個TFT，圖8示出了像素的像素電路的示例，其中這種像素電路包含4個TFT，圖9示出了用于空間光調制器的底板裝置的兩個相鄰像素的示例，其中每個像素包含具有3個TFT的像素電路，圖10示出了用于空間光調制器的底板裝置的四個相鄰像素的示例，其中每個像素包含具有3個TFT的像素電路，圖11示出了用于2TFT像素電路(在圖底部示出)的包含動態(tài)NOR電路(圖頂部)的X地址解碼器的示例，圖12示出了用于2TFT像素電路的包含動態(tài)NOR電路x地址解碼器的示例，其中X地址解碼器嵌入像素電路之間，圖13a示出了用于尋址16道X地址線的包含動態(tài)NOR電路的x地址解碼器的示例的細部圖，圖13b示出了用于尋址64道X地址線的3TFT像素電路的包含動態(tài)NOR電路的x地址解碼器，圖14示出包含動態(tài)AND元件的X地址解碼器的示例，
圖15示出了包含NAND和NOR元件的x地址CMOS解碼器的示例，圖16示出了包含OR元件的X地址解碼器的示例，圖17示出了根據(jù)本發(fā)明的底板裝置的像素電路的規(guī)則排列示例，其中沒有地址解碼器電路位于兩個像素電路之間，圖18示出了在根據(jù)本發(fā)明的底板裝置的一個方向上鏡像的像素電路的排列示例，圖19示出了在根據(jù)本發(fā)明的底板裝置的兩個方向上鏡像的像素電路的排列示例，圖20示出了將要施加到底板裝置的模擬線的包含自適應過載值的電壓特性示例的示意圖，圖21和22每個示出了將要施加到根據(jù)現(xiàn)有技術的像素的電壓特性的示例的示意圖，圖23到25每個示出了將要施加到根據(jù)本發(fā)明的像素的電壓特性的示例的示意圖，圖26示出了現(xiàn)有技術顯示器的有源矩陣結構，其具有四個像素電極10-1、10_2、10-3、10-4，該四個像素電極具有相應的像素電容11-1、11_2、11-3、11-4，并且通過數(shù)據(jù)線12-1、12-2和柵極線13-1、13-2控制該四個像素電極，圖27示出了簇和通向簇的地址解碼器的電路路徑的示例，圖28示出了現(xiàn)有技術的模擬線的示例，圖29示出了本發(fā)明的實施例的示例，其中示出了底板電路的一部分，尤其是包含2TFT的兩個像素的電路，圖30示出了用于簇的地址解碼器的局部線路的樹狀解碼器結構圖31示出了本發(fā)明的實施例的示例，其中示出了底板電路的一部分，尤其是包含3TFT的三個像素的電路，圖32更詳細地示出了可比擬圖7的兩個像素的像素電路的示例，其中，像素的像素電路包含3個TFT并且其中存在模擬線，圖33示出了一簇每個包含2TFT像素電路的像素的示例，并且其中所有像素中存在模擬線，其中X線地址和y線地址在應用數(shù)字移位寄存器的至少一個行內位串行地傳輸，圖34和35每個示出了兩簇每個包含2TFT像素電路的像素的示例，并且其中存在模擬線，其中多個簇之間共用地址線，應當注意，附圖中示出的相同或相似部件標示為相同的附圖標記。
具體實施例方式圖1示出了根據(jù)現(xiàn)有技術的底板裝置的模擬線的電壓特性示例的示意圖。電壓V顯示為兩幀持續(xù)時間內的像素數(shù)N的函數(shù)。由于現(xiàn)有技術的尋址方案中的空間光調制器的像素是逐行尋址并且在單獨線內是逐個尋址，每當根據(jù)固定尋址方案的下一像素被尋址時，OV和6V之間范圍內的不同的均勻分布的電壓被施加到現(xiàn)有技術底板的模擬線。這導致從顯示器外部區(qū)域的以極快的方式驅動模擬值，導致底板裝置的電子器件的物理限制，例如大的線電容阻止持續(xù)模擬線的開關頻率增加。然而，可以根據(jù)本發(fā)明的詳細資料增加空間光調制器的幀速率或刷新率。根據(jù)本發(fā)明，使用不同于現(xiàn)有技術的已知方案的像素值分配方案。這可以由圖2a中示出的示意圖中看出。圖2a中的示意圖示出了等同于施加到底板裝置的模擬線的電壓函數(shù)的電壓特性，像素連接到該底板裝置的模擬線。圖中示出的電壓特性10包含在兩幀內施加到模擬線的電壓值。電壓特性10包含第一幀的斜坡上升函數(shù)的形態(tài)，并且基本包含第二幀的斜坡下降函數(shù)。根據(jù)本發(fā)明的這一實施例，根據(jù)必須通過底板裝置分配到空間光調制器的單個像素的的像素值生成電壓特性10。由于電壓值10幾乎是包含第一幀的線性遞增以及第二幀的線性遞減的函數(shù)，分配到像素的像素值相當高度地分散。換句話說，在兩幀中沒有出現(xiàn)包含同樣像素值的區(qū)域，該區(qū)域通過圖2a的電壓特性10分配，因為，如果例如所有像素的1/3具有相同的像素值，這將導致電壓特性10的區(qū)域水平或平行于圖2a的曲線圖所示的橫軸。根據(jù)圖2b的示意圖示出了第一幀中施加到底板裝置的地址線的像素地址信號。如所見，在這一實施例中，高頻信號施加到地址線。然而，由于這些尋址信號是具有0或I的邏輯值的數(shù)字信號，這可以在高頻率下電子地實現(xiàn)，而不是實現(xiàn)例如圖1中所示的高頻模擬電壓值。圖3a示出了包含像素14的空間光調制器的一部分。圖3a所示的空間光調制器12的像素14包含以不同的陰影指出的四個不同的像素值15在圖3a的示例中，四個像素被分配以100%的最大像素值15。兩個像素14包含75%的像素值15。三個像素14包含25%的像素值15，其余七個像素包含0%的像素值15。圖3a的空間光調制器12上方標明了單個像素在X向上的從0到3的地址編號。在空間光調制器12的左側，標明了單個像素14的在y向上的從0到3的地址編號。圖3b示出了將要施加到模擬線(在圖3a、3b中未示出)的電壓特性10的示意圖，其用于圖3a所示的像素值15分布。如所見，對應于0%的像素值15的電壓施加到模擬線總計7個像素尋址周期。對應于25%的像素值15的電壓施加到模擬線三個像素寫入周期。對應于75%的像素值15的電壓施加兩個像素尋址周期。對應于100%的像素值15的電壓分配到四個像素尋址周期以完成圖3a所示的空間光調制器12的所有16個像素14在一幀中的分配。如圖2a和3b所示，電壓特性10是時間的變量，并且在這些示例中具有數(shù)學上單調函數(shù)的主要特征。應當注意，圖3b的電壓特性10是持續(xù)的種類，由表示不同電壓的實線之間的虛線表示。從如圖3a所示的空間光調制器的像素14的像素值分布開始，生成圖3b所示的電壓特性10。在這一示例中施加斜坡上升曲線。因此，電壓特性10從最低電壓開始并且遞增到最高電壓。因此，電壓特性10取決于將要分配到像素14的像素值15。尤其是根據(jù)術語“像素值分配方案”，這是可以理解的。通過圖3a和3b中未顯示的生成裝置生成電壓特性10。一旦根據(jù)將要分配到像素14的像素值15生成了電壓特性10，當電壓特性10施加到模擬線時將要尋址的像素14的像素地址被確定。如所見，需要首先尋址包含具有0%的像素值 15 的像素 14。因此，生成了像素(0，2)，(1,0), (1,1), (1,3), (3,0), (3,1)和(3，
3)。具有0%的像素值15的像素地址不必完全按照以上所示的順序。也可以使用將這些像素值15分配到像素14的不同順序。因此，施加到至少一個模擬線的生成的電壓特性10決定像素14的尋址順序是可能的。在這一示例中，時間彼此接近地執(zhí)行所有分配相同的像素值15的像素14的尋址。圖4示出了包含多個簇18的底板裝置16的示例。圖4未示出完整的底板裝置16，而是僅示出了其單一部分。因此，圖4中僅示出了四個簇18。所有簇18包含以單獨正方形示意性表示的像素電路20。所有像素電路20被分配到空間光調制器12 (圖4中未示出)的像素。根據(jù)圖4中所示出的實施例，彼此獨立地控制簇18。像素和像素電路20形成底板裝置16和空間光調制器上連接并且相鄰的區(qū)域，以形成簇18。這一實施例的連接區(qū)域具有矩形的形狀，并且簇18不延伸為底板裝置16或空間光調制器的全寬或全長。所有簇18包含模擬線22以及用于尋址簇18的像素或像素電路20的像素尋址裝置24。圖4中示意性地示出了，例如來自計算機的像素數(shù)據(jù)傳輸?shù)斤@示裝置的顯示電子器件，其中包含空間光調制器和底板裝置16。顯示電子器件將像素值和尋址值傳輸?shù)降装逖b置16的面板電子器件。根據(jù)顯示裝置的具體結構，可以在計算機或者顯示裝置的顯示電子器件或者在底板裝置16的面板電子器件中生成電壓特性10和像素地址。圖4中示出，每個簇18包含面板電子器件和像素尋址裝置24之間的連接線，以將地址信息傳輸?shù)较袼貙ぶ费b置24。圖4中示意性地示出，像素尋址裝置24連接和/或包含X地址線26。用于尋址像素的I地址的尋址裝置24包含y地址線28。圖31示出了小簇18的另一示例的示意圖。僅為說明的目的，圖31示出的簇18包含僅16個像素和像素電路20 (其中圖31中示出了僅三個像素電路20)。實際中，簇將具有更多的像素，但可以以相同方式運行。數(shù)個簇的設計是可能的。其關于其每個像素的TFT的數(shù)目以及電子線的數(shù)目和排列方面有差別。不同的簇設計通常包含不同的特征。通過地址解碼器電路50控制圖31所示的簇18，該地址解碼器電路50包含X地址解碼器38和j地址解碼器44。X地址解碼器38和j地址解碼器44從面板電子器件(未顯示)接受地址，例如x_Addr[l:0]和y_Addr [1:0]。每個單獨的像素電路20包含由2、3或更多TFT組成的TFT電路。在本實例中，選擇了根據(jù)圖7的示例的3-TFT變體，因為其提供了額外的特征。像素電路20包含兩個選擇TFT100、200和傳輸TFT300。如果選擇TFT100、200都被激活，其將使能線22連接到傳輸TFT300的柵極，以使其分別地開啟或關閉。當傳輸TFT開啟，來自模擬線22的模擬電壓將施加到像素電極500。由于每個像素電極通過簇結構的隨機訪問，面板電子器件提供的特定模擬電壓依次地施加到具有簇18中的任意位置的數(shù)個像素單元，這是有可能控制的。隨后，模擬線22的電壓遞增并且選擇適當?shù)南袼匾詫ぶ贰Ｒ坏┤绱?，施加到模擬線22的電壓施加到這樣的像素電極50或者這樣一組像素電極500。在圖31中的簇18旁邊示意性的繪出的地址解碼器50實際上被實施為使其分布到整個簇18的像素電路20，例如圖12中所示。這將避免簇之間的間隙。與現(xiàn)有技術AM底板相比，基于簇的方法的最大幀速率僅取決于應用的TFT100、200,300的最大開關頻率。幀的寫入一以及因此的像素值到像素的分配一由初始化開始。首先將“開啟”值(例如6V)施加到使能線22。隨后，連接到X和y選擇TFT100、200的柵極的所有x和y地址線26、28轉換為“開啟”值(例如也是6V)。此時所有TFT300是導通的，并且所有電極500同時連接到模擬線22。像素電極500中已經(jīng)儲存的來自前面的幀寫入的電荷被均衡，并且通過模擬線22將所有像素電極500充電為OV或者另一個所需的預充電電壓V。以下采用OV作為初始值。這時開始像素電路20的禁用階段。斜坡上升電壓(電壓特性10)通過面板電子器件施加到模擬線22。在這一示例中，斜坡上升函數(shù)開始于最低電壓，即0V。通過這一驅動模式的示例，所有傳輸TFT300仍然保持使能并且導通。這意味著，改變施加到模擬線的電壓V將改變所有像素電極500的電壓。這時使連接到應當被設置為OV的像素電極500的所有傳輸TFT300非導通(無效化)。使能線30通過選擇TFT100、200連接到這些傳輸TFT300的柵極。使能線30此時轉換到禁用值0V。為放電這些傳輸TFT300的柵極，兩個選擇TFT100、200的柵極必須轉換為“開啟”，以在使能線30保持低相位(例如0V)時將儲存在傳輸TFT300的柵極電容中的電荷移除。這一步驟重復數(shù)次，直到相同電壓(此處0V)的所有像素電極500已經(jīng)被尋址并且已經(jīng)從模擬線22斷開。在下一步驟中，施加到模擬線22的電壓遞增到更高值(例如IV)并且這一數(shù)量施加到所有像素電極500，除了在先前闡述的第一步驟已經(jīng)禁用的那些。通過單獨的無效化操作隔離應當儲存IV的所有像素電極500，該單獨的無效化操作包含將選擇TFT100、200轉換為“開啟”并且將使能線30轉換為“關閉”。然后繼續(xù)斜坡上升電壓和像素無效化，直到完成將要分配到像素的所有電壓水平。圖5和圖29示出了包含根據(jù)上述第一實施例的兩個TFT100、200的像素的控制電路20 (或像素電路)的示例。第一 TFT的源極S連接到模擬線22，第一 TFT100的柵極G連接到X地址線26，并且第一 TFT的漏極D連接到第二 TFT200。第二 TFT的源極S連接到第
一TFT100的漏極D，第二 TFT200的柵極G連接到y(tǒng)地址線，并且第二 TFT200的漏極D連接到像素電極500。像素電極500表示為電容器。應當注意，即使第一 TFT連接到X地址線26并且第二 TFT200連接到y(tǒng)地址線28，其也可以是相反，即替換為第一 TFT100可以連接到I地址線28并且第二 TFT200可以連接到x地址線26。將兩個晶體管100、200和連接到X和y地址線26、28的柵極G組合為單個雙柵晶體管(圖5中未示出)，并且這也適用于進一步的示例。在進一步的實施例中，分別連接到X和y地址線26、28的TFT100、200具有選擇TFT的功能，通過控制傳輸TFT300柵極電壓選擇傳輸TFT300是否開啟或關閉。傳輸TFT300的源極S連接到模擬線22并且漏極D連接到像素電極500。如果該晶體管300開啟，電荷從模擬線22傳輸?shù)较袼仉姌O500。如果晶體管關閉，實際電荷儲存在像素電極500以定義像素值。圖6示出了包含根據(jù)上述第二實施例的兩個TFT100、200的像素的像素電路20的示例。第一 TFT——選擇TFT——連接到X地址線、y地址線28和第二 TFT200。第二TFT200——傳輸TFT——連接到第一 TFT100、模擬線22和像素電極500。這種像素電極20可以比擬DRAM(Dynamic Random Access Memory,動態(tài)隨機存取存儲器)存儲單元電路。如果對像素進行尋址，根據(jù)n通道或p通道傳輸TFT200或者n通道或p通道選擇TFT100的是否使用，需要應用以下尋址方案(X=信號被施加到X地址線26，Y=信號被施加到y(tǒng)地址線 28)
權利要求
1.一種用于空間光調制器(12)的底板裝置，尤其是應用于生成場景或內容的二維和/或三維顯示的顯示裝置中的空間光調制器(12)，其特征在于，空間光調制器(12)包含具有像素地址的像素(14)并且可以被底板裝置(16)電子地控制以將像素值(15)分配到像素(14)，底板裝置(16)包含每個像素(14)的至少一個電極(500)、至少一個模擬線(22)和至少一個像素尋址裝置(24)，其中，這種像素尋址裝置(24)包含X地址線(26)和y地址線(28)，其中所有像素(14)都連接到模擬線(22)、x地址線(26)和y地址線(28)，作為像素值(15)分配方案，調整生成裝置以生成施加到至少一個模擬線(22)的電壓特性(10)，這樣電壓特性(10)取決于將要分配到像素(14)的像素值(15)，其中，調整底板裝置(16)，以根據(jù)生成的電壓特性(10)確定像素地址，以作為像素尋址方案，這樣，為了將像素值(15)分配到像素(14)，將生成的電壓特性施加于至少一個模擬線(22)。
2.根據(jù)權利要求1所述的底板裝置，其特征在于，電壓特性(10)可以是電壓斜坡上升函 數(shù)和/或電壓斜坡下降函數(shù)和/或鋸齒狀函數(shù)，和/或，其中電壓特性(10)包含預設的時間段內的過載值和/或電壓特性包含預設的時間段內的亞載值。
3.根據(jù)權利要求1或2所述的底板裝置，其特征在于，電壓特性(10)是時間的變量并且具有顯著的數(shù)學上的單調函數(shù)的特性，尤其是單調遞增或者單調遞減。
4.根據(jù)權利要求1到3中任一項所述的底板裝置，其特征在于，被施加到至少一個模擬線(22)的生成的電壓特性(10)決定尋址像素(14)的順序。
5.根據(jù)權利要求1到4中任一項所述的底板裝置，其特征在于，在X向和y向上生成所確定的像素地址，其中，以隨機訪問的方式執(zhí)行關于X向和I向的像素值(15)到像素(14)的分配。
6.根據(jù)權利要求1到5中任一項所述的底板裝置，其特征在于，在底板裝置(16)的一個運行模式中，彼此時間鄰近地執(zhí)行分配以相同像素值(15)的所有像素(14)的尋址，和/或其中在底板裝置(16)的另一個運行模式中，在實質上相同的時間執(zhí)行分配以相同像素值(15)的所有像素(14)的尋址，和/或其中在底板裝置的又一運行模式中，在一段時間內執(zhí)行分配以相同像素值(15)的所有像素(14)的尋址，和/或其中像素值(15) —次僅分配到一個像素(14)。
7.根據(jù)權利要求1到6中任一項所述的底板裝置，其特征在于，空間光調制器(21)和/或底板裝置(16)包含至少兩簇(18)像素的簇排列，其中每個簇(18)包含模擬線(22)和用于尋址該簇(18)的像素(14)的像素尋址裝置(24)。
8.根據(jù)權利要求7所述的底板裝置，其特征在于，彼此獨立地控制簇(18)，和/或其中形成空間光調制器(12)的相連或相鄰區(qū)域的多個像素(14)形成簇(18)，其中，這種區(qū)域可以是矩形、方形、蜂巢型，其中一簇(18)優(yōu)選為不延伸到空間光調制器(12)的全長或全寬。
9.根據(jù)權利要求1到8中任一項所述的底板裝置，其特征在于，像素(14)的控制電路(20)包含兩個TFT (100，200)，其中第一 TFT(IOO)連接到模擬線(22)、x地址線(26)和第二 TFT (200)，其中第二 TFT (200)連接到第一 TFT (100)、y地址線(28)和像素(14)的電極(500)。
10.根據(jù)權利要求1到8中任一項所述的底板裝置，其特征在于，像素(14)的控制電路(20)包含兩個TFT (100，200)，其中第一 TFT(IOO)連接到x地址線(26)、y地址線(28)和第二 TFT (200)，其中第二 TFT (200)連接到第一 TFT (100)、模擬線(22)和像素(14)的電極(500)。
11.根據(jù)權利要求1到8中任一項所述的底板裝置，其特征在于，包含至少一道使能線(30)，所有像素(14)連接到使能線(30)。
12.根據(jù)權利要求11所述的底板裝置，其特征在于，像素(14)的控制電路(20)包含三個TFT (100，200，300)，其中第一 TFT (100)連接到使能線(30)、x地址線(26)和第二TFT (200)，其中第二 TFT (200)連接到第一 TFT (100)、y地址線(28)和第三TFT (300)，其中第三TFT(300)連接到第二 TFT(200)、模擬線(22)和像素(14)的電極(500)。
13.根據(jù)權利要求1到8中任一項所述的底板裝置，其特征在于，像素(14)的控制電路(20)包含三個TFT (100，200，300)，其中對于彼此相鄰并且通過相同的y地址線(28)尋址的兩個像素(14 ;20，32)，第一像素(20)的第一 TFT(IOO)——用作使能功能——連接到第二像素(32)的X地址線(26)、y地址線(28)和第一像素(20)的第二 TFT (200)，其中第一像素(20)的第二 TFT (200)連接到第一像素(20)的第一 TFT (100)、第一像素(20)的x地址線(26)和第一像素(20)的第三TFT (300)，其中第一像素(20)的第三TFT (300)連接到第一像素(20)的第二 TFT (200)、模擬線(22)和第一像素(20)電極(500)，其中第二像素(32)的第一 TFT (100)——用作使能功能——連接到第一像素(20)的x地址線(26)、y地址線(28)和第二像素(32)的第二 TFT (200)，其中第二像素(32)的第二 TFT (200)連接到第二像素(32)的第一 TFT (100)、第二像素(200)的x地址線(26)和第二像素(32)的第三TFT (300)，其中第二像素(32)的第三TFT (300)連接到第二像素(32)的第二 TFT (200)、模擬線(22)和第二像素(32)電極(500)。
14.根據(jù)權利要求1到8中任一項所述的底板裝置，其特征在于，像素(20，32，34，36)控制電路(20，32，34，36)包含三個TFT (100，200，300)，其中對于彼此相鄰并且通過相同的y地址線(28)尋址的四個像素(20，32，34，36)，其中第一像素(20)的第一 TFT (100)——用作使能功能——連接到第三像素(34)的X地址線(26)、y地址線(28)和第一像素(20)的第二 TFT (200)，其中第一像素(20)的第二 TFT (200)連接到第一像素(20)的第一 TFT (100)、第一像素(20)的X地址線(26)和第一像素(20)的第三TFT (300)，其中第一像素(20)的第三TFT(300)連接到第一像素(20)的第二 TFT(200)、模擬線(22)和第一像素(20)的電極(500)，其中第二像素(32)的第一TFT(IOO)——用作使能功能——連接到第一像素(20)的X地址線(26)、y地址線(28)和第二像素(32)的第二 TFT(200)，其中第二像素(32)的第二 TFT(200)連接到第二像素(32)的第一 TFT(IOO)、第二像素(32)的x地址線(26)和第二像素(32)的第三TFT (300)，其中第二像素(32)的第三TFT (300)連接到第二像素(32)的第二 TFT (200)、模擬線(22)和第二像素(32)電極(500)，其中第三像素(34)的第一 TFT(IOO)——用作使能功能——連接到第四像素(36)的X地址線(26)、y地址線(28)和第三像素(34)的第二 TFT(200)，其中第三像素(34)的第二 TFT(200)連接到第三像素(34)的第一 TFT (100)、第三像素(34)的x地址線(26)和第三像素(34)的第三TFT (300)，其中第三像素(34)的第三TFT(300)連接到第三像素(34)的第二 TFT(200)、模擬線(22)和第三像素(34)電極(500)，其中第四像素(36)的第一TFT (100)——用作使能功能——連接到第二像素(32)的X地址線(26)、y地址線(28)和第四像素(36)的第二 TFT (200)，其中第四像素(36)的第二 TFT(200)連接到第四像素(36)的第一 TFT(100)、第四像素(36)的X地址線(26)和第四像素(36)的第三TFT(300)，其中第四像素(36)的第三TFT(300)連接到第四像素(36)的第二 TFT (200)、模擬線(22)和第四像素(36)電極(500)。
15.根據(jù)權利要求13或14所述的底板裝置，其特征在于，使能線(30)的邏輯電平對應于X地址線(26)的邏輯電平。
16.根據(jù)權利要求9到15中任一項所述的底板裝置，其特征在于，像素(20，32，34，36)的第一 TFT (100)和相同像素(20，32，34，36)的第二 TFT (200)結合為雙柵TFT。
17.根據(jù)權利要求9到16中任一項所述的底板裝置，其特征在于，X地址線(26)或y地址線(28)連接到像素(20，32，34，36)的第一 TFT (100)的柵極(G)或者連接到像素(20，32，34，36)第二 TFT (200)的柵極(G)或者連接到根據(jù)權利要求16所述的雙柵TFT的柵極。
18.根據(jù)權利要求9到17中任一項所述的底板裝置，其特征在于，使能線(30)或者用作使能線(30)的X地址線(26)連接到像素(20，32，34，36)的第一 TFT (100)的源極(S),和/或其中像素(20，32，34，36)的第一 TFT (100)的漏極(D)連接到同一像素第二 TFT (200)的源極⑶。
19.根據(jù)權利要求9到18中任一項所述的底板裝置，其特征在于，模擬線(22)連接到像素(20，32，34，36)第三TFT (300)的源極(S)，并且同一像素(20，32，34，36)的電極(500)連接到同一像素(20，32，34，36)第三TFT (300)的漏極(D)，和/或其中像素(20，32，34，36)第二 TFT(200)的漏極(D)連接到同一像素(20,32,34,36)第三TFT(300)的柵極(G)。
20.根據(jù)權利要求1到19中任一項所述的底板裝置，其特征在于，像素尋址裝置(24)包含至少一個X地址解碼器(38，38’ )和至少一個y地址解碼器(44，44’)，X地址解碼器(38，38’ )連接至IJ X地址線(26)，y地址解碼器(44，44，)連接到y(tǒng)地址線(28)。
21.根據(jù)權利要求20所述的底板裝置，其特征在于，X地址解碼器(38，38’)和/或y地址解碼器(44，44’ )基于動態(tài)NOR解碼器(DynamicNOR-decoder，動態(tài)或非解碼器)和/或基于動態(tài)AND解碼器(DynamicAND-decoder,動態(tài)和解碼器)和/或可以基于OR解碼器(OR-decoder，或解碼器)和/或可以基于包含NAND和NOR電路的CMOS解碼器(CMOS-Decoder,互補金屬氧化物半導體解碼器)和/或可以基于AND解碼器(AND-decoder,和解碼器)。
22.根據(jù)權利要求20或21所述的底板裝置，其特征在于，X地址解碼器(38，38’)和/或y地址解碼器(44，44’ )與底板裝置(16)分開安置，或者，其中x地址解碼器(38，38’ )和/或y地址解碼器(44，44’ )位于底板裝置(16)的外緣，或者，其中x地址解碼器(38，38’ )和/或y地址解碼器(44，44’ )置于像素(14 ;20，32，34，36)之間的底板裝置(16)上。
23.根據(jù)權利要求1到22中任一項所述的底板裝置，其特征在于，每一像素(14)包含像素控制結構(20，32，34，36)，其中像素控制結構(20，32，34，36)安置為常規(guī)布局，其中所有像素控制結構(20，32，34，36)優(yōu)選為以相同方式定向，或者，其中兩個相鄰像素的像素控制結構(20，32，34，36)安置為彼此鏡像，或者，其中四個相鄰像素的像素控制結構(20，32，34，36)安置為彼此鏡像。
24.根據(jù)權利要求1到23中任一項所述的底板裝置，其特征在于，空間光調制器(12)調整為基于衍射作用偏轉光與空間光調制器(12)的相互作用，其中，優(yōu)選為根據(jù)WO2010/149587的中任一項權利要求實施空間光調制器(12)。
25.一種運行用于空間光調制器的底板裝置的方法，尤其地用于運行根據(jù)權利要求1到24中任一項的底板裝置(16)，其特征在于，空間光調制器(12)包含具有像素地址的像素(14)并且被底板裝置(16)電子控制以將像素值(15)分配到像素(14)，其中，底板裝置(16)包含每個像素(14)的至少一個電極(500)、至少一個模擬線(22)和至少一個像素尋址裝置(24)，其中，這種像素尋址裝置(24)包含X地址線(26)和y地址線(28)，其中，所有像素(14)連接到模擬線(22)、x地址線(26)和y地址線(28)，該方法包含以下步驟 作為像素值(15)分配方案，生成裝置生成將要施加到至少一個模擬線(22)的電壓特性(10)，以使電壓特性(10)取決于將要分配到像素(14)的像素值(15)， 根據(jù)生成的電壓特性(10)確定像素地址，以此作為像素尋址方案，并且 為了將像素值(15)分配到像素(14)，將生成的電壓特性(10)施加到至少一個模擬線(22)。
26.根據(jù)權利要求25所述的方法，其特征在于，為將像素值(15)分配到像素(14)，選擇該像素(14)的X地址線(26)和y地址線(28)，并且激活連接到該像素(14)的使能線(30)，這導致從模擬線(22)到像素(14)電極(500)的電荷轉移，其中，取消選擇x地址線(26)和y地址線(28)，和/或無效化連接到該像素(14)的使能線(30)，以將傳輸?shù)碾姾杀３衷谠撓袼?14)的電極(500)中。
27.根據(jù)權利要求25或26所述的方法，其特征在于，為了將相同的像素值(15)分配到多個像素(14)，對于這些像素(14)中的每一個，激活連接到這樣的像素(14)的使能線(30)并且隨后選擇X地址線(26)和y地址線(28)，這導致從模擬線(22)到每個后續(xù)激活的像素(14)的電極(500)的后續(xù)電荷轉移，其中，無效化這些像素(14)的X地址線(26)、y地址線(28)和使能線(30)，以將轉移的電荷保持在這些像素(14)的電極(500)中。
28.根據(jù)權利要求25所述的方法，其特征在于，對于多個所選的像素(14)，選擇X地址線(26)和y地址線(28)，并且激活這些像素(14)的具有使能功能的地址線，或者激活連接到這些像素(14)的使能線(30)，以將所有這些像素(14)的電極(500)設定為與通過模擬線(22)提供的電壓相同的電壓，和/或以短路所選像素(14)的所有電極(500)，其中，取消選擇X地址線(26)和y地址線(28)，其中，為了將像素值(15)分配到像素(14)，選擇這個像素(14)的X地址線(26)和y地址線(28)，這導致從模擬線(22)到像素(14)電極(500)的電荷轉移，其中，取消選擇X地址線(26)和y地址線(28)，并且其中，無效化連接到這些像素(14)的使能線(30)，以保持這些像素(14)電極(500)的電荷。
29.—種空間光調制器，尤其是用于生成場景或內容的二維和/或三維顯示的顯示裝置中，其特征在于，包含根據(jù)權利要求1到24所述的底板裝置(16)。
30.用于生成場景的二維和/或三維顯示的顯示裝置，尤其是立體或全息顯示裝置，其特征在于，包含根據(jù)權利要求1到24所述的底板裝置(16)或者包含根據(jù)權利要求26所述的空間光調制器(12)。
全文摘要
本發(fā)明涉及一種用于空間光調制器(12)的底板裝置(16)，尤其是應用于生成場景或內容的二維和/或三維顯示的顯示裝置中的空間光調制器(12)?？臻g光調制器(12)包含具有像素地址的像素(14)并且可以被底板裝置(16)電子地控制以將像素值(15)分配到像素(14)。底板裝置(16)包含每個像素(14)的至少一個電極(500)、至少一個模擬線(22)和至少一個像素尋址裝置(24)。這種像素尋址裝置(24)包含x地址線(26)和y地址線(28)。所有像素(14)都連接到模擬線(22)、x地址線(26)和y地址線(26)。作為像素值(15)分配方案，調整生成裝置以生成施加到至少一個模擬線(22)的電壓特性(10)，這樣電壓特性(10)取決于將要分配到像素(14)的像素值(15)。調整底板裝置(16)，以根據(jù)生成的電壓特性(10)確定像素地址，以作為像素尋址方案，這樣，為了將像素值(15)分配到像素(14)，將生成的電壓特性施加于至少一個模擬線(22)。此外，本發(fā)明涉及一種運行用于空間光調制器(12)的底板裝置(16)的方法。
文檔編號G02B27/22GK103038808SQ201180024060
公開日2013年4月10日 申請日期2011年3月15日 優(yōu)先權日2010年3月15日
發(fā)明者羅伯特·米斯拜奇 申請人:視瑞爾技術公司