專(zhuān)利名稱(chēng)：一種具有刻蝕容差的硅狹縫波導(dǎo)電極的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光波導(dǎo)電極，特別是涉及一種具有刻蝕容差的硅狹縫波導(dǎo)電極。
背景技術(shù)：
硅基光子技術(shù)是實(shí)現(xiàn)低成本、高密度的光通信和光互連的重要技術(shù)手段之 一。然而由于間接帶隙的限制，制約了硅材料本身的高速電光調(diào)制。目前常用 的解決辦法是通過(guò)載流子注入帶來(lái)的色散效應(yīng)，實(shí)現(xiàn)對(duì)硅材料的間接電光調(diào)制， 它的速度僅能達(dá)到納秒量級(jí)。
2004年提出的硅狹縫波導(dǎo)引入了新的導(dǎo)波概念。它通過(guò)一種由兩個(gè)距離很 近的亞微米硅波導(dǎo)及其中間的狹縫組成的整體結(jié)構(gòu)，把光限制在低折射率的狹 縫內(nèi)部，并在狹縫中填充電光材料等具有特殊性能的物質(zhì)。兩側(cè)距離很近的硅 波導(dǎo)摻雜直接充當(dāng)電極，利用大電場(chǎng)強(qiáng)度下電光材料的直接電光效應(yīng)補(bǔ)充硅材 料本身的不足。電光材料的調(diào)制速度可達(dá)皮秒量級(jí)。
目前已有報(bào)道的硅狹縫波導(dǎo)的電極，有在硅波導(dǎo)外側(cè)增加深刻蝕而成的很 薄的硅平板作為引出電極，和直接在硅波導(dǎo)側(cè)面刻出等高的梳狀引出電極這兩 種結(jié)構(gòu)，但均采用了對(duì)兩側(cè)電極進(jìn)行同類(lèi)型摻雜(同為N型或同為P型)的方 案。這就要求電極中間的狹縫必須刻蝕到絕緣的二氧化硅掩埋層，以防止兩側(cè) 電極的相互導(dǎo)通。在實(shí)際制作中，帶來(lái)很大的工藝難度。

發(fā)明內(nèi)容
為了增大實(shí)際刻蝕工藝的容差，本發(fā)明的目的在于提供一種具有刻蝕容差 的硅狹縫波導(dǎo)電極，在結(jié)合硅材料的PN結(jié)和PIN結(jié)的物理特性的基礎(chǔ)上，利用 反偏耗盡特性，阻斷了兩側(cè)電極之間的導(dǎo)電性，降低了電極中間狹縫的刻蝕工 藝難度，并能與標(biāo)準(zhǔn)的CMOS工藝很好的兼容。
本發(fā)明的目的是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的
在二氧化硅掩埋層上層中部設(shè)有硅狹縫波導(dǎo)，硅狹縫波導(dǎo)的電極一側(cè)設(shè)有 加上負(fù)電壓的P型摻雜的硅，硅狹縫波導(dǎo)的電極另一側(cè)設(shè)有加上正電壓的N型 摻雜的硅；硅狹縫波導(dǎo)由一側(cè)硅波導(dǎo)、狹縫、另一側(cè)硅波導(dǎo)，以及狹縫底部刻 蝕殘留的本征硅I或狹縫底部刻蝕殘留的P型摻雜的硅或N型摻雜的硅構(gòu)成， 硅狹縫波導(dǎo)的狹縫中填充同時(shí)作為上包層的電光材料，電極一側(cè)的P型摻雜的 硅在結(jié)構(gòu)上分為兩部分緊鄰狹縫處為一側(cè)硅波導(dǎo)， 一側(cè)硅波導(dǎo)的另一側(cè)依次
3連接P型輕摻雜的硅平板以及P型重?fù)诫s的硅平板；電極另一側(cè)的N型慘雜的 硅在結(jié)構(gòu)上也分為兩部分緊鄰狹縫處為另一側(cè)硅波導(dǎo)，另一側(cè)硅波導(dǎo)的另一 側(cè)依次連接N型輕摻雜的硅平板以及N型重?fù)诫s的硅平板。
所述硅狹縫波導(dǎo)的電極的摻雜濃度分為兩種狹縫的一側(cè)硅波導(dǎo)、 一側(cè)硅 波導(dǎo)相連的P型輕摻雜的硅平板，另一側(cè)硅波導(dǎo)、另一側(cè)硅波導(dǎo)相連的N型輕 摻雜的硅平板均為〈10"cm—3輕摻雜；外側(cè)P型重?fù)诫s的硅平板和N型重?fù)诫s的 硅平板為>102()011'3重?fù)诫s。
所述硅狹縫波導(dǎo)的電極一側(cè)的P型摻雜的硅，其摻雜離子是P型離子；另 一側(cè)的N型摻雜的硅，其摻雜離子是N型離子。
所述狹縫底部刻蝕殘留的本征硅I或狹縫底部刻蝕殘留的P型摻雜的硅或N 型摻雜的硅的高度等于零到硅平板高度之間的任意高度。
所述負(fù)電壓加在P型重?fù)诫s的硅平板上，與P型重?fù)诫s的硅平板相連的P 型輕摻雜的硅平板和一側(cè)硅波導(dǎo)由于電荷遷移具有負(fù)電；正電壓加在N型重?fù)?雜的硅平板上，與N型重?fù)诫s的硅平板相連的N型輕摻雜的硅平板和另一側(cè)硅 波導(dǎo)由于電荷遷移具有正電。 本發(fā)明具有的有益效果是
本發(fā)明利用硅材料的PN結(jié)和PIN結(jié)反偏耗盡的特性，通過(guò)在狹縫波導(dǎo)的兩 側(cè)電極部分分別進(jìn)行N型和P型摻雜，并施加反偏電壓形成結(jié)區(qū)耗盡，在物理 上阻斷了左右電極之間的導(dǎo)電性，從而能夠允許狹縫的刻蝕有殘留，增大了刻 蝕工藝的容差。且與CMOS平面工藝完全兼容。


圖1是基于PIN原理的硅狹縫波導(dǎo)及電極的俯視圖。
圖2是基于PIN原理的硅狹縫波導(dǎo)及電極的剖面圖。
圖3是基于PN結(jié)原理的硅狹縫波導(dǎo)及電極的俯視圖。
圖4是基于PN結(jié)原理的硅狹縫波導(dǎo)及電極的剖面圖。
圖中1、硅狹縫波導(dǎo)，2、電極，3、 P型摻雜的硅，4、 N型摻雜的硅，5、 絕緣體上的硅材料，6、頂層硅，7、 一側(cè)硅波導(dǎo)，8、另一側(cè)硅波導(dǎo)，9、狹縫， 10、狹縫底部刻蝕殘留的本征硅I， 11、狹縫底部刻蝕殘留的P型摻雜的硅或N 型摻雜的硅，12、上包層，13、 P型輕摻雜的硅平板，14、 P型重?fù)诫s的硅平板， 15、 N型輕摻雜的硅平板，16、 N型重?fù)诫s的硅平板，17、襯底硅，18、 二氧 化硅掩埋層。
具體實(shí)施例方式
4下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
如圖1-圖4所示，本發(fā)明的絕緣體上的硅材料5是由頂層硅6、 二氧化硅掩 埋層18和襯底硅17組成。在二氧化硅掩埋層18上層中部設(shè)有硅狹縫波導(dǎo)1， 硅狹縫波導(dǎo)1的電極2 —側(cè)設(shè)有加上負(fù)電壓的P型摻雜的硅3，硅狹縫波導(dǎo)1 的電極2另一側(cè)設(shè)有加上正電壓的N型摻雜的硅4;硅狹縫波導(dǎo)1由一側(cè)硅波 導(dǎo)7、狹縫9、另一側(cè)硅波導(dǎo)8，以及狹縫底部刻蝕殘留的本征硅IIO (如圖l、 圖2所示)或狹縫底部刻蝕殘留的P型摻雜的硅或N型摻雜的硅11 (如圖3、 圖4所示)構(gòu)成，硅狹縫波導(dǎo)1的狹縫9中填充同時(shí)作為上包層12的電光材料， 電極2 —側(cè)的P型摻雜的硅3在結(jié)構(gòu)上分為兩部分緊鄰狹縫9處為一側(cè)硅波 導(dǎo)7， 一側(cè)硅波導(dǎo)7的另一側(cè)依次連接P型輕摻雜的硅平板13以及P型重?fù)诫s 的硅平板14;電極2另一側(cè)的N型摻雜的硅4在結(jié)構(gòu)上也分為兩部分緊鄰狹 縫9處為另一側(cè)硅波導(dǎo)8,另一側(cè)硅波導(dǎo)8的另一側(cè)依次連接N型輕摻雜的硅 平板15以及N型重?fù)诫s的硅平板16。硅狹縫波導(dǎo)1的電極2 —側(cè)的P型摻雜 的硅3和另一側(cè)的N型摻雜的硅4，是可以互換的。
所述硅狹縫波導(dǎo)1的電極2的摻雜濃度分為兩種狹縫9的一側(cè)硅波導(dǎo)7、 一側(cè)硅波導(dǎo)7相連的P型輕摻雜的硅平板13，另一側(cè)硅波導(dǎo)8、另一側(cè)硅波導(dǎo)8 相連的N型輕摻雜的硅平板15均為〈10"cnf3輕摻雜；外側(cè)P型重?fù)诫s的硅平板 14和N型重?fù)诫s的硅平板16為〉10"cnf3重?fù)诫s。
所述硅狹縫波導(dǎo)1的電極2 —側(cè)的P型摻雜的硅3，其摻雜離子是P型離子， 如硼離子；另一側(cè)的N型摻雜的硅4，其摻雜離子是N型離子，如磷離子。
狹縫底部刻蝕殘留的本征硅10或狹縫底部刻蝕殘留的P型摻雜的硅或N型 摻雜的硅11的高度等于零到硅平板高度之間的任意高度。
負(fù)電壓加在P型重?fù)诫s的硅平板14上，與P型重?fù)诫s的硅平板14相連的P 型輕摻雜的硅平板13和一側(cè)硅波導(dǎo)7由于電荷遷移具有負(fù)電；正電壓加在N型 重?fù)诫s的硅平板16上，與N型重?fù)诫s的硅平板16相連的N型輕摻雜的硅平板 15和另一側(cè)硅波導(dǎo)8由于電荷遷移具有正電。
參照?qǐng)D1、圖2所示的基于PIN原理的硅狹縫波導(dǎo)及電極。本實(shí)施例特別針 對(duì)于狹縫底部刻蝕殘留的硅沒(méi)有被摻雜的情況，目卩狹縫底部刻蝕殘留的硅為 本征硅I。此時(shí)狹縫一側(cè)P型摻雜的波導(dǎo)、另一側(cè)N型摻雜的波導(dǎo)、以及狹縫底 部刻蝕殘留的本征硅共同構(gòu)成一個(gè)PIN結(jié)的結(jié)構(gòu)。當(dāng)施加反向偏壓時(shí)，PIN結(jié) 區(qū)不導(dǎo)通，整個(gè)結(jié)構(gòu)構(gòu)成一個(gè)電容器。只要當(dāng)反偏電壓引起的電場(chǎng)強(qiáng)度小于硅 材料的擊穿場(chǎng)強(qiáng)時(shí)，即可正常工作。整個(gè)過(guò)程與摻雜濃度無(wú)關(guān)。例如當(dāng)狹縫間距為100nm時(shí)，可以工作的電壓范圍為、6V。
參照?qǐng)D3、圖4所示的基于PN結(jié)原理的硅狹縫波導(dǎo)及電極。本實(shí)施例特別 針對(duì)于狹縫底部刻蝕殘留的硅被摻雜的情況，可以完全摻P型離子、完全摻N 型離子，或一部分摻入P型離子同時(shí)一部分摻入N型離子。由于載流子的擴(kuò)散 和遷移， 一般實(shí)驗(yàn)中以第三種情況較為普遍。此時(shí)狹縫左側(cè)P型波導(dǎo)、右側(cè)N 型波導(dǎo)、以及狹縫底部刻蝕殘留的P型摻雜的硅或N型摻雜的硅共同構(gòu)成一個(gè) PN結(jié)的結(jié)構(gòu)，并在P型和N型交界的區(qū)域天然形成一個(gè)有一定勢(shì)壘寬度的內(nèi)建 電場(chǎng)，在這個(gè)勢(shì)壘寬度內(nèi)，載流子被耗盡而不導(dǎo)電。當(dāng)施加反向偏壓時(shí)，勢(shì)壘 區(qū)寬度進(jìn)一步增大，整個(gè)結(jié)構(gòu)構(gòu)成一個(gè)電容器。當(dāng)反偏電壓引起的電場(chǎng)強(qiáng)度小 于硅材料的擊穿場(chǎng)強(qiáng)時(shí)，即可正常工作。例如當(dāng)狹縫間距為100nm， N型硅的 輕摻雜的濃度為1017cm_3， P型硅的的輕摻雜濃度為6xl0"cm—3時(shí)，可以工作的 電壓范圍為》12.8V。
權(quán)利要求
1、一種具有刻蝕容差的硅狹縫波導(dǎo)電極，其特征在于在二氧化硅掩埋層(18)上層中部設(shè)有硅狹縫波導(dǎo)(1)，硅狹縫波導(dǎo)(1)的電極(2)一側(cè)設(shè)有加上負(fù)電壓的P型摻雜的硅(3)，硅狹縫波導(dǎo)(1)的電極(2)另一側(cè)設(shè)有加上正電壓的N型摻雜的硅(4)；硅狹縫波導(dǎo)(1)由一側(cè)硅波導(dǎo)(7)、狹縫(9)、另一側(cè)硅波導(dǎo)(8)，以及狹縫底部刻蝕殘留的本征硅I(10)或狹縫底部刻蝕殘留的P型摻雜的硅或N型摻雜的硅(11)構(gòu)成，硅狹縫波導(dǎo)(1)的狹縫(9)中填充同時(shí)作為上包層(12)的電光材料，電極(2)一側(cè)的P型摻雜的硅(3)在結(jié)構(gòu)上分為兩部分緊鄰狹縫(9)處為一側(cè)硅波導(dǎo)(7)，一側(cè)硅波導(dǎo)(7)的另一側(cè)依次連接P型輕摻雜的硅平板(13)以及P型重?fù)诫s的硅平板(14)；電極(2)另一側(cè)的N型摻雜的硅(4)在結(jié)構(gòu)上也分為兩部分緊鄰狹縫(9)處為另一側(cè)硅波導(dǎo)(8)，另一側(cè)硅波導(dǎo)(8)的另一側(cè)依次連接N型輕摻雜的硅平板(15)以及N型重?fù)诫s的硅平板(16)。
2、 根據(jù)權(quán)利要求1所述的一種具有刻蝕容差的硅狹縫波導(dǎo)電極，其特征在 于所述硅狹縫波導(dǎo)(1)的電極(2)的摻雜濃度分為兩種狹縫(9)的一側(cè)硅波導(dǎo)(7)、 一側(cè)硅波導(dǎo)(7)相連的P型輕摻雜的硅平板(13)，另一側(cè)硅波導(dǎo)(8)、另一側(cè)硅波 導(dǎo)(8)相連的N型輕摻雜的硅平板(15)均為<1018(:1^3輕摻雜；外側(cè)P型重?fù)诫s的 硅平板(14)和N型重?fù)诫s的硅平板(16)為M0^cm—3重?fù)诫s。
3、 根據(jù)權(quán)利要求l所述的一種具有刻蝕容差的硅狹縫波導(dǎo)電極，其特征在 于所述硅狹縫波導(dǎo)(1)的電極(2)—側(cè)的P型摻雜的硅(3)，其摻雜離子是P型離 子；另一側(cè)的N型摻雜的硅(4)，其摻雜離子是N型離子。
4、 根據(jù)權(quán)利要求l所述的一種具有刻蝕容差的硅狹縫波導(dǎo)電極，其特征在 于所述狹縫底部刻蝕殘留的本征硅(10)或狹縫底部刻蝕殘留的P型摻雜的硅或 N型摻雜的硅(ll)的高度等于零到硅平板高度之間的任意高度。
5、 根據(jù)權(quán)利要求l所述的一種具有刻蝕容差的硅狹縫波導(dǎo)電極，其特征在 于所述負(fù)電壓加在P型重?fù)诫s的硅平板(14)上，與P型重?fù)诫s的硅平板(14)相 連的P型輕摻雜的硅平板(13)和一側(cè)硅波導(dǎo)(7)由于電荷遷移具有負(fù)電；正電壓加 在N型重?fù)诫s的硅平板(16)上，與N型重慘雜的硅平板(16)相連的N型輕摻雜 的硅平板(15)另一側(cè)硅波導(dǎo)(8)由于電荷遷移具有正電。
全文摘要
本發(fā)明公開(kāi)了一種具有刻蝕容差的硅狹縫波導(dǎo)電極。在絕緣體上的硅材料的頂層硅中部設(shè)有硅狹縫波導(dǎo)，包括一側(cè)硅波導(dǎo)、狹縫、另一側(cè)硅波導(dǎo)、以及狹縫底部刻蝕殘留的本征硅I或狹縫底部刻蝕殘留的P型摻雜的硅或N型摻雜的硅。狹縫中填充同時(shí)作為上包層的電光材料。它的一側(cè)硅波導(dǎo)以及與之相連的加上負(fù)電壓的P型摻雜的硅平板，另一側(cè)硅波導(dǎo)以及與之相連的加上正電壓的N型摻雜的硅平板，共同構(gòu)成了硅狹縫波導(dǎo)的電極。本發(fā)明利用硅材料的PN結(jié)和PIN結(jié)反偏耗盡的特性，通過(guò)在狹縫波導(dǎo)的兩側(cè)電極部分分別進(jìn)行N型和P型摻雜，并施加反偏電壓形成結(jié)區(qū)耗盡，在物理上阻斷了左右電極之間的導(dǎo)電性，從而能夠允許狹縫的刻蝕有殘留，增大了刻蝕工藝的容差。
文檔編號(hào)G02F1/035GK101666919SQ20091015294
公開(kāi)日2010年3月10日 申請(qǐng)日期2009年9月21日 優(yōu)先權(quán)日2009年9月21日
發(fā)明者強(qiáng) 周, 李錫華, 楊建義, 江曉清, 王明華, 肖司淼, 郝寅雷 申請(qǐng)人:浙江大學(xué)