專利名稱：消除殘影的裝置、移位緩存器單元、液晶顯示設(shè)備及方法
技術(shù)領(lǐng)域：
'本發(fā)明是關(guān)于一種用于消除殘影的裝置、移位緩存器單元、液晶顯示設(shè) 備及方法，特別是關(guān)于一種可消除關(guān)機(jī)殘影的移位緩存器單元。
背景技術(shù)：
一般液晶顯示器(LCD)多是利用驅(qū)動(dòng)模塊(Driving Circuit)來控制該液晶 顯示器的面板上多個(gè)像素(Pixd)的灰階信號(hào)的產(chǎn)生，該驅(qū)動(dòng)模塊主要包括一柵 極驅(qū)動(dòng)器(Gate Driver)電連接數(shù)條掃描線(或稱柵極線)以分別輸出柵極脈沖信 號(hào)(Gate Pulse Signal)至每一對(duì)應(yīng)像素，以及一源極驅(qū)動(dòng)器(Source Driver)電 連接數(shù)條數(shù)據(jù)線(或稱源極線)以分別傳送數(shù)據(jù)信號(hào)(Data Signal)至每一對(duì)應(yīng)像 素，且每一條掃描線與每一條數(shù)據(jù)線的交會(huì)處還分別連接一對(duì)應(yīng)像素的主動(dòng) 元件的兩極性端(如薄膜晶體管(TFT)的柵極與源極)。目前， 一些已知液晶顯 示器(LCD)面板如低溫多晶硅(Low Temperature Poly-Silicon, LTPS)已將原本 位于一柵極驅(qū)動(dòng)器芯片內(nèi)的移位緩存器(Shift Register)改作在玻璃基板上，形 成多級(jí)串接的移位緩存器(Shift Register Stages)模塊以實(shí)現(xiàn)GOA (Gate on Array)。當(dāng)該柵極驅(qū)動(dòng)器的各組移位緩存器(Shift Registers)依序輸出柵極脈沖 信號(hào)以逐一開啟每一條掃描線上連接的薄膜晶體管時(shí)，該源極驅(qū)動(dòng)器會(huì)同時(shí) 輸出對(duì)應(yīng)的數(shù)據(jù)信號(hào)以對(duì)這些數(shù)據(jù)線上的薄膜晶體管的儲(chǔ)存電容(Cs)及液晶 電容(Clc)充電至所需的像素電位，藉以顯示不同的灰階。但因?yàn)槌潆姷年P(guān)系， 已知液晶顯示器(LCD)在經(jīng)過長(zhǎng)時(shí)間顯示圖像之后，會(huì)在兩對(duì)應(yīng)電極(如共通 電極及顯示電極)之間的液晶電容(Clc)中累積電荷，使其維持在一特定的像素 電位(Pixd Potential);此時(shí)，若將液晶顯示器(LCD)的電源供應(yīng)關(guān)閉(Power off),
其瞬間畫面上仍可能殘留部分上一次圖像(Afterimage)，而這些己知液晶顯示 器(LCD)只能通過對(duì)應(yīng)每一像素的薄膜晶體管本身的漏電流(Current leakage) 來逐漸達(dá)成像素電位放電(Discharge)的目的，因而造成關(guān)機(jī)殘影(Power-off afterimage)現(xiàn)象持續(xù)較久。
為了解決關(guān)機(jī)殘影現(xiàn)象，必需在系統(tǒng)關(guān)機(jī)后的瞬間，同時(shí)將每一條柵極 線的輸出電位拉升至比最大像素電位還要高，才能快速釋放儲(chǔ)存在液晶電容 之中的電荷。同時(shí)將所有柵極線輸出電位瞬間拉升的方法有許多種，其中一 種已知方法是利用一個(gè)整合于陣列基板的柵極驅(qū)動(dòng)電路(Gate Driver Circuit Integrated On Array, GOA)，其使用兩組不同的時(shí)鐘(Cock)信號(hào)(CLK1和 CLK2)以分別提供奇、偶數(shù)級(jí)的柵極脈沖信號(hào)輸出，且輸出的柵極脈沖信號(hào) 從第一級(jí)至最末級(jí)依序傳遞，以及使用一低電壓源(Vss)，且通過改良一電源 控制電路輸出的CLKl，CLK2及Vss電路，使系統(tǒng)關(guān)機(jī)后，CLK1，CLK2及VSS 能在瞬間同時(shí)一起提升至一高電壓準(zhǔn)位如Vdd，藉此使每一級(jí)柵極驅(qū)動(dòng)電路 的柵極脈沖信號(hào)同時(shí)輸出高電位，來達(dá)成關(guān)機(jī)后像素快速放電的目的。
另一種已知方法如圖1A所示的一個(gè)整合于陣列基板的柵極驅(qū)動(dòng)電路單 元(Gate Driver Circuit Integrated On Array unit, GOA unit) 2，其結(jié)構(gòu)部分與前述 已知柵極驅(qū)動(dòng)電路類似，具有多組柵極驅(qū)動(dòng)電路22如移位緩存器，用于分別 連接每一條柵極線4的第一末端，以依序產(chǎn)生柵極脈沖信號(hào)輸出至每一條柵 極線4及數(shù)據(jù)線5交界處的對(duì)應(yīng)薄膜晶體管(TMw)的柵極，但其中與前述柵極 驅(qū)動(dòng)電路設(shè)計(jì)較不同之處在于該每一條柵極線5的相對(duì)第二末端電性加設(shè) —XON電路9，其包含一組準(zhǔn)位移位器(level shifter) 10與多組充/放電電路 (charge/discharge circuit) 11分別連接這些柵極線5的第二末端。
如圖1A及圖IB所示，當(dāng)系統(tǒng)開機(jī)(Power on)期間，準(zhǔn)位移位器10依據(jù) —XON輸入信號(hào)的準(zhǔn)位，輸出低準(zhǔn)位(Vg,)以關(guān)閉每一充/放電電路11，因此 不會(huì)對(duì)任一柵極線4作做充放電的動(dòng)作；反之，當(dāng)系統(tǒng)關(guān)機(jī)(Poweroff)的瞬間， 準(zhǔn)位移位器10依據(jù)不同準(zhǔn)位的XON輸入信號(hào)，輸出高準(zhǔn)位(Vgh)以致能每一
充/放電電路U對(duì)這些柵極線4充電至高電位后，再慢慢放電至接地(GND)
準(zhǔn)位(如圖lB的Gn波形)，以釋放儲(chǔ)存在液晶電容Cs之中的電荷，藉此可改 善關(guān)機(jī)殘影的現(xiàn)象。而且，該柵極驅(qū)動(dòng)電路單元的設(shè)計(jì)勢(shì)必要額外增加XON 電路9的元件成本，以及因?yàn)樾钁?yīng)用一額外的XON輸入信號(hào)來控制像素的充 放電，故會(huì)增加系統(tǒng)設(shè)計(jì)的復(fù)雜度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于消除殘影的裝置、移位緩存器單元、液 晶顯示設(shè)備及方法，是利用移位緩存器單元使用的數(shù)個(gè)既有的信號(hào)源包括初 始設(shè)定信號(hào)(STV)、第一時(shí)鐘信號(hào)(CKV1)及第二時(shí)鐘信號(hào)(CKV2)之中的任兩
個(gè)信號(hào)源來控制至少一放電開關(guān)模塊以對(duì)對(duì)應(yīng)的像素單元進(jìn)行充放電，藉此 消除關(guān)機(jī)殘影(Power-off afterimage),而無需特別建立額外的信號(hào)源來驅(qū)動(dòng)放
電開關(guān)模塊，亦無需使用額外的準(zhǔn)位移位器，故能減少元件成本并降低系統(tǒng) 復(fù)雜度。
為達(dá)成本發(fā)明目的，本發(fā)明提供一種用于消除殘影的液晶顯示設(shè)備，其 包括上下基板、數(shù)個(gè)像素單元、至少一信號(hào)控制單元、 一移位緩存器單元
及用于消除殘影的裝置。該信號(hào)控制單元包括一電源控制裝置及一準(zhǔn)位移位 裝置，并提供一第一信號(hào)及一第二信號(hào)予該移位緩存器單元及用于消除殘影 的裝置。當(dāng)信號(hào)控制單元接收到一電源輸入信號(hào)的波形是呈下降邊緣時(shí)，同 時(shí)提供皆呈高準(zhǔn)位的第一信號(hào)及第二信號(hào)，其中該第一信號(hào)可為一初始設(shè)定 信號(hào)，以及該第二信號(hào)可為一第一時(shí)鐘信號(hào)或一第二時(shí)鐘信號(hào)兩者其中之一， 該兩時(shí)鐘信號(hào)可互為反相，但是當(dāng)該電源輸入信號(hào)與初始設(shè)定信號(hào)皆為高準(zhǔn) 位時(shí)，第一時(shí)鐘信號(hào)及第二時(shí)鐘信號(hào)皆為低準(zhǔn)位。在其他實(shí)施例中，該第一 信號(hào)可為第一時(shí)鐘信號(hào)或第二時(shí)鐘信號(hào)兩者其中之一，以及該第二信號(hào)可為 初始設(shè)定信號(hào)。
該移位緩存器單元電連接該信號(hào)控制單元傳來的各信號(hào)源且具有多級(jí)移
位緩存器，每一級(jí)移位緩存器具有至少一上拉驅(qū)動(dòng)模塊、 一上拉模塊連接該 上拉驅(qū)動(dòng)模塊并具有一柵極信號(hào)輸出端，并依據(jù)該第一信號(hào)及一第二信號(hào)兩 者其中之一信號(hào)，于該柵極信號(hào)輸出端輸出一柵極信號(hào)對(duì)應(yīng)的像素單元，以 及至少一下拉控制模塊。
該用于消除殘影的裝置可為至少一組放電開關(guān)模塊或由多組模塊所組 成，且該放電開關(guān)模塊可設(shè)于該移位緩存器內(nèi)部或外部，于本實(shí)施例中為一 薄膜晶體管，其具有一柵極連接該第一信號(hào)、源極連接第二信號(hào)，以及一漏 極連接至移位緩存器的柵極信號(hào)輸出端與上拉模塊。其中該信號(hào)控制單元是 從一接觸墊經(jīng)由具有單一截面結(jié)構(gòu)的走線直接連接至該用于消除殘影裝置的 放電開關(guān)模塊以傳遞第一信號(hào)或第二信號(hào)，其中該走線為單一種金屬所制成。 該放電開關(guān)模塊(薄膜晶體管的柵極)是電連接該高準(zhǔn)位的第二信號(hào)及移位緩 存器的柵極信號(hào)輸出端，當(dāng)該放電開關(guān)模塊(薄膜晶體管的柵極)受高準(zhǔn)位的第 一信號(hào)觸發(fā)時(shí)，對(duì)其對(duì)應(yīng)的像素單元進(jìn)行充放電，藉此消除關(guān)機(jī)殘影。
此外，本發(fā)明亦提供一種用于消除殘影的方法，適用于液晶顯示設(shè)備， 其具有一信號(hào)控制單元及至少一移位緩存器，包括當(dāng)該液晶顯示設(shè)備在關(guān) 機(jī)的瞬間，信號(hào)控制單元同時(shí)提供皆呈高準(zhǔn)位的一第一信號(hào)及一第二信號(hào)， 且該第一信號(hào)及第二信號(hào)的其中一信號(hào)用于初始設(shè)定其中一移位緩存器；以 及利用高準(zhǔn)位的第一信號(hào)觸發(fā)一放電開關(guān)模塊，使該放電開關(guān)模塊電連接高 準(zhǔn)位的第二信號(hào)及移位緩存器的一柵極信號(hào)輸出端，對(duì)液晶顯示設(shè)備中的至 少一對(duì)應(yīng)像素單元進(jìn)行放電，藉此消除關(guān)機(jī)殘影。在第一信號(hào)及第二信號(hào)呈 現(xiàn)高準(zhǔn)位之后，再緩慢放電至一低準(zhǔn)位。


圖1A是顯示一已知柵極驅(qū)動(dòng)電路單元的電路圖1B是顯示圖1A的已知柵極驅(qū)動(dòng)電路單元中數(shù)個(gè)不同信號(hào)的波形圖； 圖2A是顯示一種根據(jù)本發(fā)明的第一較佳實(shí)施例的液晶顯示設(shè)備的功能
9
方框圖2B是顯示依據(jù)本發(fā)明的第一較佳實(shí)施例的移位緩存器單元的電路示
圖2C是顯示依據(jù)本發(fā)明的第一較佳實(shí)施例的其中一移位緩存器的電路 示意圖2D是顯示依據(jù)本發(fā)明的第一較佳實(shí)施例的數(shù)個(gè)不同信號(hào)的波形圖； 圖3是顯示依據(jù)本發(fā)明的第一較佳實(shí)施例的放電開關(guān)模塊的結(jié)構(gòu)簡(jiǎn)示圖； 圖4A是顯示依據(jù)本發(fā)明的第二較佳實(shí)施例的一移位緩存器的電路示意
圖4B是顯示本發(fā)明的第二較佳實(shí)施例的數(shù)個(gè)不同信號(hào)的波形圖5A是顯示依據(jù)本發(fā)明的第一較佳實(shí)施例的移位緩存器單元中的各時(shí) 鐘信號(hào)的模擬波形圖5B是顯示依據(jù)本發(fā)明的第一較佳實(shí)施例的數(shù)個(gè)不同大小的薄膜晶體 管所對(duì)應(yīng)產(chǎn)生的像素電位的模擬波形圖；以及
圖5C是顯示本發(fā)明的第一較佳實(shí)施例的數(shù)個(gè)不同大小的薄膜晶體管所 對(duì)應(yīng)產(chǎn)生的柵極脈沖信號(hào)的模擬波形圖。
附圖標(biāo)號(hào)
I 電源控制電路 4， 2422 柵極線
9 XON電路
II 充/放電電路 20 液晶顯示設(shè)備 26 信號(hào)控制單元 244 源極驅(qū)動(dòng)電路單元 252 薄膜晶體管
264 電源控制裝置
2 柵極驅(qū)動(dòng)電路單元 5， 2442 數(shù)據(jù)線 10 準(zhǔn)位移位器 22 柵極驅(qū)動(dòng)電路 24 柵極陣列基板 242 柵極驅(qū)動(dòng)電路單元 246,446 移位緩存器 262 升壓轉(zhuǎn)換電路 268 準(zhǔn)位移位裝置
270 可撓性電路板 272 接觸墊
250 像素單元 280 上升驅(qū)動(dòng)模塊
282 上升模塊
284 第一時(shí)鐘下拉控制模塊
288 第二時(shí)鐘下拉控制模塊
290 用于消除殘影的裝置
300 走線
292， 492, G 柵極
294, 494, S 源極
296, D 漏極
400 波形標(biāo)示
Q 上升模塊的輸入節(jié)點(diǎn)
OUT 上升模塊的柵極信號(hào)輸出端
N-l 上一級(jí)移位緩存器單元的設(shè)定信號(hào)
ST, STV 初始設(shè)定信號(hào)
CKV1 第一時(shí)鐘信號(hào)
CKV2 第二時(shí)鐘信號(hào)
T1,T2，T3，TMIN 薄膜晶體管
Gn, G(1) G(N) 柵極脈沖信號(hào)
D(1) D(M) 數(shù)據(jù)
Vin 電源輸入信號(hào)
Vss，Vgl 低電壓源
VDD, Vgh 高電壓源
XON XON輸入信號(hào)
Clc 液晶電容
Cs 儲(chǔ)存電容
t0 延遲放電期間 tl 關(guān)機(jī)時(shí)間 t2 取樣時(shí)間
具體實(shí)施例方式
以下將就圖示詳細(xì)說明本發(fā)明的技術(shù)內(nèi)容。
請(qǐng)先參閱圖2A及圖2B所示，為一種根據(jù)本發(fā)明的一第一較佳實(shí)施例的 用于消除殘影的液晶顯示設(shè)備20，具有一上基板(未顯示)及一下基板如柵極 陣列基板24，且該上下基板之間封存液晶(LC)分子。該柵極陣列基板24上配 置一柵極驅(qū)動(dòng)電路單元242(如GOA)及一源極驅(qū)動(dòng)電路單元244。如圖2B所 示的本實(shí)施例中，該該柵極驅(qū)動(dòng)電路單元242可為一移位緩存器單元，具有 多個(gè)的奇數(shù)級(jí)移位緩存器246與多個(gè)的偶數(shù)級(jí)移位緩存器246，其中這些奇數(shù) 級(jí)及偶數(shù)級(jí)移位緩存器單元246皆經(jīng)由數(shù)條柵極線(或掃描線)2422依序輸出 柵極脈沖信號(hào)(G(l) G(N))以分別觸發(fā)構(gòu)成陣列像素(Pixel)單元250的各薄膜 晶體管(TFT)252的柵極(G)，并將源極驅(qū)動(dòng)電路單元244經(jīng)由相關(guān)數(shù)據(jù)線 (D(1卜D(N))2442傳來的灰階數(shù)據(jù)傳送至薄膜晶體管(TFT)252的源極(S)，以對(duì) 漏極(D)連接的儲(chǔ)存電容(Cs)及液晶電容(Cu:)進(jìn)行充放電。事實(shí)上，當(dāng)液晶顯 示設(shè)備20的開機(jī)(Power on)期間，會(huì)使該兩基板之間產(chǎn)生電場(chǎng)，使對(duì)應(yīng)像素 單元250的液晶(LC)帶電荷如同形成液晶電容(Cs)。
如圖2A及圖2B所示，該液晶顯示設(shè)備20還具有一傳統(tǒng)的信號(hào)控制單元 26，于本實(shí)施例中可通過一可撓性電路板(FPC)270電連接該柵極陣列基板24 邊緣的接觸墊(Pad)272以傳送各信號(hào)源予該柵極陣列基板24。該傳統(tǒng)信號(hào)控 制單元26可為業(yè)界所習(xí)用的產(chǎn)品，其包括一升壓轉(zhuǎn)換電路(Boostcircuit)262、 一電源控制裝置(如PWM IC)264及一準(zhǔn)位移位裝置(Level shifter)268。因?yàn)樯?壓轉(zhuǎn)換電路262的組成為一大電容及電感，以提升由電源控制裝置264產(chǎn)生 的高電壓源(Vgh)及低電壓源(Vg,)的電位，在有系統(tǒng)電源供應(yīng)的情況下會(huì)對(duì)該
大電容進(jìn)行充電；反之，在電源供應(yīng)被切斷后的瞬間，該大電容會(huì)放電輸出
一接近高電壓源(Vgh)的電位。該準(zhǔn)位移位裝置(Level shifter)268依據(jù)輸入的高 電壓源(Vgh)及低電壓源(Vg,)產(chǎn)生準(zhǔn)位移位的高電壓源(VoD)及低電壓源(Vss)予 各移位緩存器246，以作為各移位緩存器246輸出柵極脈沖信號(hào)(G(1) G(N)) 的高低電位參考。因?yàn)殡娫纯刂蒲b置264是接收一電源輸入信號(hào)Vin，因此該 電源控制裝置264輸出的各信號(hào)源準(zhǔn)位變換皆以該電源輸入信號(hào)Vin的準(zhǔn)位 為參考。舉例而言，當(dāng)該信號(hào)控制單元26的電源控制裝置264接收到一波形 呈下降邊緣的電源輸入信號(hào)Vin的同時(shí)，代表系統(tǒng)電源供應(yīng)己被切斷，促使 該升壓轉(zhuǎn)換電路(Boost circuit)262的大電容放電輸出一接近高電壓源(Vgh)的 高準(zhǔn)位，然后再逐漸下降，形成一高電壓源延遲(VghDday)放電，其中除了低 電壓源(Vss)的準(zhǔn)位不受影響而逐漸升到0V夕卜，會(huì)連帶影響該信號(hào)控制單元 26在此瞬間同時(shí)提供皆呈高準(zhǔn)位的初始設(shè)定信號(hào)(STV)、第一時(shí)鐘信號(hào) (CKV1)、第二時(shí)鐘信號(hào)(CKV2)(如圖2D所示)予該柵極陣列基板24的柵極驅(qū) 動(dòng)電路單元242的各級(jí)移位緩存器246使用。
如圖2A、圖2B及圖2C所示，該柵極陣列基板24的柵極驅(qū)動(dòng)電路單元 242的各級(jí)移位緩存器246具有一柵極信號(hào)輸出端OUT，并電連接各接觸墊 272的走線分別傳來的數(shù)個(gè)信號(hào)源包括如初始設(shè)定信號(hào)(STV)、第一時(shí)鐘信號(hào) (CKV1)、第二時(shí)鐘信號(hào)(CKV2)及低電壓源(Vss),于該柵極信號(hào)輸出端OUT 輸出一柵極脈沖信號(hào)G(N)至對(duì)應(yīng)的像素單元250的薄膜晶體管(TFT)252。其 中第一時(shí)鐘信號(hào)(CKV1)與第二時(shí)鐘信號(hào)(CKV2)可互為反相，并依奇數(shù)級(jí)或偶 數(shù)級(jí)移位緩存器246的不同，信號(hào)的連接方式也有所不同。于本實(shí)施例中， 除了第一級(jí)移位緩存器246是接收該初始設(shè)定信號(hào)(STV)輸出柵極脈沖信號(hào) G(N)外，其他第N級(jí)移位緩存器246是接收上一級(jí)的移位緩存器246的輸出 信號(hào)(N-1)來進(jìn)行驅(qū)動(dòng)，但并非用于限制本發(fā)明的精神，本發(fā)明也可用其他方 式來串接移位緩存器246。
如圖2C是顯示依據(jù)本發(fā)明的第一實(shí)施例的各級(jí)移位緩存器246的內(nèi)部電
路示意圖，該移位緩存器246主要包括一上拉驅(qū)動(dòng)模塊280、 一上拉模塊282、 一第一時(shí)鐘下拉控制模塊284、 一第二時(shí)鐘下拉控制模塊288及一用于消除殘 影的裝置290，其中該上拉驅(qū)動(dòng)模塊280包括一第一晶體管Tl，其漏極(Drain) 與柵極(Gate)是共同連接初始設(shè)定信號(hào)(如STV)來作初始設(shè)定或由上一級(jí)移位 緩存器傳來的設(shè)定信號(hào)(N-1)，并其源極(Source)連接的一輸入節(jié)點(diǎn)Q產(chǎn)生驅(qū)動(dòng) 信號(hào)。
該上拉模塊282具有一第二晶體管T2，其柵極連接該輸入節(jié)點(diǎn)Q以受上 拉驅(qū)動(dòng)模塊280的驅(qū)動(dòng)信號(hào)觸發(fā)，其漏極依該移位緩存器246為奇數(shù)級(jí)或偶 數(shù)級(jí)選擇連接第一時(shí)鐘信號(hào)(CKV1)或第二時(shí)鐘信號(hào)(CKV2)，且其源極連接該 柵極信號(hào)輸出端OUT。
該第一時(shí)鐘下拉控制模塊284及第二時(shí)鐘下拉控制模塊288分別電連接 該上拉模塊282的柵極信號(hào)輸出端OUT，其中至少一下拉控制模塊284， 288 包括一下拉驅(qū)動(dòng)模塊及一下拉模塊(未顯示)，藉此當(dāng)該級(jí)移位緩存器246輸出 一柵極脈沖信號(hào)G(N)后，利用該第一時(shí)鐘下拉控制模塊284及第二時(shí)鐘下拉 控制模塊288電連接該低電壓源(Vss)以分別下拉第一時(shí)鐘信號(hào)(CKVl)或第二 時(shí)鐘信號(hào)(CKV2)的準(zhǔn)位。
根據(jù)本發(fā)明的第一較佳實(shí)施例的用于消除殘影的用于消除殘影的裝置 290包括至少一放電開關(guān)模塊(亦可以由多組模塊形成)，于本第一實(shí)施例中， 是以一第三晶體管T3實(shí)現(xiàn)，該第三晶體管T3的柵極292是電連接初始設(shè)定 信號(hào)(STV)，其源極294電連接至第一時(shí)鐘信號(hào)(CKV1)，其漏極296電連接至 柵極信號(hào)輸出端OUT及該上拉模塊282的第二晶體管T2的源極。
如圖2A、圖2C及圖2D所示，當(dāng)該信號(hào)控制單元26的電源控制裝置264 接收到一高準(zhǔn)位的電源輸入信號(hào)Vin時(shí)，代表系統(tǒng)電源供應(yīng)是在開機(jī)狀態(tài)； 反之，當(dāng)電源控制裝置264接收到一波形呈下降邊緣的電源輸入信號(hào)Vin的 瞬間，代表系統(tǒng)電源供應(yīng)已關(guān)機(jī)，利用電源控制裝置264的設(shè)計(jì)，使高電壓 源(Vgh)波形初始呈現(xiàn)瞬間高準(zhǔn)位然后逐漸下降的延遲放電期間(Delay
Discharge Time)tO，藉此除了低電壓源(Vss)的準(zhǔn)位不受影響而逐漸上升到OV 外，會(huì)連帶影響初始設(shè)定信號(hào)(STV)、第一時(shí)鐘信號(hào)(CKV1)及第二時(shí)鐘信號(hào) (CKV2)在此延遲放電期間tO內(nèi)亦出現(xiàn)瞬間高準(zhǔn)位，然后再逐漸放電下降到 OV(如圖2D所示)的波形。此外，在初始設(shè)定信號(hào)(STV)、第一時(shí)鐘信號(hào)(CKV1) 及第二時(shí)鐘信號(hào)(CKV2)從瞬間高準(zhǔn)位逐漸放電至0V的這一段期間t0，各級(jí) 移位緩存器246的第三晶體管T3的柵極292依據(jù)高準(zhǔn)位的初始設(shè)定信號(hào) (STV)的觸發(fā)，電連接高準(zhǔn)位的第一時(shí)鐘信號(hào)(CKV1)及該柵極信號(hào)輸出端 OUT,使得各級(jí)移位緩存器246能同時(shí)輸出高準(zhǔn)位的柵極脈沖信號(hào) (G(1) G(N))，再逐漸下降至0V，以對(duì)顯示區(qū)內(nèi)的對(duì)應(yīng)各像素單元進(jìn)行充放電， 使液晶電容Cs中的電荷獲得釋放以降低像素電位(Pixd Potential)。需特別注 意的是，利用本發(fā)明的設(shè)計(jì)，在系統(tǒng)電源開機(jī)期間(即電源輸入信號(hào)Vin呈高 準(zhǔn)位)，如放電開關(guān)模塊(第三晶體管T3)的源極294連接的第一時(shí)鐘信號(hào) (CKV1)為高準(zhǔn)位時(shí)，初始設(shè)定信號(hào)(STV)皆為低準(zhǔn)位，因此不會(huì)觸發(fā)放電開關(guān) 模塊(第三晶體管T3)的柵極292而影響到各級(jí)移位緩存器246原本的正常工 作。于另一實(shí)施例中，該用于消除殘影的裝置290亦可改設(shè)于該各級(jí)移位緩 存器246之外，只要有電連接各移位緩存器246與信號(hào)控制單元26的各信號(hào) 源即可。于其他實(shí)施例中，該第三晶體管T3的柵極292亦可改接第一時(shí)鐘信 號(hào)(CKV1)，其源極294改接初始設(shè)定信號(hào)(STV)，但相較起來，在第一實(shí)施例 中以柵極292連接初始設(shè)定信號(hào)(STV)所獲得的系統(tǒng)可靠度(Rdabmty)較佳。
當(dāng)系統(tǒng)電源一開機(jī)(即電源輸入信號(hào)Vin呈高準(zhǔn)位)時(shí)，該初始設(shè)定信號(hào) (STV)為高準(zhǔn)位，但放電開關(guān)模塊(第三晶體管T3)的源極294連接的第一時(shí)鐘 信號(hào)(CKV1)為低準(zhǔn)位，藉此可同時(shí)下拉各級(jí)移位緩存器246的柵極脈沖信號(hào) (G(1) G(N))至低準(zhǔn)位，如同將各級(jí)移位緩存器246的輸出信號(hào)重設(shè)(Reset)， 因此本發(fā)明亦能達(dá)到開機(jī)時(shí)有信號(hào)重設(shè)的功能。
此外，于第一實(shí)施例中，為避免關(guān)機(jī)時(shí)瞬間的大電流造成貫孔(Through hole)燒毀，如圖2A及圖3所示，該信號(hào)控制單元26從接觸墊272經(jīng)由單一
種金屬組成的走線300直接連接至該每一移位緩存器246的用于消除殘影的 裝置290的放電開關(guān)模塊(即第三晶體管T3的源極294)以傳遞第一時(shí)鐘信號(hào) (CKV1)(或第二時(shí)鐘信號(hào)CKV2)，且該走線300具有單一截面積并不使用貫孔 (Through hole)方式與其他元件連接。
如圖4A是顯示依據(jù)本發(fā)明的第二實(shí)施例的各級(jí)移位緩存器446的內(nèi)部電 路示意圖，其配置與前述第一實(shí)施例相似，唯一不同之處在于第二實(shí)施例 的移位緩存器446的第三晶體管T3的源極494改接第二時(shí)鐘信號(hào)(CKV2)，其 余端點(diǎn)如柵極492連接初始設(shè)定信號(hào)(STV)不變。而且因?yàn)樵礃O494連接的信 號(hào)源有改變，所以如圖4B的一方框標(biāo)號(hào)400顯示，在電源輸入信號(hào)Vin與初 始設(shè)定信號(hào)(STV)皆為高準(zhǔn)位的期間，對(duì)應(yīng)的第二時(shí)鐘信號(hào)波形要改設(shè)為低準(zhǔn) 位，才能達(dá)成達(dá)到開機(jī)時(shí)有信號(hào)重設(shè)的功能。至于其他信號(hào)波形因?yàn)榕c圖2B 所示的第一實(shí)施例相同，在此不再贅述。
請(qǐng)進(jìn)一步同時(shí)參考圖5A、圖5B及圖5C，圖5A顯示第一時(shí)鐘信號(hào)(CKV1) 及第二時(shí)鐘信號(hào)(CKV2)的模擬波形圖，其中模擬在系統(tǒng)關(guān)機(jī)時(shí)間tl的瞬間， 該第一時(shí)鐘信號(hào)V(CKV1)及第二時(shí)鐘信號(hào)V(CKV2)皆上升約至一 28，60761V 的高準(zhǔn)位，在系統(tǒng)關(guān)機(jī)時(shí)間tl之后約1000us的測(cè)量期間中該第一時(shí)鐘信號(hào) (CKV1)維持在呈28，60761V高準(zhǔn)位的方波，然后下降至接近-0.00164V，其 中t2為取樣時(shí)間。
圖5B顯示像素電位(Pixel Potential)的模擬波形圖，其中利用多個(gè)不同大 小的薄膜晶體管(TFT)作為前述移位緩存器446的第三晶體管T3分別進(jìn)行測(cè) 試，因?yàn)榉烹姷男芸扇Q于薄膜晶體管(TFT)的大小，所謂的薄膜晶體管 (TFT)大小是以該薄膜晶體管(TFT)的通道寬度與長(zhǎng)度比(W/L)而論。一般而言， 通道寬度與長(zhǎng)度比(W/L)愈大者，放電效能愈佳(即放電時(shí)間愈快)，如圖5B所 示的V(P1一W500)代表W/L=500/5.5的最小薄膜晶體管對(duì)應(yīng)的像素電位， V(P1—W750)代表W/L=750/5.5的薄膜晶體管對(duì)應(yīng)的像素電位，V(P1—W1000) 代表W/L=1000/5.5的薄膜晶體管對(duì)應(yīng)的像素電位，V(P1—W1500)代表
W/L=1500/5.5的薄膜晶體管對(duì)應(yīng)的像素電位。自圖5B中可發(fā)現(xiàn)，在同一高準(zhǔn) 位第一時(shí)鐘信號(hào)CKV1的驅(qū)動(dòng)下，于系統(tǒng)關(guān)機(jī)時(shí)間tl之后約1000us的測(cè)量期 間，這些不同大小的薄膜晶體管(TFT)的放電效能以V(P1—W500)所代表的最 小薄膜晶體管表現(xiàn)最差，其取樣時(shí)間t2對(duì)應(yīng)的像素電位仍高達(dá)11.81739V， 而V(P1—W1500)所代表的最大薄膜晶體管的放電速度表現(xiàn)最快，其取樣時(shí)間 t2對(duì)應(yīng)的像素電位己近-O.OOOOV，但為了考慮元件成本的問題，以V(P1—W750) 所代表的薄膜晶體管的放電效能最適當(dāng)。圖5C顯示移位緩存器(如GOA)的柵 極脈沖信號(hào)輸出的模擬波形圖，其中同樣以多個(gè)不同大小的薄膜晶體管(TFT) 作為前述移位緩存器446的第三晶體管T3以進(jìn)行測(cè)試，如V(G1—W500)代表 W/L=500/5.5的最小薄膜晶體管對(duì)應(yīng)的柵極脈沖信號(hào)，V(G1一W750)代表 W/L=750/5.5的薄膜晶體管對(duì)應(yīng)的柵極脈沖信號(hào)，V(G^W1000)代表 W/L=1000/5.5的薄膜晶體管對(duì)應(yīng)的柵極脈沖信號(hào)，V(G1—W1500)代表 W/L=1500/5.5的薄膜晶體管對(duì)應(yīng)的柵極脈沖信號(hào)。
此外，在此介紹一種依據(jù)本發(fā)明的較佳實(shí)施例的用于消除殘影的方法， 適用于液晶顯示設(shè)備，其具有一信號(hào)控制單元及多級(jí)移位緩存器，包括
當(dāng)該液晶顯示設(shè)備在關(guān)機(jī)的瞬間，信號(hào)控制單元同時(shí)提供皆呈高準(zhǔn)位的 一第一信號(hào)及一第二信號(hào)，且該第一信號(hào)及第二信號(hào)的其中一信號(hào)為初始設(shè) 定信號(hào)(STV)用于初始設(shè)定第一級(jí)移位緩存器，而另一信號(hào)可為第一時(shí)鐘信號(hào) CKV1或第二時(shí)鐘信號(hào)CKV2;以及
利用高準(zhǔn)位的第一信號(hào)觸發(fā)一放電開關(guān)模塊如一薄膜晶體管的柵極，使 該放電開關(guān)模塊電連接高準(zhǔn)位的第二信號(hào)及該級(jí)移位緩存器的一柵極信號(hào)輸 出端，以輸出一高準(zhǔn)位的柵極脈沖信號(hào)予使液晶顯示設(shè)備的一對(duì)應(yīng)像素單元 中的液晶電容Cs進(jìn)行充放電，故能減少關(guān)機(jī)殘影(Power-off Afterimage)的問 題。在第一信號(hào)及第二信號(hào)呈現(xiàn)高準(zhǔn)位之后，會(huì)再緩慢放電至一低準(zhǔn)位。
基于前述，本發(fā)明提供的一種用于消除殘影的裝置、移位緩存器單元、 液晶顯示設(shè)備及方法，僅需搭配關(guān)機(jī)時(shí)電源裝置(如PWMIC)產(chǎn)生的高電壓源
延遲放電(Vgh delay discharge)現(xiàn)象，帶動(dòng)移位緩存器單元既有的數(shù)個(gè)信號(hào)源 (如初始設(shè)定信號(hào)(STV)、第一時(shí)鐘信號(hào)(CKV1)及第二時(shí)鐘信號(hào)(CKV2))之中的 任兩個(gè)信號(hào)源形成高準(zhǔn)位以控制放電開關(guān)模塊對(duì)像素單元進(jìn)行充放電，因此 可在關(guān)機(jī)瞬間釋放顯示區(qū)內(nèi)的殘留電荷，改善關(guān)機(jī)殘影的問題，而無需要特 別建立額外的信號(hào)源來驅(qū)動(dòng)放電開關(guān)模塊，ASIC也不需變更，亦無需使用額 外的準(zhǔn)位移位器，故能減少元件成本并降低系統(tǒng)復(fù)雜度，同時(shí)亦還具有開機(jī) 信號(hào)重置(Reset)的功用。
綜上所述，本發(fā)明符合發(fā)明專利要素，于是依法提出專利申請(qǐng)。而且以 上所述者僅為本發(fā)明的較佳實(shí)施例，凡熟悉本領(lǐng)域的技術(shù)人員，在依本發(fā)明 精神架構(gòu)下所做的等效修飾或變化，皆應(yīng)包含于所附的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1. 一種用于消除殘影的裝置，其特征在于，所述裝置是電連接液晶顯示設(shè)備的至少一移位緩存器與一信號(hào)控制單元，其中所述信號(hào)控制單元具有一第一信號(hào)及一第二信號(hào)，當(dāng)所述信號(hào)控制單元接收到一電源輸入信號(hào)的波形是呈下降邊緣時(shí)，同時(shí)提供具高準(zhǔn)位的所述第一信號(hào)及所述第二信號(hào)，且所述第一信號(hào)及第二信號(hào)的其中一信號(hào)用于初始設(shè)定其中一移位緩存器，所述用于消除殘影的裝置包括至少一放電開關(guān)模塊，電連接所述高準(zhǔn)位的第二信號(hào)以及移位緩存器的一柵極信號(hào)輸出端，其中所述放電開關(guān)模塊是依據(jù)高準(zhǔn)位的第一信號(hào)觸發(fā)啟動(dòng)，使液晶顯示設(shè)備中的至少一對(duì)應(yīng)像素單元進(jìn)行放電。
2. 如權(quán)利要求1所述的用于消除殘影的裝置，其特征在于，所述放電開關(guān) 模塊設(shè)于所述移位緩存器之中，且所述移位緩存器具有一上拉模塊電連接所 述柵極信號(hào)輸出端及所述放電開關(guān)模塊。
3. 如權(quán)利要求2所述的用于消除殘影的裝置，其特征在于，所述至少一放電開關(guān)模塊包括一薄膜晶體管，其具有一柵極連接所述第一信號(hào)、 一源極連 接第二信號(hào)，以及一漏極連接至移位緩存器的柵極信號(hào)輸出端與上拉模塊。
4. 如權(quán)利要求1所述的用于消除殘影的裝置，其特征在于，所述第一信號(hào) 為一初始設(shè)定信號(hào)，以及第二信號(hào)為一第一時(shí)鐘信號(hào)及一第二時(shí)鐘信號(hào)兩者 其中之一。
5. 如權(quán)利要求1所述的用于消除殘影的裝置，其特征在于，所述第一信號(hào) 為一第一時(shí)鐘信號(hào)及一第二時(shí)鐘信號(hào)兩者其中之一，以及第二信號(hào)為一初始 設(shè)定信號(hào)。
6. 如權(quán)利要求4或5所述的用于消除殘影的裝置，其特征在于，當(dāng)?shù)谝恍?號(hào)或第二信號(hào)為第一時(shí)鐘信號(hào)時(shí)，第一時(shí)鐘信號(hào)為低準(zhǔn)位以對(duì)應(yīng)所述電源輸 入信號(hào)與初始設(shè)定信號(hào)皆為高準(zhǔn)位，并與第二時(shí)鐘信號(hào)互為反相。
7. 如權(quán)利要求4或5所述的用于消除殘影的裝置，其特征在于，當(dāng)?shù)谝恍盘?hào)或第二信號(hào)為第二時(shí)鐘信號(hào)時(shí)，第二時(shí)鐘信號(hào)為低準(zhǔn)位以對(duì)應(yīng)所述電源輸 入信號(hào)與初始設(shè)定信號(hào)皆為高準(zhǔn)位，并與第一時(shí)鐘信號(hào)互為反相。
8. 如權(quán)利要求1所述的用于消除殘影的裝置，其特征在于，所述信號(hào)控制 單元包括一電源控制裝置及一準(zhǔn)位移位裝置是提供電源予所述移位緩存器及 放電開關(guān)模塊。
9. 如權(quán)利要求1所述的用于消除殘影的裝置，其特征在于，所述信號(hào)控制 單元從至少一接觸墊經(jīng)由具有單一截面結(jié)構(gòu)的走線直接連接至所述至少一放 電開關(guān)模塊以傳遞第一信號(hào)或第二信號(hào)。
10. 如權(quán)利要求9所述的用于消除殘影的裝置，其特征在于，所述走線為 單一種金屬所制成。
11. 一種用于消除殘影的移位緩存器單元，其特征在于，所述移位緩存器 單元適用于液晶顯示設(shè)備中并連接一信號(hào)控制單元，其中所述信號(hào)控制單元 具有一第一信號(hào)及一第二信號(hào)，當(dāng)所述信號(hào)控制單元接收到一電源輸入信號(hào) 的波形是呈下降邊緣時(shí)，同時(shí)提供具有高準(zhǔn)位的第一信號(hào)及第二信號(hào)，所述 移位緩存器單元包括至少一移位緩存器具有至少一上拉驅(qū)動(dòng)模塊；一上拉模塊，連接所述上拉驅(qū)動(dòng)模塊并具有一柵極信號(hào)輸出端，并依據(jù)所述第一信號(hào)及一第二信號(hào)兩者其中之一信號(hào)，于所述柵極信號(hào)輸出端輸出一柵極信號(hào)至液晶顯示設(shè)備的至少一對(duì)應(yīng)像素單元；至少一下拉控制模塊，連接所述上拉模塊的柵極信號(hào)輸出端；以及 至少一放電開關(guān)模塊，電連接高準(zhǔn)位的第二信號(hào)以及所述上拉模塊的柵極信號(hào)輸出端，其中所述放電開關(guān)模塊是依據(jù)高準(zhǔn)位的第一信號(hào)觸發(fā)啟動(dòng)，對(duì)液晶顯示設(shè)備中的至少一對(duì)應(yīng)像素單元進(jìn)行放電。
12. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于， 所述至少一上拉驅(qū)動(dòng)模塊，是接收所述第一信號(hào)及第二信號(hào)的其中一信號(hào)以供初始設(shè)定。
13. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于， 所述至少一放電開關(guān)模塊包括一薄膜晶體管，其具有一柵極連接所述第一信 號(hào)、 一源極連接第二信號(hào)，以及一漏極連接至上拉模塊的柵極信號(hào)輸出端。
14. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于，所述至少一下拉控制模塊包括一下拉驅(qū)動(dòng)模塊及一下拉模塊。
15. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于， 所述第一信號(hào)為一初始設(shè)定信號(hào)，以及第二信號(hào)為一第一時(shí)鐘信號(hào)及一第二 時(shí)鐘信號(hào)的兩者其中之一。
16. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于， 所述第一信號(hào)為一第一時(shí)鐘信號(hào)及一第二時(shí)鐘信號(hào)兩者其中之一，以及第二 信號(hào)為一初始設(shè)定信號(hào)。
17. 如權(quán)利要求15或16所述的用于消除殘影的移位緩存器單元，其特征 在于，當(dāng)?shù)谝恍盘?hào)或第二信號(hào)為第一時(shí)鐘信號(hào)時(shí)，第一時(shí)鐘信號(hào)為低準(zhǔn)位以 對(duì)應(yīng)所述電源輸入信號(hào)與初始設(shè)定信號(hào)皆為高準(zhǔn)位，并與第二時(shí)鐘信號(hào)互為 反相。
18. 如權(quán)利要求15或16所述的用于消除殘影的移位緩存器單元，其特征 在于，當(dāng)?shù)谝恍盘?hào)或第二信號(hào)為第二時(shí)鐘信號(hào)時(shí)，第二時(shí)鐘信號(hào)為低準(zhǔn)位以 對(duì)應(yīng)所述電源輸入信號(hào)與初始設(shè)定信號(hào)皆為高準(zhǔn)位，并與第一時(shí)鐘信號(hào)互為 反相。
19. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于， 所述信號(hào)控制單元包括一電源控制裝置及一準(zhǔn)位移位裝置以提供電源予所述 移位緩存器。
20. 如權(quán)利要求11所述的用于消除殘影的移位緩存器單元，其特征在于， 所述信號(hào)控制單元從至少一接觸墊經(jīng)由具有單一截面結(jié)構(gòu)的走線直接連接至 所述至少一放電開關(guān)模塊以傳遞第一信號(hào)或第二信號(hào)。
21. 如權(quán)利要求20所述的用于消除殘影的移位緩存器單元，其特征在于， 所述走線為單一種金屬所制成。
22. —種用于消除殘影的液晶顯示設(shè)備，其特征在于，所述設(shè)備包括數(shù)個(gè)像素單元；至少一信號(hào)控制單元，具有一第一信號(hào)及一第二信號(hào)，當(dāng)所述信號(hào)控制 單元接收到一電源輸入信號(hào)的波形是呈下降邊緣時(shí)，同時(shí)提供具有高準(zhǔn)位的所述第一信號(hào)及所述第二信號(hào)；至少一移位緩存器具有一柵極信號(hào)輸出端，并依據(jù)所述第一信號(hào)及一第 二信號(hào)兩者其中之一信號(hào)，于所述柵極信號(hào)輸出端輸出一柵極信號(hào)至至少一對(duì)應(yīng)像素單元；以及至少一放電開關(guān)模塊，電連接高準(zhǔn)位的第二信號(hào)以及所述移位緩存器的 柵極信號(hào)輸出端，依據(jù)高準(zhǔn)位的第一信號(hào)觸發(fā)，對(duì)所述至少一像素單元進(jìn)行 放電。
23. —種用于消除殘影的方法，其特征在于，所述方法適用于液晶顯示設(shè) 備，其具有一信號(hào)控制單元及至少一移位緩存器，包括當(dāng)所述液晶顯示設(shè)備在關(guān)機(jī)的瞬間，信號(hào)控制單元同時(shí)提供皆呈高準(zhǔn)位 的一第一信號(hào)及一第二信號(hào)，且所述第一信號(hào)及第二信號(hào)的其中一信號(hào)用于 初始設(shè)定其中一移位緩存器；以及利用高準(zhǔn)位的第一信號(hào)觸發(fā)一放電開關(guān)模塊，使所述放電開關(guān)模塊電連 接高準(zhǔn)位的第二信號(hào)以及移位緩存器的一柵極信號(hào)輸出端，進(jìn)而使液晶顯示 設(shè)備中的至少一對(duì)應(yīng)像素單元進(jìn)行放電。
24. 如權(quán)利要求23所述的用于消除殘影的方法，其特征在于，當(dāng)?shù)谝恍?號(hào)及第二信號(hào)呈現(xiàn)高準(zhǔn)位之后，再放電至一低準(zhǔn)位。
全文摘要
本發(fā)明提供一種消除殘影的裝置、移位緩存器單元、液晶顯示設(shè)備及方法，僅需搭配關(guān)機(jī)時(shí)電源裝置產(chǎn)生的高電壓源延遲放電現(xiàn)象，來帶動(dòng)移位緩存器單元即有數(shù)個(gè)信號(hào)源之中的任兩個(gè)信號(hào)源形成高準(zhǔn)位以控制一放電開關(guān)模塊對(duì)像素單元進(jìn)行充放電，既可改善關(guān)機(jī)殘影問題，同時(shí)亦還具有開機(jī)信號(hào)重置(Reset)的功用。
文檔編號(hào)G02F1/1362GK101383133SQ20081016970
公開日2009年3月11日 申請(qǐng)日期2008年10月20日 優(yōu)先權(quán)日2008年10月20日
發(fā)明者余秋美, 張立勛, 許哲豪, 陳文彬 申請(qǐng)人:友達(dá)光電股份有限公司