專利名稱：一種用于微機(jī)電系統(tǒng)器件的密封結(jié)構(gòu)及其方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及產(chǎn)品制造。具體而言，本發(fā)明提供了用于將透明罩氣 密地接合到半導(dǎo)體襯底的一種方法和結(jié)構(gòu)。僅作為示例，本發(fā)明被應(yīng)用于被 氣密地接合到包含了微機(jī)電系統(tǒng)的半導(dǎo)體晶片的透明玻璃罩。該方法和結(jié)構(gòu) 可以被應(yīng)用于顯示技術(shù)以及，例如電荷耦合顯示照相陣列和紅外陣列。
背景技術(shù)：
硅集成電路的封裝已經(jīng)達(dá)到了一個(gè)較高的成熟水平。圖1圖示了傳統(tǒng)硅 集成電路封裝件的簡(jiǎn)化示圖。硅集成電路管芯110被安裝在具有球柵陣列 120的基座115上。線接合125被連接(attach)至硅管芯110以提供至基座 115的電連接。 一般地，硅管芯110和線接合125被用塑料包封物130包 封。得到的封裝件堅(jiān)固耐用而且便宜。
圖1所圖示的封裝件在應(yīng)用中存在幾個(gè)缺點(diǎn)，這些缺點(diǎn)通常需要更多的 硅集成電路的電操作。這種應(yīng)用的一個(gè)示例就是從微鏡陣列或者其它微機(jī)電 系統(tǒng)(MEMS)結(jié)構(gòu)的光反射。例如，這些應(yīng)用一般需要用光能量照射硅集 成電路的頂部并然后以高效率從硅集成電路的頂部反射光能量的能力。塑料 包封物的光學(xué)特性，包括透明度不足、折射率不均一以及表面粗糙度，使得 這些封裝件不適合用于這樣的應(yīng)用。另外，很多MEMS經(jīng)常需要位于硅集 成電路的表面上方的開(kāi)放空間，以使得微機(jī)電結(jié)構(gòu)能夠沿平行于MEMS平 面的方向以及垂直于MEMS的平面的方向移動(dòng)。因此，塑料包封物與集成 電路表面的物理接觸使得該封裝件不適合于很多MEMS應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明一般地涉及產(chǎn)品制造。具體而言，本發(fā)明提供了氣密地將透明 罩接合到半導(dǎo)體襯底上的方法和結(jié)構(gòu)。僅作為示例，本發(fā)明被應(yīng)用于被氣 密地接合到半導(dǎo)體晶片上的透明玻璃罩，所述半導(dǎo)體晶片包含微機(jī)電系 統(tǒng)。該方法和結(jié)構(gòu)可以應(yīng)用于顯示技術(shù)以及，例如電荷耦合顯示照相陣列 和紅外陣列。
在根據(jù)本發(fā)明的具體實(shí)施例中，提供了 一種用于微機(jī)電系統(tǒng)器件的密 封結(jié)構(gòu)，包括襯底，包括多個(gè)個(gè)體芯片，每個(gè)所述個(gè)體芯片包括多個(gè)微 機(jī)電系統(tǒng)器件，所述個(gè)體芯片以空間方式布置成第一陣列構(gòu)造，所述第一 陣列構(gòu)造包括多個(gè)第一跡道區(qū)域和多個(gè)第二跡道區(qū)域，所述第二跡道區(qū)域 與所述第一跡道區(qū)域相交以形成所述第一陣列構(gòu)造；以及密封構(gòu)件，接合 到所述襯底，所述密封構(gòu)件具有預(yù)定厚度，并包括在所述預(yù)定厚度內(nèi)的 多個(gè)凹入?yún)^(qū)域，所述凹入?yún)^(qū)域以空間方式布置成與所述第一陣列構(gòu)造對(duì)應(yīng) 的第二陣列構(gòu)造，其中每個(gè)所述凹入?yún)^(qū)域以支座區(qū)域?yàn)檫吔?，所述支座區(qū) 域接合到所述第一跡道區(qū)域和所述第二跡道區(qū)域，以將每個(gè)所述個(gè)體芯片 包圍在所述凹入?yún)^(qū)域中一個(gè)內(nèi)；以及光學(xué)過(guò)濾裝置，布置于所述密封構(gòu)件 上并用于遮擋入射到所述密封構(gòu)件上的部分光束。
在替代的具體實(shí)施例中，本發(fā)明提供了一種用于將微機(jī)電系統(tǒng)器件密 封在密封結(jié)構(gòu)中的方法，包括提供襯底，所述襯底包括多個(gè)個(gè)體芯片， 每個(gè)所述個(gè)體芯片包括多個(gè)微機(jī)電系統(tǒng)器件，所述個(gè)體芯片以空間方式布 置成第一陣列構(gòu)造，所述第一陣列構(gòu)造包括多個(gè)第一跡道區(qū)域和多個(gè)第二 跡道區(qū)域，所述第二跡道區(qū)域與所述第一跡道區(qū)域相交以形成所述第一陣 列構(gòu)造；提供預(yù)定厚度的密封構(gòu)件，所述密封構(gòu)件包括在所述預(yù)定厚度 內(nèi)的多個(gè)凹入?yún)^(qū)域，所述凹入?yún)^(qū)域以空間方式布置成與所述第一陣列構(gòu)造 對(duì)應(yīng)的第二陣列構(gòu)造，其中每個(gè)所述凹入?yún)^(qū)域以支座區(qū)域?yàn)檫吔?；以及?br> 學(xué)過(guò)濾裝置，布置于所述密封構(gòu)件上并用于遮擋入射到所述密封構(gòu)件上的
部分光束；以每個(gè)所述凹入?yún)^(qū)域中和所述個(gè)體芯片中對(duì)應(yīng)一個(gè)對(duì)準(zhǔn)的方式 將所述密封構(gòu)件和所述襯底對(duì)準(zhǔn)，其中所述支座區(qū)域接合到所述第一跡道 區(qū)域和所述第二跡道區(qū)域，以將每個(gè)所述個(gè)體芯片包圍在所述凹入?yún)^(qū)域中 一個(gè)內(nèi)；以及至少使用接合工藝，通過(guò)將所述密封構(gòu)件的所述支座區(qū)域接
觸到所述第一跡道區(qū)域和所述第二跡道區(qū)域，將所述個(gè)體芯片密封在所述 凹入?yún)^(qū)域中一個(gè)內(nèi)，以將每個(gè)所述個(gè)體芯片隔離在所述凹入?yún)^(qū)域中一個(gè) 內(nèi)。
在本發(fā)明另外實(shí)施例中， 一種用于微機(jī)電系統(tǒng)器件的密封結(jié)構(gòu)，包 括襯底，包括多個(gè)個(gè)體芯片，每個(gè)所述個(gè)體芯片包括多個(gè)微機(jī)電系統(tǒng)器 件，所述個(gè)體芯片以空間方式布置成第一陣列構(gòu)造，所述第一陣列構(gòu)造包 括多個(gè)第一跡道區(qū)域和多個(gè)第二跡道區(qū)域，所述第二跡道區(qū)域與所述第一 跡道區(qū)域相交以形成所述第一陣列構(gòu)造；以及密封構(gòu)件，接合到所述襯 底，所述密封構(gòu)件包括入射光表面，與接合表面相反，所述入射光表面 和所述接合表面間隔預(yù)定厚度；支座區(qū)域，從所述入射光表面延伸到所述 接合表面；光學(xué)過(guò)濾裝置，接合到所述密封構(gòu)件并用于遮擋入射到所述密 封構(gòu)件上的部分光束；以及從所述接合表面延伸到凹入小于所述預(yù)定厚度 的距離形成的多個(gè)凹入?yún)^(qū)域，所述凹入?yún)^(qū)域以空間方式布置成與所述第一 陣列構(gòu)造對(duì)應(yīng)的第二陣列構(gòu)造，其中每個(gè)所述凹入?yún)^(qū)域以所述支座區(qū)域?yàn)?邊界，所述支座區(qū)域接合到所述第一跡道區(qū)域和所述第二跡道區(qū)域，以將 每個(gè)所述個(gè)體芯片包圍在所述凹入?yún)^(qū)域中一個(gè)內(nèi)。
通過(guò)結(jié)合附圖閱讀以下詳細(xì)描述，本領(lǐng)域的技術(shù)人員可以明白本發(fā)明 的這些以及其它目的和特征，以及實(shí)現(xiàn)它們的方式，并且本發(fā)明被最好地 理解。


圖1是傳統(tǒng)硅集成電路封裝件的簡(jiǎn)化示圖。
圖2是傳統(tǒng)的氣密密封的透明集成電路封裝件的簡(jiǎn)化示圖。
圖3A—3D是根據(jù)本發(fā)明實(shí)施例的晶片級(jí)氣密密封封裝件的簡(jiǎn)化示圖。
圖4A和4B是由兩個(gè)透明部件形成的根據(jù)本發(fā)明實(shí)施例的透明構(gòu)件的 簡(jiǎn)化示圖。
圖5A是根據(jù)本發(fā)明實(shí)施例的透明構(gòu)件和襯底在氣密密封時(shí)的簡(jiǎn)化俯 視圖。
圖5B是根據(jù)本發(fā)明替代的實(shí)施例的四個(gè)透明構(gòu)件和襯底在氣密密封 時(shí)的簡(jiǎn)化示圖。
圖6是根據(jù)本發(fā)明實(shí)施例的在氣密密封之后的單個(gè)微鏡芯片的簡(jiǎn)化示圖。
圖7是根據(jù)本發(fā)明實(shí)施例的包括了氣密密封的管芯的管芯級(jí)封裝件的
簡(jiǎn)化示圖。
圖8是圖示了根據(jù)本發(fā)明實(shí)施例的反射系統(tǒng)的操作的簡(jiǎn)化示圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供用于產(chǎn)品制造的技術(shù)。具體而言，本發(fā)明提供了用 于氣密密封產(chǎn)品封裝件的方法和系統(tǒng)。僅作為示例，本發(fā)明被應(yīng)用于光學(xué) 微鏡封裝件的氣密密封。該方法和系統(tǒng)可以被應(yīng)用于傳感器技術(shù)以及需要 氣密封裝的其它MEMS器件。
圖2圖示了傳統(tǒng)的氣密密封透明集成電路封裝件的簡(jiǎn)化示圖，該封裝 件可用于微鏡陣列的光學(xué)照明。在圖2中，具有微鏡陣列215的硅MEMS 管芯210被安裝在基座220上。該管芯被使用管芯連接工序連接到基座 上，本領(lǐng)域的技術(shù)人員都知道，所述管芯粘接工序符合氣密密封封裝技術(shù) 的要求。與圖l中所示封裝件一樣，線接合225被連接到硅管芯和基座。
為了在微鏡陣列215的上方提供空間， 一般在基座的外側(cè)邊緣附近設(shè) 置固體支座230。該支座一般形狀為方形環(huán)，由柯伐合金(covar)或者其 它適合的材料制成。支座通常在接觸點(diǎn)235被用銅焊接至基座。玻璃罩板 240 —般在接觸點(diǎn)245被用銅焊接至支座的頂部，以密封封裝件。
圖2所示的封裝件的成本一般較高，在一些情況下在$70左右。另 外，通常必須在潔凈的室內(nèi)環(huán)境中組裝封裝件，以防止可能出現(xiàn)的操作損 壞和污染。因此，需要改善用于氣密密封產(chǎn)品封裝件的方法和系統(tǒng)。
圖3A — 3D是根據(jù)本發(fā)明實(shí)施例的晶片級(jí)氣密密封封裝件的簡(jiǎn)化示 圖。這些示示了根據(jù)具體實(shí)施例的示例。本領(lǐng)域的一個(gè)普通技術(shù)人員 可以認(rèn)識(shí)到各種修改、替代和變化。優(yōu)選地，封裝件的形成發(fā)生在將有源 器件分離成管芯形式之前。這里，經(jīng)常使用晶片切割和/或劃線并切斷處理等工藝來(lái)進(jìn)行分離。貫穿本說(shuō)明書以及下面更具體地給出本方法的其它細(xì) 節(jié)。
在圖3A中所示的實(shí)施例中，根據(jù)本方法處理襯底310，以在該襯底 上形成個(gè)體芯片315的陣列。在根據(jù)本發(fā)明的一個(gè)實(shí)施例中，襯底310是 互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的半導(dǎo)體晶片，例如為硅，而芯片315 是MEMS。在共同所有的美國(guó)專利申請(qǐng)序列No. 60/390,389中描述了一種 形成這樣的MEMS的方法的示例，這里因各種目的通過(guò)引用而結(jié)合于此。 在圖3A所示的實(shí)施例中，芯片包括多個(gè)器件。另外，CMOS晶片被處理 以形成集成電路312、用于電導(dǎo)線314的金屬跡線和其它CMOS結(jié)構(gòu)。在 根據(jù)本發(fā)明的一個(gè)實(shí)施例中，器件為布置成例如二維陣列的多維陣列的微 鏡。在替代的實(shí)施例中，該多個(gè)器件包括多個(gè)電荷耦合器件(CCD)、多 個(gè)偏轉(zhuǎn)器件、多個(gè)傳感器件、集成電路器件、這些器件的任何組合以及類 似物。
在圖3B中所示的實(shí)施例中，透明構(gòu)件320被設(shè)置為在透明構(gòu)件的下 表面中包括多個(gè)凹入?yún)^(qū)域325。透明構(gòu)件具有預(yù)定厚度330。在根據(jù)本發(fā) 明的實(shí)施例中，透明構(gòu)件的厚度為1.2mm。或者，在其它實(shí)施例中厚度范 圍從大約0.5mm到大約3mm。當(dāng)然，厚度要取決于具體的應(yīng)用。
優(yōu)選地，凹入?yún)^(qū)域是在構(gòu)件內(nèi)定義出的體積空間。該體積空間具有由 從透明構(gòu)件的底部324到凹入?yún)^(qū)域339的頂部的距離所定義的深度332。 凹入?yún)^(qū)域的外側(cè)邊緣由支座335的豎直邊緣定義。在根據(jù)本發(fā)明的實(shí)施例 中，凹入?yún)^(qū)域的體積在整個(gè)透明構(gòu)件上是均一的。
根據(jù)本發(fā)明的實(shí)施例，個(gè)體的支座335包括定位在平行于x-y平面的 平面內(nèi)的環(huán)狀矩形圈，該環(huán)狀矩形圈具有高度332。在根據(jù)本發(fā)明的實(shí)施 例中，支座的下表面被加工成配合于襯底，并形成足以形成氣密密封封裝 件的接合，以下將對(duì)此詳細(xì)討論。
在根據(jù)本發(fā)明的實(shí)施例中，凹入?yún)^(qū)域的深度是一個(gè)預(yù)定的深度。在圖 3B所示的實(shí)施例中，凹入?yún)^(qū)域的深度332為0.5mm?；蛘?，在其它實(shí)施例 中，深度范圍從大約O.lmm到lmm。當(dāng)然，凹入?yún)^(qū)域的深度要取決于具 體的應(yīng)用。另外，在根據(jù)本發(fā)明的實(shí)施例中，個(gè)體的凹入?yún)^(qū)域的面積會(huì)是預(yù)定的大小。在圖3B中所示的實(shí)施例中，個(gè)體的凹入?yún)^(qū)域的面積約為
14mmX18mm。根據(jù)具體應(yīng)用，該面積的大小會(huì)變化。
形成在透明構(gòu)件中的凹入?yún)^(qū)域被以空間方式布置，以形成x-y平面中 的多維陣列。在根據(jù)本發(fā)明的一些實(shí)施例中，凹入?yún)^(qū)域被布置以形成x-y 平面中的二維陣列。在圖3A—3D中所示的實(shí)施例中，凹入?yún)^(qū)域339的深 度和x-y尺寸大于芯片315的高度和x-y尺寸。因此，芯片裝配在凹入?yún)^(qū) 域內(nèi)，并且凹入?yún)^(qū)域的邊緣在所有三個(gè)維度上與芯片的外側(cè)邊緣分離。而 且，在圖3A和3B所示的實(shí)施例中，凹入?yún)^(qū)域在x和y維度上的中心到中 心間距分別超過(guò)凹入?yún)^(qū)域在x和y維度上的大小，提供用于相鄰芯片之間 的支座區(qū)域335的空間。支座區(qū)域的橫向尺寸具有預(yù)定的大小。在根據(jù)本 發(fā)明的實(shí)施例中，支座區(qū)域的橫向尺寸的范圍在0.5mm到l.Omm之間。
在根據(jù)本發(fā)明的實(shí)施例中，透明構(gòu)件是由銷售名稱為康寧^EagWTM 顯示級(jí)玻璃襯底的產(chǎn)品形成的，所述產(chǎn)品由紐約康寧公司制造。該玻璃襯 底的特征在于光學(xué)性能高，包括但不限于，可見(jiàn)光區(qū)域中的光功率透射率 高于90%。如以下將描述的那樣，光線通過(guò)構(gòu)件的透射率可以通過(guò)向襯底 的光學(xué)表面涂敷抗反射(AR)涂層而提高。另外，康寧@￡昭162,，顯示 級(jí)玻璃被用在根據(jù)本發(fā)明的一些實(shí)施例中，因?yàn)樵摬Ａбr底的熱膨脹系數(shù) 接近于硅的熱膨脹系數(shù)。
對(duì)于材料來(lái)說(shuō)，根據(jù)定義，溫度T下的熱應(yīng)變是由于溫度變化O1-
引起的構(gòu)件長(zhǎng)度變化除以該構(gòu)件的原始長(zhǎng)度/。用^ OV表示溫度r 下的熱應(yīng)變，貝U:
er(r) = 乂翻"' (1)
同樣，根據(jù)定義，用a (T)表示的材料熱膨脹系數(shù)為
a(r) = & (2)
在根據(jù)本發(fā)明的實(shí)施例中，其中預(yù)期溫度變化作為時(shí)間的函數(shù)，這對(duì) 透明罩的熱膨脹系數(shù)(CTE)與襯底的CTE匹配是有幫助的。這些CTE 的匹配限制了由于溫度變化而在襯底中引入的應(yīng)力和翹曲的量。
在圖3A—3D中所示的實(shí)施例中，透明構(gòu)件被設(shè)計(jì)和制造成減少光吸 收，從而提高所感興趣波長(zhǎng)范圍的光能量的透射。在根據(jù)本發(fā)明的實(shí)施例
中，所感興趣的波長(zhǎng)范圍是400 nm和700 nm之間的可見(jiàn)光譜。另外，在 這個(gè)實(shí)施例中，構(gòu)件337的頂表面和凹入?yún)^(qū)域339的頂表面被拋光或者磨 光，以提供光學(xué)性能表面。此外，AR涂層可以被涂敷于透明構(gòu)件的頂表 面和凹入?yún)^(qū)域的頂表面。涂敷于透明構(gòu)件頂表面的AR涂層當(dāng)光線照射在 封裝件上時(shí)會(huì)減少?gòu)耐该鳂?gòu)件的頂部被反射的量，從而增加到達(dá)微鏡陣列 315的光線的量。此外，涂敷于凹入?yún)^(qū)域的頂部的AR涂層當(dāng)光線離開(kāi)封 裝件時(shí)會(huì)減少?gòu)耐该鳂?gòu)件被反射的量。通過(guò)使用這些AR涂層，將提高系 統(tǒng)總的通過(guò)量。MgF2或者其它適合的電介質(zhì)材料的四分之一波(X/4)涂 層可以被用來(lái)形成寬帶AR涂層。例如，沉積在康寧⑧Eagle2000TM顯示 級(jí)玻璃襯底上的中心位于550nm的人/4 MgF2涂層(550 nm處的折射率為 1.38)，得到在整個(gè)可見(jiàn)光譜(400nm—700nm)上每個(gè)表面小于2%的功 率反射比。
透明構(gòu)件可以以各種方法處理以形成凹入?yún)^(qū)域。例如，在根據(jù)本發(fā)明 的一個(gè)實(shí)施例中，凹入?yún)^(qū)域可以通過(guò)使用干法或者濕法化學(xué)刻蝕、激光加 工、聲加工、噴水加工(water jet machining)或類似技術(shù)被刻蝕到透明構(gòu) 件中。
在根據(jù)本發(fā)明的替代的實(shí)施例中，如圖4所示，通過(guò)加工第一平面部 件并隨后將分立的透明部件接合到該第一部件而形成透明構(gòu)件。第一平面 部件410是被加工或者以其它方式處理從而在凹入?yún)^(qū)域415所處的位置形 成開(kāi)口的平面襯底。在位置417形成另外的開(kāi)口，以形成被用于將線接合 連接至芯片互連區(qū)域的通孔，以下將對(duì)此進(jìn)行描述。第一平面部件的未被 加工部分將形成支座區(qū)域420。第二平面透明部件430被接合到第一平面 部件的頂部以形成完整的透明構(gòu)件。在根據(jù)本發(fā)明的一個(gè)具體實(shí)施例中， 第一平面部件和第二平面透明部件都是透明的。沿圖4A的平面A—A所 取的完整的透明構(gòu)件的側(cè)視圖在圖4B中示出。如圖4B中所示，示出了支 座區(qū)域420和頂部的透明部件430。
這種可選擇的制造工藝所帶來(lái)的好處之一就是兩個(gè)部件的光學(xué)特性并 不總是近似的。實(shí)際上，對(duì)于一些應(yīng)用，圖4A和4B中所示的第一部件的 光學(xué)特性不影響系統(tǒng)的性能。例如，根據(jù)穿過(guò)封裝件的光路，光線永遠(yuǎn)不會(huì)照射在第一部件上。在根據(jù)本發(fā)明的其它實(shí)施例中，希望吸收照射在下 側(cè)部件上的所有的光線。
在根據(jù)本發(fā)明的實(shí)施例中，透明構(gòu)件的光學(xué)特性是預(yù)定的。在具體實(shí) 施例中，透明構(gòu)件的透射率和吸收系數(shù)作為x-y平面中的位置的函數(shù)是一 樣的。
在根據(jù)本發(fā)明的實(shí)施例中，通過(guò)低溫玻璃熔合接合或者本領(lǐng)域的技術(shù) 人員所知道的其它方法來(lái)完成兩個(gè)透明部件的接合。另外，在接合之前，
在第二透明部件的頂部和底部涂敷AR涂層以提高光通量。如上所述，在
根據(jù)本發(fā)明的這個(gè)實(shí)施例中，第二透明構(gòu)件的光學(xué)性能會(huì)控制經(jīng)過(guò)凹入?yún)^(qū) 域的頂部的光線的光學(xué)性能，使得可以使用拋光和涂層方法，而這些方法 在由單個(gè)襯底形成透明構(gòu)件的實(shí)施例中是不適用的。
在根據(jù)本發(fā)明的實(shí)施例中，氣密密封的管芯級(jí)封裝件通過(guò)將透明構(gòu)件
結(jié)合到襯底上而形成的。圖3C是透明構(gòu)件和襯底在氣密密封時(shí)的簡(jiǎn)化示 圖。以將支座區(qū)域335定位于跡道(street)區(qū)域344和346上方的方式對(duì) 準(zhǔn)透明構(gòu)件。個(gè)體的芯片315位于相關(guān)聯(lián)的凹入?yún)^(qū)域339之下并與之連 通，并且在位于支座區(qū)域335的基部的接觸點(diǎn)356處被構(gòu)件337所氣密密 封。通孔348提供了到位于CMOS晶片上的接合焊盤358的通道。
透明構(gòu)件與襯底的氣密密封是根據(jù)本領(lǐng)域的技術(shù)人員所公知的幾種方 法來(lái)進(jìn)行的。例如，在根據(jù)本發(fā)明的實(shí)施例中，通過(guò)等離子激活共價(jià)晶片 接合技術(shù)(PACWB)來(lái)進(jìn)行氣密密封。PACWB是在襯底和透明構(gòu)件已經(jīng) 在60。C下的SCI (NH3:H202:H20, 1:4:20)中被清潔、在去離子(DI)水 中漂洗、在2X的HF中浸沒(méi)20秒、在DI水中漂洗并用N2或者空氣干燥 之后在室溫下進(jìn)行的。然后將襯底和透明構(gòu)件暴露于例如室壓約為35毫 托的反應(yīng)式離子刻蝕機(jī)中的氧等離子體。在根據(jù)本發(fā)明的另外實(shí)施例中， 襯底和透明構(gòu)件被暴露于氬等離子體。經(jīng)過(guò)等離子體處理之后，二氧化硅 的表面為親水性的，促進(jìn)接合。在預(yù)先選定的周圍環(huán)境中，在室溫下使襯 底和透明構(gòu)件接觸。在根據(jù)本發(fā)明的替代實(shí)施例中，其它的接合技術(shù)可以 被使用，例如，共熔低溫接合技術(shù)和陽(yáng)極接合技術(shù)。
在根據(jù)本發(fā)明的實(shí)施例中，圖3C中所示的氣密密封處理是在包含惰
性氣體的環(huán)境中進(jìn)行的。惰性氣體的例子有N2和Ar等等。在惰性氣體環(huán)
境中進(jìn)行氣密密封所帶來(lái)的好處包括但不限于，衰減器件中出現(xiàn)的振蕩和 防止電弧。例如，如果器件是布置成陣列的微鏡，惰性氣體的出現(xiàn)就會(huì)衰 減和減弱在對(duì)微鏡操作和移動(dòng)過(guò)程中出現(xiàn)的振蕩。另外，惰性氣體的出現(xiàn) 還減小了驅(qū)動(dòng)電子器件和/或微鏡陣列的元件之間的電弧的可能性。
圖5A是圖3C中所示的器件在氣密密封時(shí)的俯視圖。沿y方向伸展的 支座區(qū)域335位于平行的跡道區(qū)域344 (346)的上方，而沿x方向伸展的 支座區(qū)域335位于平行的跡道區(qū)域344 (346)上方。接合焊盤358位于有 源器件522的左右側(cè)。如圖3C中所示，透明構(gòu)件中的通孔348提供了至 接合焊盤的通道。
在根據(jù)本發(fā)明的實(shí)施例中，氣密密封處理是通過(guò)將單個(gè)透明構(gòu)件接合 到單個(gè)襯底上來(lái)進(jìn)行的。在這個(gè)實(shí)施例中，單個(gè)透明構(gòu)件的大小被選擇為 符合襯底的大小。例如，長(zhǎng)和寬約30cm的透明構(gòu)件被接合到直徑為30cm 的襯底上。或者，透明構(gòu)件可以是矩形的并且在大小上大于襯底。在根據(jù) 本發(fā)明的替代的實(shí)施例中，透明襯底的大小僅僅是襯底大小的一小部分。 在這個(gè)替代的實(shí)施例中，在氣密密封之前，多個(gè)透明構(gòu)件被布置成與襯底 表面上的配合區(qū)對(duì)準(zhǔn)。多個(gè)透明構(gòu)件隨后被接合到襯底上。例如，圖5B 圖示了在位于襯底上的芯片560陣列的上方以二維陣列布置的四個(gè)透明構(gòu) 件552、 554、 556和558的簡(jiǎn)化示圖。在圖5B所示的替代的實(shí)施例中， 透明構(gòu)件被制造成使得相鄰?fù)该鳂?gòu)件在平面570和572處相互抵靠。但 是，這并不是必須的。根據(jù)本發(fā)明的其它替代實(shí)施例可以以不同方式對(duì)準(zhǔn) 透明構(gòu)件。
圖3D根據(jù)本發(fā)明實(shí)施例圖示了在氣密密封完成之后的個(gè)體管芯的分 離。在圖3D中所示的實(shí)施例中，個(gè)體管芯360沿著位于相鄰接合焊盤之 間在y方向上伸展的線被分離。在x方向上分離管芯，使得分離面與位于 凹入?yún)^(qū)域339外部的透明構(gòu)件中的通孔348對(duì)準(zhǔn)。為了區(qū)別，y方向和x 方向上的線在圖5A中分別被示為線530和535。
在根據(jù)本發(fā)明的具體實(shí)施例中，通過(guò)使用金剛石鋸將襯底切割成管芯 來(lái)分離個(gè)體管芯。在一個(gè)替代實(shí)施例中，通過(guò)使用金剛石劃線器劃刻襯底
來(lái)分離管芯。在本發(fā)明實(shí)施例中，其中襯底為硅晶片，管芯分離是通過(guò)用 旋轉(zhuǎn)圓形磨料鋸片鋸割硅襯底來(lái)進(jìn)行的。
圖6是根據(jù)本發(fā)明實(shí)施例的單個(gè)管芯的俯視圖。芯片和凹入?yún)^(qū)域的橫 向尺寸是預(yù)定的大小。在圖6中所示的實(shí)施例中，芯片610的橫向尺寸約
為17mmX13mm。芯片的中心到中心間距在x方向上約為21mm，在y方 向上約為17mm。在這個(gè)具體實(shí)施例中，芯片包括微鏡615的1024X768 陣列。微鏡的邊緣在x和y方向上與支座區(qū)域620分開(kāi)0.5mm。支座區(qū)域 在寬度上為0.5mm。支座區(qū)域左右的通孔625和627分別提供了至接合焊 盤630的通道，大小為100|im，并間隔150nm設(shè)置?；蛘?，芯片610的中 心到中心間距為16mmX12mm，使得芯片與支座區(qū)域之間分開(kāi)0.25mm。 當(dāng)然，這些尺寸要取決于具體的應(yīng)用。
在根據(jù)本發(fā)明的實(shí)施例中，與襯底接觸的支座區(qū)域的表面粗糙度被減 小到預(yù)定水平。 一般使用原子力顯微鏡(AFM)來(lái)鑒定支座區(qū)域的下表面 的表面粗糙度。例如，可以使用威科儀器有限公司(Veeco Instruments, Inc.)的Digital Instruments EnviroScope 。
例如，在根據(jù)本發(fā)明的具體實(shí)施例中，支座區(qū)域下表面的均方根表面 粗糙度小于或者等于2pmX2^im面積上2A。在根據(jù)本發(fā)明的替代實(shí)施例 中，表面粗糙度為2pmX2^im面積上約3A的均方值(RMS)。
圖7是根據(jù)本發(fā)明實(shí)施例的管芯級(jí)封裝的簡(jiǎn)化示圖，該管芯級(jí)封裝可 用于制作至氣密密封的封裝件的電連接并安裝該封裝件。
圖7圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中氣密密封封裝件被安裝在 引線框架結(jié)構(gòu)上，例如球柵陣列。前述的經(jīng)分離的CMOS管芯、芯片和氣 密密封的封裝件被示為705。在根據(jù)本發(fā)明的實(shí)施例中，至少一個(gè)互連區(qū) 域與襯底上的每個(gè)芯片相關(guān)聯(lián)。在圖7中所示的實(shí)施例中，互連區(qū)域或者 接合焊盤710位于，例如，晶片頂面上或者附近。在根據(jù)本發(fā)明的實(shí)施例 中，互連焊盤被電連接到多個(gè)器件，以根據(jù)MEMS規(guī)則驅(qū)動(dòng)機(jī)械器件。因 此，互連區(qū)域710出現(xiàn)的電信號(hào)導(dǎo)致器件715的機(jī)械運(yùn)東。如前所述，在 根據(jù)本發(fā)明的一個(gè)具體實(shí)施例中，互連區(qū)域710出現(xiàn)的電信號(hào)使微鏡陣列 中的一些或者所有微鏡偏轉(zhuǎn)，以有選擇地反射經(jīng)過(guò)透明構(gòu)件717并入射到
微鏡陣列上的光線。
為了將互連區(qū)域(進(jìn)而將該器件)電連接到外部驅(qū)動(dòng)器，線接合720
從互連焊盤710被連接到位于引線框架結(jié)構(gòu)725上的電連接。在根據(jù)本發(fā) 明的實(shí)施例中，使用直徑約25pm的金線制作線接合，所述金線能夠承載 超過(guò)500mA的電流。在圖7中所示的根據(jù)本發(fā)明的實(shí)施例中，線接合被 包封在包封物730中。對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，使用例如塑料的包封 物來(lái)保護(hù)電學(xué)部件不受環(huán)境損壞是公知的。在一些實(shí)施例中，將引線框架 用銅焊接到散熱器742上，以減小氣密密封的封裝件上的熱負(fù)載。
在圖7中，包封物被用來(lái)包封引線框架、線接合、互連區(qū)域和透明構(gòu) 件鄰近通孔的側(cè)面中的至少一部分，而保持透明構(gòu)件位于凹入?yún)^(qū)域上方的 表面區(qū)域735不被包封。因此，表面區(qū)域735的光學(xué)特性就不受包封物的 使用的影響。在圖7中所示的實(shí)施例中，管芯級(jí)封裝件的總厚度740是 1.27mm。因此，圖7中所示的封裝件結(jié)合了可用于光學(xué)MEMS的氣密密 封封裝件與非氣密密封塑料包封的封裝件兩者。
圖8圖示了采用本發(fā)明具體實(shí)施例的反射系統(tǒng)的操作。在根據(jù)本發(fā)明 的實(shí)施例中，希望對(duì)入射在封裝件上以及從其被反射的光線進(jìn)行空間過(guò) 濾。在圖8中所示的實(shí)施例中，來(lái)自光源810的光束入射在透明構(gòu)件815 的頂面上。經(jīng)過(guò)透明構(gòu)件的光線的一部分830入射到多個(gè)器件的表面上， 所述器件在這個(gè)實(shí)施例中為微鏡陣列820。來(lái)自燈810的光線835的其它 部分被位于透明構(gòu)件周圍的過(guò)濾掩模825所遮擋或過(guò)濾。被過(guò)濾掩模825 的左側(cè)、頂側(cè)和底側(cè)所遮擋的光線不能到達(dá)微鏡陣列。另外，被芯片的除 了微鏡陣列之外的部分所反射的光線被過(guò)濾掩模的右側(cè)遮擋。這樣，通過(guò) 使用過(guò)濾掩模825，傳到檢測(cè)器840的反射光線被限制于入射在封裝件上 的原始光束選定部分。
在圖8中所示的實(shí)施例中，過(guò)濾掩模位于透明構(gòu)件的上表面上，但 是，這不是必須的。在替代實(shí)施例中，過(guò)濾掩模位于透明構(gòu)件的下表面或 者側(cè)面上。在根據(jù)本發(fā)明的另一個(gè)實(shí)施例中，在透明構(gòu)件的制作中使用非 透明材料可以實(shí)現(xiàn)過(guò)濾掩模。在根據(jù)本發(fā)明的實(shí)施例中，過(guò)濾掩模包括鉻 層。在替代實(shí)施例中，過(guò)濾掩模由其它反射或者吸收材料制成。
在圖8所示實(shí)施例中，過(guò)濾掩模形成開(kāi)口區(qū)域，其遮擋照射在管芯的 上除微鏡之外的部分或者從該處反射的光線。在替代實(shí)施例中，過(guò)濾掩模 僅僅被用來(lái)遮擋圖8中的入射(左)側(cè)的光線，而不遮擋出射(右)側(cè)的 光線。
盡管以上是對(duì)本發(fā)明具體實(shí)施例的完整描述，但是以上描述不應(yīng)視為 限制由權(quán)利要求所定義的本發(fā)明的范圍。
權(quán)利要求
1.一種用于微機(jī)電系統(tǒng)器件的密封結(jié)構(gòu)，包括襯底，包括多個(gè)個(gè)體芯片，每個(gè)所述個(gè)體芯片包括多個(gè)微機(jī)電系統(tǒng)器件，所述個(gè)體芯片以空間方式布置成第一陣列構(gòu)造，所述第一陣列構(gòu)造包括多個(gè)第一跡道區(qū)域和多個(gè)第二跡道區(qū)域，所述第二跡道區(qū)域與所述第一跡道區(qū)域相交以形成所述第一陣列構(gòu)造；以及密封構(gòu)件，接合到所述襯底，所述密封構(gòu)件具有預(yù)定厚度，并包括在所述預(yù)定厚度內(nèi)的多個(gè)凹入?yún)^(qū)域，所述凹入?yún)^(qū)域以空間方式布置成與所述第一陣列構(gòu)造對(duì)應(yīng)的第二陣列構(gòu)造，其中每個(gè)所述凹入?yún)^(qū)域以支座區(qū)域?yàn)檫吔?，所述支座區(qū)域接合到所述第一跡道區(qū)域和所述第二跡道區(qū)域，以將每個(gè)所述個(gè)體芯片包圍在所述凹入?yún)^(qū)域中一個(gè)內(nèi)；以及光學(xué)過(guò)濾裝置，布置于所述密封構(gòu)件上并用于遮擋入射到所述密封構(gòu)件上的部分光束。
2. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中所述支座區(qū)域的高度大于所述 個(gè)體芯片的高度。
3. 根據(jù)權(quán)利要求1所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置以空間方 式布置成與所述第二陣列構(gòu)造對(duì)應(yīng)的第三陣列構(gòu)造，所述第三陣列構(gòu)造包 括多個(gè)第三跡道區(qū)域和多個(gè)第四跡道區(qū)域，所述第四跡道區(qū)域相交于所述 第三跡道區(qū)域。
4. 如權(quán)利要求3所述的密封結(jié)構(gòu)，其中所述第三跡道區(qū)域和所述第一 跡道區(qū)域平行，所述第四跡道區(qū)域和所述第二跡道區(qū)域平行。
5. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置包括一層光 吸收材料。
6. 如權(quán)利要求5所述的密封結(jié)構(gòu)，其中所述光吸收材料包括黑鉻。
7. 如權(quán)利要求5所述的密封結(jié)構(gòu)，其中所述光吸收材料用于吸收部分 入射到所述密封構(gòu)件的光和通過(guò)所述密封構(gòu)件并由襯底反射回來(lái)的光。
8. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中所述密封構(gòu)件包括上覆于支座 層的第一透明構(gòu)件，所述支座層包括所述支座區(qū)域。
9. 如權(quán)利要求8所述的密封結(jié)構(gòu)，其中所述支座層包括第二透明構(gòu)件。
10. 如權(quán)利要求8所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置布置于所述 第一透明構(gòu)件的上表面上。
11. 如權(quán)利要求8所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置布置于所述 第一透明構(gòu)件的下表面上。
12. 如權(quán)利要求8所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置布置在所述 第一透明構(gòu)件的上表面和下表面上。
13. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中每個(gè)所述個(gè)體芯片氣密密封在 所述凹入?yún)^(qū)域中一個(gè)內(nèi)。
14. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中每個(gè)所述凹入?yún)^(qū)域包括惰性環(huán)境。
15. 如權(quán)利要求14所述的密封結(jié)構(gòu)，其中所述惰性環(huán)境選自氮、氬或 氮和氬的混合物。
16. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中所述襯底為硅襯底。
17. 如權(quán)利要求1所述的密封結(jié)構(gòu)，其中每個(gè)所述凹入?yún)^(qū)域的形狀為矩形。
18. 如權(quán)利要求8所述的密封結(jié)構(gòu)，其中所述第一透明構(gòu)件的上表面的至少一部分和下表面的至少一部分涂覆有抗反射材料。
19. 如權(quán)利要求18所述的密封結(jié)構(gòu)，其中所述抗反射材料包括MgF2。
20. —種用于將微機(jī)電系統(tǒng)器件密封在密封結(jié)構(gòu)中的方法，包括 提供襯底，所述襯底包括多個(gè)個(gè)體芯片，每個(gè)所述個(gè)體芯片包括多個(gè)微機(jī)電系統(tǒng)器件，所述個(gè)體芯片以空間方式布置成第一陣列構(gòu)造，所述第 一陣列構(gòu)造包括多個(gè)第一跡道區(qū)域和多個(gè)第二跡道區(qū)域，所述第二跡道區(qū) 域與所述第一跡道區(qū)域相交以形成所述第一陣列構(gòu)造； 提供預(yù)定厚度的密封構(gòu)件，所述密封構(gòu)件包括在所述預(yù)定厚度內(nèi)的多個(gè)凹入?yún)^(qū)域，所述凹入?yún)^(qū)域以空間方式布 置成與所述第一陣列構(gòu)造對(duì)應(yīng)的第二陣列構(gòu)造，其中每個(gè)所述凹入?yún)^(qū)域以 支座區(qū)域?yàn)檫吔?；以?光學(xué)過(guò)濾裝置，布置于所述密封構(gòu)件上并用于遮擋入射到所述密 封構(gòu)件上的部分光束；以每個(gè)所述凹入?yún)^(qū)域中和所述個(gè)體芯片中對(duì)應(yīng)一個(gè)對(duì)準(zhǔn)的方式將所述 密封構(gòu)件和所述襯底對(duì)準(zhǔn)，其中所述支座區(qū)域接合到所述第一跡道區(qū)域和 所述第二跡道區(qū)域，以將每個(gè)所述個(gè)體芯片包圍在所述凹入?yún)^(qū)域中一個(gè)內(nèi)；以及至少使用接合工藝，通過(guò)將所述密封構(gòu)件的所述支座區(qū)域接觸到所述 第一跡道區(qū)域和所述第二跡道區(qū)域，將所述個(gè)體芯片密封在所述凹入?yún)^(qū)域 中一個(gè)內(nèi)，以將每個(gè)所述個(gè)體芯片隔離在所述凹入?yún)^(qū)域中一個(gè)內(nèi)。
21. 如權(quán)利要求20所述的方法，其中所述支座區(qū)域的高度大于所述個(gè) 體芯片的高度。
22. 如權(quán)利要求20所述的方法，其中所述光學(xué)過(guò)濾裝置以空間方式布 置成與所述第二陣列構(gòu)造對(duì)應(yīng)的第三陣列構(gòu)造，所述第三陣列構(gòu)造包括多 個(gè)第三跡道區(qū)域和多個(gè)第四跡道區(qū)域，所述第四跡道區(qū)域相交于所述第三 跡道區(qū)域。
23. 如權(quán)利要求22所述的方法，其中所述第三跡道區(qū)域和所述第一跡 道區(qū)域平行，所述第四跡道區(qū)域和所述第二跡道區(qū)域平行。
24. 如權(quán)利要求20所述的方法，其中所述光學(xué)過(guò)濾裝置包括一層光吸 收材料。
25. 如權(quán)利要求24所述的方法，其中所述光吸收材料包括黑鉻。
26. 如權(quán)利要求24所述的方法，其中所述光吸收材料用于吸收部分入 射到所述密封構(gòu)件的光和通過(guò)所述密封構(gòu)件并由襯底反射回來(lái)的光。
27. 如權(quán)利要求20所述的方法，其中所述密封構(gòu)件包括上覆于支座層 的第一透明構(gòu)件，所述支座層包括所述支座區(qū)域。
28. 如權(quán)利要求27所述的方法，其中所述支座層包括第二透明構(gòu)件。
29. 如權(quán)利要求27所述的方法，其中所述光學(xué)過(guò)濾裝置布置于所述第 一透明構(gòu)件的上表面上。
30. 如權(quán)利要求27所述的方法，其中所述光學(xué)過(guò)濾裝置布置于所述第 一透明構(gòu)件的下表面上。
31. 如權(quán)利要求27所述的方法，其中所述光學(xué)過(guò)濾裝置布置在所述第一透明構(gòu)件的上表面和下表面上。
32. 如權(quán)利要求20所述的方法，其中每個(gè)所述凹入?yún)^(qū)域通過(guò)干法刻 蝕、濕法刻蝕、激光加工、超聲加工、機(jī)械加工和鑄造中的一種工藝形 成。
33. 如權(quán)利要求20所述的方法，其中所述接合工藝至少選自等離子體 激活接合、共熔接合、膠合層或者粘接劑接合、焊接、陽(yáng)極接合和瑢焊。
34. 如權(quán)利要求20所述的方法，其中所述襯底為硅襯底。
35. 如權(quán)利要求27所述的方法，其中所述第一透明構(gòu)件的上表面的至 少一部分和下表面的至少一部分涂覆有抗反射材料。
36. 如權(quán)利要求35所述的方法，其中所述抗反射材料包括MgF2。
37. —種用于微機(jī)電系統(tǒng)器件的密封結(jié)構(gòu)，包括襯底，包括多個(gè)個(gè)體芯片，每個(gè)所述個(gè)體芯片包括多個(gè)微機(jī)電系統(tǒng)器 件，所述個(gè)體芯片以空間方式布置成第一陣列構(gòu)造，所述第一陣列構(gòu)造包 括多個(gè)第一跡道區(qū)域和多個(gè)第二跡道區(qū)域，所述第二跡道區(qū)域與所述第一 跡道區(qū)域相交以形成所述第一陣列構(gòu)造；以及密封構(gòu)件，接合到所述襯底，所述密封構(gòu)件包括入射光表面，與接合表面相反，所述入射光表面和所述接合表面 間隔預(yù)定厚度；支座區(qū)域，從所述入射光表面延伸到所述接合表面；光學(xué)過(guò)濾裝置，接合到所述密封構(gòu)件并用于遮擋入射到所述密封 構(gòu)件上的部分光束；以及從所述接合表面延伸到凹入小于所述預(yù)定厚度的距離形成的多個(gè) 凹入?yún)^(qū)域，所述凹入?yún)^(qū)域以空間方式布置成與所述第一陣列構(gòu)造對(duì)應(yīng)的第 二陣列構(gòu)造，其中每個(gè)所述凹入?yún)^(qū)域以所述支座區(qū)域?yàn)檫吔?，所述支座區(qū) 域接合到所述第一跡道區(qū)域和所述第二跡道區(qū)域，以將每個(gè)所述個(gè)體芯片 包圍在所述凹入?yún)^(qū)域中一個(gè)內(nèi)。
38. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中所述凹入距離大于所述個(gè)體 芯片的高度。
39. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置包括一層反射材料。
40. 如權(quán)利要求39所述的密封結(jié)構(gòu)，其中所述反射材料包括鉻。
41. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置包括一層 光吸收材料。
42. 如權(quán)利要求41所述的密封結(jié)構(gòu)，其中所述光吸收材料包括黑鉻。
43. 如權(quán)利要求41所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置包括矩形 窗口，所述矩形窗口與所述支座區(qū)域的至少一部分空間重疊。
44. 如權(quán)利要求41所述的密封結(jié)構(gòu)，其中所述光吸收材料用于吸收部 分入射到所述密封構(gòu)件的光和通過(guò)所述密封構(gòu)件并由襯底反射回來(lái)的光。
45. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置布置于所 述密封構(gòu)件的所述入射光表面上。
46. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中所述密封構(gòu)件包括上覆于支 座層的第一透明構(gòu)件，所述支座層包括所述支座區(qū)域的一部分。
47. 如權(quán)利要求46所述的密封結(jié)構(gòu)，其中所述支座層包括第二透明構(gòu)件。
48. 如權(quán)利要求46所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置布置于所 述第一透明構(gòu)件的下表面上。
49. 如權(quán)利要求46所述的密封結(jié)構(gòu)，其中所述光學(xué)過(guò)濾裝置布置于所 述第一透明構(gòu)件的上表面和下表面上。
50. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中每個(gè)所述個(gè)體芯片氣密密封 在所述凹入?yún)^(qū)域中一個(gè)內(nèi)。
51. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中每個(gè)所述凹入?yún)^(qū)域包括惰性 環(huán)境。
52. 如權(quán)利要求51所述的密封結(jié)構(gòu)，其中所述惰性環(huán)境選自氮、氬或 氮和氬的混合物。
53. 如權(quán)利要求37所述的密封結(jié)構(gòu)，其中所述微機(jī)電系統(tǒng)器件包括多 個(gè)微鏡。
54. 如權(quán)利要求46所述的密封結(jié)構(gòu)，其中所述第一透明構(gòu)件的上表面的至少一部分和下表面的至少一部分涂覆有抗反射材料
55.如權(quán)利要求54所述的密封結(jié)構(gòu)，其中所述抗反射材料包括MgF2.
全文摘要
本發(fā)明提供了一種對(duì)器件進(jìn)行氣密密封的方法。該方法包括提供包括多個(gè)個(gè)體芯片的襯底。每個(gè)芯片包括多個(gè)器件，并且每個(gè)芯片以空間方式被布置成第一陣列。該方法還提供預(yù)定厚度的透明構(gòu)件，所述透明構(gòu)件包括以空間方式布置成第二陣列的多個(gè)凹入?yún)^(qū)域和支座區(qū)域。該方法還包括以將多個(gè)凹入?yún)^(qū)域的每個(gè)結(jié)合到所述多個(gè)芯片的相應(yīng)一個(gè)上的方式對(duì)準(zhǔn)透明構(gòu)件。該方法還包括通過(guò)使用至少一種接合工藝來(lái)氣密密封相應(yīng)凹入?yún)^(qū)域中的一個(gè)內(nèi)的每個(gè)芯片，以隔離凹入?yún)^(qū)域中的一個(gè)內(nèi)的每個(gè)芯片。
文檔編號(hào)G02B6/42GK101202272SQ20071017034
公開(kāi)日2008年6月18日 申請(qǐng)日期2004年10月25日 優(yōu)先權(quán)日2003年10月24日
發(fā)明者曉 楊 申請(qǐng)人:米拉迪亞公司