專利名稱：數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)及方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于數(shù)據(jù)傳輸，更明確的說，是關(guān)于一種數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)以及用于集成電路連接結(jié)構(gòu)的數(shù)據(jù)傳輸方法。
背景技術(shù)：
如圖1所示，一般的薄膜晶體管液晶顯示器(TFT-LCD)包含一薄膜晶體管液晶顯示面板(TFT-LCD面板)1、多個(gè)源極驅(qū)動(dòng)器2、多個(gè)柵極驅(qū)動(dòng)器3、時(shí)序控制器4、灰階參考電路5以及DC/DC轉(zhuǎn)換器6。其中，TFT-LCD面板1具有像素陣列(未圖標(biāo))，包含呈行列排列的多個(gè)像素。這些柵極驅(qū)動(dòng)器3用以控制每一列像素的選通狀態(tài)，而這些源極驅(qū)動(dòng)器2用于提供每一行各像素的驅(qū)動(dòng)電壓。該時(shí)序控制器4用于控制這些柵極驅(qū)動(dòng)器3以及這些源極驅(qū)動(dòng)器2的時(shí)序。
如圖中所示，這些源極驅(qū)動(dòng)器2以疊接(cascade)方式連接，亦即，各個(gè)源極驅(qū)動(dòng)器2的IC是一級(jí)接一級(jí)。通過時(shí)序控制器的控制，前一級(jí)的源極驅(qū)動(dòng)器IC通過多條傳輸線(圖中顯示兩條代表)同步傳輸數(shù)據(jù)給下一級(jí)的源極驅(qū)動(dòng)器IC，以避免數(shù)據(jù)發(fā)生錯(cuò)誤。然而，由于多條傳輸線同時(shí)傳遞數(shù)據(jù)，表示數(shù)據(jù)為同時(shí)轉(zhuǎn)換，因此使得瞬間電流過大，甚至可能超出驅(qū)動(dòng)器IC的工作范圍從而導(dǎo)致失真現(xiàn)象發(fā)生。
因此，需要提出一種解決方案來克服這個(gè)問題。
發(fā)明內(nèi)容
本發(fā)明提供一種集成電路(IC)連接結(jié)構(gòu)，包含有多個(gè)集成電路(IC)；連接所述IC的多條傳輸線用以傳輸數(shù)據(jù)；以及錯(cuò)開裝置，用以使所述多條傳輸線異步傳遞數(shù)據(jù)。
該錯(cuò)開裝置可以利用長(zhǎng)度不同的接線達(dá)成，該接線實(shí)質(zhì)上即為傳輸線的一部份。亦即，實(shí)施上可以使傳輸線走線長(zhǎng)度不同而使得延遲時(shí)間有所差異?；蛘撸撳e(cuò)開裝置也可利用具有固定延遲時(shí)間的延遲單元加以配置來達(dá)成使得各傳輸線的延遲時(shí)間不同的目的。由于各傳輸線傳輸數(shù)據(jù)的時(shí)間有差異，從而避免瞬間電流過大。
所述集成電路連接結(jié)構(gòu)還包含一電壓-電流轉(zhuǎn)換器連接于所述延遲單元以將所述延遲單元的輸出轉(zhuǎn)換為電流。
所述集成電路通過傳輸線呈疊接式(cascade)或點(diǎn)對(duì)點(diǎn)(point-to-point)連接。
所述集成電路連接結(jié)構(gòu)還包含一復(fù)原裝置，用于使經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。該復(fù)原裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線，使得經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
本發(fā)明并提出一種薄膜晶體管液晶顯示器(TFT-LCD)，其中的源極驅(qū)動(dòng)器配置為上述的IC連接結(jié)構(gòu)。所述薄膜晶體管液晶顯示器包含有一薄膜晶體管液晶顯示面板，具有多個(gè)像素排列成行與列的陣列；多個(gè)柵極驅(qū)動(dòng)器，用以控制每一行像素的選通狀態(tài)；多個(gè)源極驅(qū)動(dòng)器，用于提供每一列各像素的驅(qū)動(dòng)電壓；時(shí)序控制器，用于控制所述柵極驅(qū)動(dòng)器以及所述源極驅(qū)動(dòng)器的時(shí)序，所述時(shí)序控制器與所述源極驅(qū)動(dòng)器以多條傳輸線相互連接；以及錯(cuò)開裝置，用以使所述多條傳輸線在所述源極驅(qū)動(dòng)器之間異步傳遞數(shù)據(jù)。
所述錯(cuò)開裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線。
所述的薄膜晶體管液晶顯示器還包含一電壓-電流轉(zhuǎn)換器連接于所述延遲單元以將所述延遲單元的輸出轉(zhuǎn)換為電流。
所述錯(cuò)開裝置以不同長(zhǎng)度的接線構(gòu)成。所述接線實(shí)質(zhì)上各為該等所述傳輸線其中之一的一部份。
所述源極驅(qū)動(dòng)器通過傳輸線與所述時(shí)序控制器呈疊接式(cascade)連接或點(diǎn)對(duì)點(diǎn)式(point-to-point)連接。
所述的薄膜晶體管液晶顯示器還包含復(fù)原裝置，用于使經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
所述復(fù)原裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線，使得經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
本發(fā)明并提供一種數(shù)據(jù)傳輸方法，此方法為實(shí)施于多個(gè)IC之間以多條傳輸線連接的結(jié)構(gòu)。本發(fā)明的方法包含有提供不同的延遲時(shí)間給多條傳輸線；傳輸數(shù)據(jù)于所述多條傳輸線；以及接收所述傳輸線所傳輸?shù)臄?shù)據(jù)。其中，可通過使傳輸線走線的長(zhǎng)度不同來提供不同的延遲時(shí)間?；蛘撸衫镁哂屑榷ㄑ舆t時(shí)間的延遲單元的配置來達(dá)到提供不同延遲時(shí)間的目的，從而避免瞬間電流過大。
所述IC通過傳輸線呈疊接式(cascade)連接或呈點(diǎn)對(duì)點(diǎn)(point-to-point)連接。
所述數(shù)據(jù)傳輸方法還包含復(fù)原步驟，用于使經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
所述復(fù)原步驟通過利用多個(gè)延遲單元連接于所述傳輸線，使得經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
本發(fā)明的技術(shù)方案利用不同的延遲來傳輸數(shù)據(jù)，將要傳輸?shù)臄?shù)據(jù)在時(shí)間上錯(cuò)開，從而避免了現(xiàn)有技術(shù)瞬間電流過大的缺陷，減少了數(shù)據(jù)傳輸?shù)腻e(cuò)誤。
圖1概略顯示TFT-LCD的結(jié)構(gòu)；圖2概略顯示根據(jù)本發(fā)明的用于數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)；圖3概略顯示根據(jù)本發(fā)明的另一用于數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)；圖4的圖(A)顯示未經(jīng)錯(cuò)開處理的各數(shù)據(jù)傳輸線的電流脈沖圖；圖(B)則顯示經(jīng)過錯(cuò)開之后的電流脈沖圖；圖5中，圖(A)顯示未經(jīng)錯(cuò)開處理的各數(shù)據(jù)傳輸線的電流與電壓示意圖；圖(B)則顯示經(jīng)過錯(cuò)開之后的電流與電壓示意圖；圖6顯示根據(jù)本發(fā)明的又一用于數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)；圖7顯示根據(jù)本發(fā)明數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)的一實(shí)施例，其中錯(cuò)開裝置以延遲單元實(shí)施；圖8顯示根據(jù)本發(fā)明數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)的另一實(shí)施例，其中錯(cuò)開裝置與復(fù)原裝置以延遲單元實(shí)施；圖9概略顯示TFT-LCD中的時(shí)序控制器與多個(gè)源極驅(qū)動(dòng)器以點(diǎn)對(duì)點(diǎn)方式連接；圖10顯示根據(jù)本發(fā)明的延遲單元實(shí)施范例的示意圖；圖11顯示根據(jù)本發(fā)明的延遲單元另一實(shí)施范例的示意圖；圖12顯示根據(jù)本發(fā)明的延遲單元轉(zhuǎn)換為電流接口的示意圖。
主要元件符號(hào)說明1TFT-LCD面板2源極驅(qū)動(dòng)器3柵極驅(qū)動(dòng)器4時(shí)序控制器5灰階參考電路6DC/DC轉(zhuǎn)換器10 IC15 發(fā)送裝置21、23、25 數(shù)據(jù)傳輸線27 時(shí)鐘傳輸線30 IC35 接收裝置40 錯(cuò)開裝置101、102 延遲單元105 修正單元106、107 延遲單元111、112 寄存器121 延遲單元
125 V-I轉(zhuǎn)換器411、413、415 延遲單元421、423延遲單元431 延遲單元521 延遲單元531、533延遲單元541、543延遲單元910 時(shí)序控制器922、924、926、928 源極驅(qū)動(dòng)器具體實(shí)施方式
以下將參照附圖詳細(xì)說明本發(fā)明的技術(shù)內(nèi)容，其中相同的附圖標(biāo)號(hào)表示相同的組件。
圖2概略顯示根據(jù)本發(fā)明的集成電路(IC)結(jié)構(gòu)的一個(gè)例子。以TFT-LCD的源極晶體管為例，附圖標(biāo)號(hào)10代表前一級(jí)的驅(qū)動(dòng)器IC，其中包含發(fā)送裝置15。附圖標(biāo)號(hào)30表示后一級(jí)的驅(qū)動(dòng)器IC，其中包含接收裝置35。應(yīng)注意的是，雖然在此以TFT-LCD的源極驅(qū)動(dòng)器為例，但并不限于此，任何傳輸數(shù)據(jù)的IC均可適用。該前級(jí)與后級(jí)的IC 10、30以多條數(shù)據(jù)傳輸線21、23、25傳輸數(shù)據(jù)。在本例中，前一級(jí)的發(fā)送裝置15與后一級(jí)的接收裝置35以時(shí)鐘傳輸線27所傳送的時(shí)鐘而達(dá)成同步，以避免數(shù)據(jù)錯(cuò)誤。然而，如前所述，如果數(shù)據(jù)同時(shí)傳輸于傳輸線21、23、25，表示數(shù)據(jù)為同時(shí)轉(zhuǎn)換，因此，瞬間電流會(huì)很大。因此，根據(jù)本發(fā)明，在發(fā)送端設(shè)置一錯(cuò)開裝置40。在本實(shí)施例中，該錯(cuò)開裝置40設(shè)置于該前級(jí)IC 10中。該錯(cuò)開裝置40用以使傳輸線21、23、25分別以不同的延遲D1、D2、Dn傳輸數(shù)據(jù)，從而避免瞬間電流過大。由于延遲時(shí)間相較于數(shù)據(jù)脈沖周期來說非常小，因此并不會(huì)因此造成數(shù)據(jù)錯(cuò)誤。舉例而言，如果數(shù)據(jù)的頻率為80MHz，則一個(gè)脈沖周期為12.5ns，而延遲僅需要錯(cuò)開例如1.5ns即可。
此種利用延遲差異的方式使數(shù)據(jù)傳輸為異步的方式，對(duì)相互IC與IC之間用以連接的傳輸線走線較長(zhǎng)的結(jié)構(gòu)特別有利。
雖然于上例中，該錯(cuò)開裝置40設(shè)置于前級(jí)IC內(nèi)部，但其也可設(shè)置于IC外部，如圖3所示。
請(qǐng)參照?qǐng)D4以及圖5。圖4中，圖(A)顯示未經(jīng)錯(cuò)開處理的各數(shù)據(jù)傳輸線的電流脈沖圖，如圖所示，三條傳輸線的電流I1、I2、I3為同時(shí)產(chǎn)生；圖(B)則顯示經(jīng)過錯(cuò)開之后的電流脈沖圖，其中I1、I2、I3脈沖的上升緣彼此稍微錯(cuò)開。圖5中，圖(A)顯示未經(jīng)錯(cuò)開處理的各數(shù)據(jù)傳輸線的電流與電壓示意圖；圖(B)則顯示經(jīng)過錯(cuò)開之后的電流與電壓示意圖。如前所述，當(dāng)多條傳輸線同時(shí)傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)同時(shí)轉(zhuǎn)換，因此，同時(shí)會(huì)有多個(gè)瞬間電流產(chǎn)生，造成瞬間壓降過大(如第五(A)圖中之ΔV1)，可能超過IC的工作電壓范圍而造成失真。如果利用延遲差異使得各傳輸線上的瞬間電流不是同時(shí)發(fā)生，例如各延遲錯(cuò)開0.5ns，則可使得壓降的波形趨于緩和(如第五(B)圖中之ΔV2)，從而避免上述情況發(fā)生。
對(duì)于接收端的IC而言，如果其對(duì)于數(shù)據(jù)異步的容忍度較大，則僅需要如上例般于發(fā)送端設(shè)置錯(cuò)開裝置40即可。然而，對(duì)于精確度需求較高的IC而言，需要有配套措施。如圖6所示，在本實(shí)施例中，整體結(jié)構(gòu)大致與上個(gè)實(shí)施例相同，相同的部份將不重復(fù)說明。不同的是，本實(shí)施例增加了一個(gè)復(fù)原裝置50。在本例中，該復(fù)原裝置50設(shè)置于接收端的IC內(nèi)。該復(fù)原裝置50用以使得原本因?yàn)殄e(cuò)開裝置40提供的不同延遲而異步的數(shù)據(jù)在接收端重新達(dá)到同步。同理，接收端的復(fù)原裝置50也可設(shè)置于接收端IC之外。
以下將詳細(xì)說明錯(cuò)開裝置以及復(fù)原裝置的實(shí)施方式。
圖7顯示該錯(cuò)開裝置40的一種實(shí)施方式。如圖所示，該錯(cuò)開裝置40以多個(gè)延遲單元來達(dá)成使各延遲線有不同延遲差異的目的。在本例中，所采用的延遲單元各為達(dá)成2ns的延遲時(shí)間長(zhǎng)度。如圖所示，針對(duì)第一條傳輸線21，使用了三個(gè)延遲單元411、413、415，也即，一共延遲了6ns。針對(duì)第二條傳輸線23，使用了兩個(gè)延遲單元421、423，共延遲了4ns。而對(duì)第三條傳輸線25以及時(shí)鐘傳輸線27，則分別使用一個(gè)延遲單元431、441，也就是各延遲2ns。藉由此種做法，并可避免各傳輸線同時(shí)傳輸，造成瞬間電流過大。
復(fù)原裝置50也可采用同樣方式實(shí)施，請(qǐng)參見圖8，該圖與圖7相同之處在此將不予贅述。如圖8所示，復(fù)原裝置50包含多個(gè)延遲單元。在本實(shí)施例中，各延遲單元的延遲時(shí)間長(zhǎng)度亦為2ns。復(fù)原裝置50通過延遲單元數(shù)量的安排，使得原本經(jīng)由錯(cuò)開裝置而給予不同延遲時(shí)間的各傳輸線在接收端達(dá)到延遲時(shí)間相同。如圖所示，對(duì)第一條傳輸線21，復(fù)原裝置50未設(shè)置延遲單元，因此，其總延遲時(shí)間仍為6ns。對(duì)第二條傳輸線23，復(fù)原裝置50提供一個(gè)延遲單元521，因此，第二條傳輸線23所得到的總延遲時(shí)間為4ns+2ns＝6ns。而對(duì)于第三條傳輸線25以及時(shí)鐘傳輸線27，復(fù)原裝置50各提供兩個(gè)延遲單元531、533，以及541、543。因此，其總延遲時(shí)間各為2ns+4ns＝6ns。由上述可知，最后各傳輸線在接收端因?yàn)榫哂邢嗤目傃舆t時(shí)間而達(dá)成同步。
應(yīng)注意的是，延遲單元未必要是具有相同延遲時(shí)間，也可利用各自具有不同延遲時(shí)間的延遲單元，加以安排而獲得需要的延遲時(shí)間。
除了延遲單元，也可以利用接線的長(zhǎng)度來達(dá)成延遲的效果。也即，利用長(zhǎng)度不同的接線來達(dá)到不同的延遲施監(jiān)。實(shí)際操作上，也就是使前一級(jí)與后一級(jí)的IC之間各傳輸線走線的長(zhǎng)度不一來達(dá)成本發(fā)明的目的。
如果錯(cuò)開裝置40采用利用接線長(zhǎng)度不同而達(dá)到提供不同延遲差異的目的，這些接線實(shí)質(zhì)上分別為各條傳輸線的一部份，復(fù)原裝置50仍可利用延遲單元來調(diào)整接收端的總延遲時(shí)間。
雖然以上均以疊接架構(gòu)來說明本發(fā)明的技術(shù)特征，然而，本發(fā)明亦可應(yīng)用于點(diǎn)對(duì)點(diǎn)(point-to-point)的連接方式的IC連接結(jié)構(gòu)。
圖9系顯示TFT-LCD中，以點(diǎn)對(duì)點(diǎn)方式連接的一時(shí)序控制器910與多個(gè)源極驅(qū)動(dòng)器922、924、926、928。在此種結(jié)構(gòu)，時(shí)序控制器910分別與源極驅(qū)動(dòng)器922、924、926、928以多條傳輸線連接。同樣的，為了避免同時(shí)間的瞬間電流過大，可在時(shí)序控制器910與各源極驅(qū)動(dòng)器之間的傳輸線上設(shè)置錯(cuò)開裝置，此錯(cuò)開裝置也可通過接線長(zhǎng)度不同來實(shí)施。
本發(fā)明利用延遲差異來達(dá)到避免瞬間電流過大的方式，除了可應(yīng)用于兩個(gè)IC之間連接的多條傳輸線以外，也可應(yīng)用于多個(gè)IC之間各自的連接傳輸線。如圖1以及圖9所示，其中多個(gè)源極驅(qū)動(dòng)器以疊接的方式或是點(diǎn)對(duì)點(diǎn)的方式與時(shí)序控制器連接。如圖1所示，IC與IC之間是以多條傳輸線連接，此外，因?yàn)橛卸鄠€(gè)IC，因此，傳輸線的數(shù)量隨著IC數(shù)目成正比增加。圖9中，各IC與時(shí)序控制器以多條傳輸線連接，而因?yàn)橛卸鄠€(gè)IC，所以傳輸線的數(shù)量與IC數(shù)目成正比。根據(jù)本發(fā)明，除了可利用不同的延遲差異使得兩個(gè)IC之間的多條傳輸線不會(huì)在同時(shí)傳遞數(shù)據(jù)，以避免瞬間電流過大。此外，在不同IC之間的傳輸線，也可以利用延遲差異錯(cuò)開數(shù)據(jù)傳遞的時(shí)間。也就是說，在整體結(jié)構(gòu)中，利用延遲差異，使得全部傳輸線中，在每一時(shí)間點(diǎn)同時(shí)傳遞數(shù)據(jù)的傳輸線數(shù)目低于一預(yù)定數(shù)目，此預(yù)定數(shù)目可根據(jù)整體結(jié)構(gòu)可容忍的最大瞬間電流來決定。如前所述，實(shí)際操作上，不同的延遲差異可以利用傳輸線走線的長(zhǎng)度變化來達(dá)成?；蛑?，可利用結(jié)構(gòu)中既有的同步電路加以調(diào)整來達(dá)成，也即，上述的錯(cuò)開裝置可通過同步電路實(shí)施。此外，也可利用各種形式的延遲單元來達(dá)成。
圖10顯示一種以晶體管對(duì)實(shí)施的延遲單元的應(yīng)用范例。如圖所示，延遲單元101、102、106、107各包含一對(duì)柵極相連接的晶體管?？赏ㄟ^控制晶體管的尺寸來達(dá)到所需的延遲時(shí)間。當(dāng)多個(gè)此種延遲單元串接時(shí)，倆倆延遲單元之間以電容器C加以隔開。此外，當(dāng)串接的延遲單元較多時(shí)，可能會(huì)發(fā)生信號(hào)失真的現(xiàn)象，可利用修正單元105讓信號(hào)回復(fù)到較為接近原始波形的狀態(tài)。在此例中，修正單元105包含兩個(gè)串接在一起的反相器。
圖11顯示另一種形式的延遲單元。在本例中，以寄存器111、112作為延遲單元，可通過控制輸入該寄存器111、112的時(shí)鐘信號(hào)CLK來達(dá)到需要的延遲時(shí)間。
一般而言，延遲單元的實(shí)施以電壓接口為主，如果需要電流接口的延遲單元，則如圖12所示，可將電壓-電流(V-I)轉(zhuǎn)換器125連接于以電路(如晶體管對(duì))實(shí)施的電壓接口的延遲單元121，從而轉(zhuǎn)換成電流接口。
雖然本發(fā)明已用較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種集成電路連接結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)包含有多個(gè)集成電路；連接所述集成電路的多條傳輸線用以傳輸數(shù)據(jù)；以及錯(cuò)開裝置，用以使所述多條傳輸線異步傳遞數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的集成電路連接結(jié)構(gòu)，其特征在于，所述錯(cuò)開裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線。
3.根據(jù)權(quán)利要求2所述的集成電路連接結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)還包含一電壓-電流轉(zhuǎn)換器連接于所述延遲單元以將所述延遲單元的輸出轉(zhuǎn)換為電流。
4.根據(jù)權(quán)利要求1所述的集成電路連接結(jié)構(gòu)，其特征在于，所述錯(cuò)開裝置以不同長(zhǎng)度的接線構(gòu)成。
5.根據(jù)權(quán)利要求4所述的集成電路連接結(jié)構(gòu)，其特征在于，所述接線實(shí)質(zhì)上各為所述傳輸線其中之一的一部份。
6.根據(jù)權(quán)利要求1所述的集成電路連接結(jié)構(gòu)，其特征在于，所述集成電路通過傳輸線呈疊接式連接。
7.根據(jù)權(quán)利要求1所述的集成電路連接結(jié)構(gòu)，其特征在于，所述集成電路通過傳輸線呈點(diǎn)對(duì)點(diǎn)連接。
8.根據(jù)權(quán)利要求1所述的集成電路連接結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)還包含一復(fù)原裝置，用于使經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
9.根據(jù)權(quán)利要求8所述的集成電路連接結(jié)構(gòu)，其特征在于，所述復(fù)原裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線，使得經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
10.根據(jù)權(quán)利要求8所述的集成電路連接結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)還包含一電壓-電流轉(zhuǎn)換器連接于所述延遲單元以將所述延遲單元的輸出轉(zhuǎn)換為電流。
11.一種薄膜晶體管液晶顯示器，其特征在于，所述顯示器包含有一薄膜晶體管液晶顯示面板，具有多個(gè)像素排列成行與列的陣列；多個(gè)柵極驅(qū)動(dòng)器，用以控制每一行像素的選通狀態(tài)；多個(gè)源極驅(qū)動(dòng)器，用于提供每一列各像素的驅(qū)動(dòng)電壓；時(shí)序控制器，用于控制所述柵極驅(qū)動(dòng)器以及所述源極驅(qū)動(dòng)器的時(shí)序，所述時(shí)序控制器與所述源極驅(qū)動(dòng)器以多條傳輸線相互連接；以及錯(cuò)開裝置，用以使所述多條傳輸線在所述源極驅(qū)動(dòng)器之間異步傳遞數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述錯(cuò)開裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線。
13.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述顯示器還包含一電壓-電流轉(zhuǎn)換器連接于所述延遲單元以將所述延遲單元的輸出轉(zhuǎn)換為電流。
14.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述錯(cuò)開裝置以不同長(zhǎng)度的接線構(gòu)成。
15.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述接線實(shí)質(zhì)上各為所述傳輸線其中之一的一部份。
16.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述源極驅(qū)動(dòng)器通過傳輸線與所述時(shí)序控制器呈疊接式連接。
17.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述源極驅(qū)動(dòng)器通過傳輸線與所述時(shí)序控制器呈點(diǎn)對(duì)點(diǎn)式連接。
18.根據(jù)權(quán)利要求11所述的薄膜晶體管液晶顯示器，其特征在于，所述顯示器還包含復(fù)原裝置，用于使經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
19.根據(jù)權(quán)利要求18所述的薄膜晶體管液晶顯示器，其特征在于，所述復(fù)原裝置包含有多個(gè)延遲單元，所述延遲單元連接于所述傳輸線，使得經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
20.根據(jù)權(quán)利要求19所述的薄膜晶體管液晶顯示器，其特征在于，所述顯示器還包含一電壓-電流轉(zhuǎn)換器連接于所述延遲單元以將所述延遲單元的輸出轉(zhuǎn)換為電流。
21.一種數(shù)據(jù)傳輸方法，其特征在于，所述方法包含步驟有提供不同的延遲時(shí)間給多條傳輸線；傳輸數(shù)據(jù)于所述多條傳輸線；以及接收所述傳輸線所傳輸?shù)臄?shù)據(jù)。
22.根據(jù)權(quán)利要求21所述的方法，其特征在于，不同的延遲時(shí)間通過設(shè)置多個(gè)延遲單元提供，所述延遲單元連接于所述傳輸線。
23.根據(jù)權(quán)利要求21所述的方法，其特征在于，不同的延遲時(shí)間通過設(shè)置不同長(zhǎng)度的接線而提供。
24.根據(jù)權(quán)利要求23所述的方法，其特征在于，所述接線實(shí)質(zhì)上各為所述傳輸線其中之一的一部份。
25.根據(jù)權(quán)利要求21所述的方法，其特征在于，所述集成電路通過傳輸線呈疊接式連接。
26.根據(jù)權(quán)利要求21所述的方法，其特征在于，所述集成電路通過傳輸線呈點(diǎn)對(duì)點(diǎn)連接。
27.根據(jù)權(quán)利要求21所述的方法，其特征在于，所述方法還包含復(fù)原步驟，用于使經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
28.根據(jù)權(quán)利要求27所述的方法，其特征在于，所述復(fù)原步驟通過利用多個(gè)延遲單元連接于所述傳輸線，使得經(jīng)過不同延遲而傳輸?shù)臄?shù)據(jù)于接收端達(dá)到同步。
全文摘要
本發(fā)明提供一種數(shù)據(jù)傳輸?shù)募呻娐愤B接結(jié)構(gòu)及方法。根據(jù)本發(fā)明，該集成電路連接結(jié)構(gòu)包含多個(gè)集成電路通過多條傳輸線連接用以傳輸數(shù)據(jù)，該結(jié)構(gòu)還包含一錯(cuò)開裝置，用以使多條傳輸線異步傳遞數(shù)據(jù)。錯(cuò)開裝置通過使各傳輸線的延遲時(shí)間有所差異，從而避免整體結(jié)構(gòu)中的瞬間電流過大。
文檔編號(hào)G02F1/13GK1945686SQ200610147039
公開日2007年4月11日 申請(qǐng)日期2006年11月13日 優(yōu)先權(quán)日2006年11月13日
發(fā)明者許勝凱 申請(qǐng)人:友達(dá)光電股份有限公司