專利名稱：有源矩陣顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有源矩陣顯示器。
有源矩陣顯示器的像素區(qū)是這樣形成的，X走向的柵信號線沿Y方向排列，而Y走向的漏信號線沿X方向排列，像素區(qū)于是就由這兩種信號線圍成。每個像素區(qū)都配備有從在一側(cè)的柵信號線獲取掃描信號而受激的薄膜晶體管和經(jīng)上述薄膜晶體管從在一側(cè)的漏信號線獲取視頻信號的像素電極。上述所有元件均采用薄膜形成工藝形成。
有一種眾所周知的有源矩陣顯示器，在其基片(薄膜晶體管在該基片上形成)顯示區(qū)以外的區(qū)域，采用薄膜形成工藝形成向柵信號線提供掃描信號的柵信號線驅(qū)動電路和向漏信號線提供視頻信號的漏信號線驅(qū)動電路。
柵信號線驅(qū)動電路和漏信號線驅(qū)動電路包括許多由薄膜晶體管組成的倒相器，這些薄膜晶體管的形成工藝與上述的薄膜晶體管相同，因此，采用普通的工藝步驟便可形成這些驅(qū)動電路及與其并聯(lián)的像素。
但是須指出，柵信號線驅(qū)動電路和漏信號線驅(qū)動電路占據(jù)了上述類型的有源矩陣顯示器的很大面積，結(jié)果，使顯示區(qū)的周邊到透明基片周邊(即幀寬度)的距離變得很寬。
發(fā)明概述本發(fā)明是鑒于本領(lǐng)域的上述情況作出的，因此，其目的在于提供一種有源矩陣顯示器，其中的柵信號線驅(qū)動電路和漏信號線驅(qū)動電路的集成密度均有所提高。
下面就本發(fā)明的具代表性的部件作一簡要描述。
本發(fā)明提供一種有源矩陣顯示器，它包括具有顯示區(qū)的基片，所述顯示區(qū)包含一組各自具有第一薄膜晶體管的像素區(qū)；以及驅(qū)動電路形成區(qū)，它位于顯示區(qū)的外側(cè)并且具有第二薄膜晶體管，其中，第一薄膜晶體管的柵極采用一種跟柵信號線不同的材料構(gòu)成，其上有一部分與柵信號線電氣連接；每個第二薄膜晶體管的柵極采用跟與之連接的布線層或電極不同的材料構(gòu)成并且具有跟布線層或電極電氣連接的部分；第一薄膜晶體管的柵極采用跟每個第二薄膜晶體管的柵極相同的材料構(gòu)成；柵信號線采用跟布線層或電極相同的材料構(gòu)成。
可以把第一薄膜晶體管和/或每一個第二薄膜晶體管的柵極直接或間接地置于所述柵信號線之上或之下。
在柵信號線以外的層中，第一薄膜晶體管和/或每個第二薄膜晶體管的柵極可以有其形成材料跟柵信號線相同或相異的部分。
在上述有源矩陣顯示器中，每個形成于驅(qū)動電路形成區(qū)的第二薄膜晶體管的柵極被連接到另一個布線層或電極，其連接方式為直接置于該布線層或電極的上面或下面，而無接觸孔的介入。
因此，不需要留出用于形成接觸孔的位置，從而有可能壓縮驅(qū)動電路形成區(qū)的寬度。
在采用上述結(jié)構(gòu)的場合，可以通過以下方法使第二薄膜晶體管和位于各自像素區(qū)的第一薄膜晶體管的閾值電壓相等，即讓這兩種薄膜晶體管采用相同的結(jié)構(gòu)(用相同的材料形成它們的柵極)。


圖1A為顯示依據(jù)本發(fā)明第一實施例的液晶有源矩陣顯示器每一像素的結(jié)構(gòu)的平面圖；圖1B為沿圖1A的b-b線所截取的剖面圖；圖2為依據(jù)第一實施例的液晶有源矩陣顯示器的等效電路；圖3為表示構(gòu)成依據(jù)第一實施例的液晶顯示器驅(qū)動電路的每個倒相器的平面圖；圖4為表示構(gòu)成普通液晶顯示器驅(qū)動電路的每個倒相器的平面圖；圖5為構(gòu)成依據(jù)第一實施例的液晶顯示器驅(qū)動電路的每個倒相器的等效電路；圖6A和圖6B圖解說明第一實施例的優(yōu)點；圖7A和圖7B分別為平面圖和剖面圖，用以顯示依據(jù)本發(fā)明第二實施例的液晶顯示器像素中的薄膜晶體管TFT的結(jié)構(gòu)。
最佳實施例描述以下將參照附圖對依據(jù)本發(fā)明的一些實施例的有源矩陣顯示器進行描述。
圖2給出了依據(jù)本發(fā)明第一實施例的液晶顯示器的等效電路，該液晶顯示器是有源矩陣顯示器中的一種。雖然是線路圖，但圖2是按照實際幾何布置繪制的。
圖2中示出透明基片SUB1。該透明基片SUB1跟另一透明基片(圖中未示出)對置，將液晶夾持其中。在透明基片SUB1的液晶側(cè)表面的中間區(qū)，形成X走向的沿Y方向排列的柵信號線GL和Y走向的沿X方向排列的漏信號線DL(X和Y方向如圖2所示)。信號線GL和DL交錯圍成的區(qū)域即為像素區(qū)。
大量的像素區(qū)以矩陣形排列，形成顯示區(qū)13。
X走向的存儲電容電極線ST形成于每根柵信號線GL和與其相鄰的另一柵信號線GL之間。在每個像素區(qū)，存儲電容電極線ST作為存儲電容元件Cst(后文描述)的一個存儲電容電極。
每個像素區(qū)均配備有由從柵信號線GL(位于圖2的上側(cè))取得的掃描信號驅(qū)動的薄膜晶體管TFT和經(jīng)該薄膜晶體管TFT從漏信號線(位于圖2左側(cè))取得視頻信號的透明像素電極PIX。存儲電容元件Cst由像素電極PIX和上述存儲電容電極線ST形成。另一存儲電容元件Cadd由像素電極PIX和另一柵信號線GL形成。雖然本實施例中每個像素區(qū)都配備有兩個存儲電容元件Cst和Cadd，但是本發(fā)明并不限于這種情況，可以只形成其中的一個元件。
每根柵信號線GL的兩端(圖2中的左端和右端)連接到各自的柵信號線驅(qū)動電路15，該驅(qū)動電路形成于透明基片SUB1上。自柵信號線驅(qū)動電路15輸出的掃描信號脈沖被順序地加到各自對應(yīng)的柵信號線GL上。
與像素區(qū)中的元件的形成相似，包括大量的互補型MOC(CMOS)反向器的柵信號線驅(qū)動電路15是通過薄膜形成工藝形成的。
每根漏信號線DL的一端(位于圖2的下側(cè))與形成于透明基片SUB1上的漏信號線驅(qū)動電路14相連。漏信號線DL與掃描信號脈沖同步地接收視頻信號脈沖。
也包括大量的互補型MOC(CMOS)反向器的漏信號線驅(qū)動電路14也與像素區(qū)中的元件的形成相似地經(jīng)由薄膜形成工藝形成。
每根存儲電容電極線ST的一端(位于圖2的左側(cè))與端子Vcom相連接。
端子Vcom與形成于透明基片SUB1的周邊部分的輸入端子18、19和100排成一行，并被加上跟透明計數(shù)器的電極(圖中未示出，與像素區(qū)類同)相同的電位，該電極形成于與透明基片SUB1對置的另一透明基片的液晶側(cè)表面。雖然在本實施例中，存儲電容電極線ST與端子Vcom相連，但是本發(fā)明并不以此為限，存儲電容電極線ST可以加上另外的任意電壓。
圖2中，標號16代表用于給提供視頻信號的漏信號線DL充電的預(yù)充電電路。標號17代表電平移動電路17，后者用于將經(jīng)由輸入端子19和100提供的數(shù)字信號(控制信號)轉(zhuǎn)換為足夠高的電壓，以使柵信號線驅(qū)動電路15和漏信號線驅(qū)動電路14能正常工作。
另一透明基片(圖中未示出)與其上形成上述電路的透明基片SUB1相對放置，將液晶夾持其間，所述另一透明基片是這樣設(shè)置的，使得它至少將顯示區(qū)13覆蓋。用于將液晶密封起來，并將兩基片相互固定的密封件(圖中未示出)形成于所述另一基片的周邊部分。
各像素區(qū)共用的透明計數(shù)器電極形成于所述另一透明基片的液晶側(cè)表面。作用于液晶的電場形成于該計數(shù)器電極與形成于透明基片SUB1上的像素電極PIX之間。<像素的結(jié)構(gòu)>
圖1A為表示依據(jù)本第一實施例的每個像素的結(jié)構(gòu)的平面圖。具體地說，圖1A中畫了沿X方向排列的兩個像素。圖1B為沿圖1A的b-b線截取的剖面圖。
首先，在透明基片SUB1的液晶側(cè)表面的像素區(qū)中形成半導(dǎo)體層AS。該半導(dǎo)體層AS的材料，例如，可以采用多晶硅，它將成為薄膜晶體管TFT的半導(dǎo)體層。
半導(dǎo)體層AS與兩根柵信號線GL(后文描述)中上側(cè)的那根比較靠近、并與之平行延伸布置，所述兩根柵信號線GL將所涉及的像素區(qū)跟其他像素區(qū)分隔開。
然后，在透明基片SUB1的整個表面采用SiO2或其他材料形成絕緣膜GI，從而甚至將半導(dǎo)體層AS也加以覆蓋。該絕緣膜GI將作為每個薄膜晶體管TFT的柵氧化膜。
薄膜晶體管TFT的柵極GT例如用TiW或其他材料形成于絕緣膜GI的表面。柵極GT橫跨在毗連的半導(dǎo)體層AS的接近中間的位置，并向上延伸搭接到毗連的上側(cè)柵信號線GL(后文描述)。
半導(dǎo)體層AS形成時是本征的(即其中沒有摻雜任何確定導(dǎo)電類型雜質(zhì))。在柵極GT形成后，以該電極為掩膜加入了一種確定導(dǎo)電類型的雜質(zhì)，由此，使該半導(dǎo)體層AS位于柵極GT兩側(cè)的部分具有了導(dǎo)電性，也就是說，形成了源區(qū)和漏區(qū)。
然后，在絕緣膜GI上例如用鋁(Al)形成柵信號線GL，使得它在X方向延伸并在Y方向排列。每根柵信號線GL均搭接到、因此也電連接到、毗連的柵極GT。
容易想見，可以將每根柵信號線GL同毗連的柵極GT整體形成，用跟柵信號線GL相同的材料(也就是鋁(Al))形成每個柵極GT。但是，本實施例中的柵極GT和柵信號線GL采用不同的材料構(gòu)成。
這是為了使像素區(qū)的薄膜晶體管TFT的閾值電壓(Vth)等于構(gòu)成漏信號線驅(qū)動電路14和柵信號線驅(qū)動電路15的倒相器的薄膜晶體管的閾值電壓，所述驅(qū)動電路與所述薄膜晶體管TFT并聯(lián)地形成。
存儲電容電極線ST用鋁(Al)形成于柵信號線GL之間，且與所述柵信號線同時形成。每根存儲電容電極線ST與毗連的像素電極PIX(后文描述)構(gòu)成電容器。文中雖未詳述，但是須指出，為增加由每個像素電極PIX與毗連的下側(cè)柵信號線GL構(gòu)成的另一存儲電容Cadd的電容量，每個像素電極PIX可以與毗連的下側(cè)柵信號線GL搭接。
在柵信號線GL(柵極GT)和存儲電容電極線ST形成后，以柵信號線GL和存儲電容電極線ST為掩膜蝕刻絕緣膜GI。結(jié)果，只留下直接位于柵信號線GL(柵極GT)和存儲電容電極線ST下面的絕緣膜GI，使半導(dǎo)體層AS外露(毗連的柵極GT下面的部分除外)。
絕緣膜GI的蝕刻可以在柵極GT形成之后并且柵信號線GL與存儲電容電極線ST形成之前進行。這樣，僅有直接位于柵極GT下面的那部分絕緣膜GI被保留下來。
然后，例如用SiN形成一層鈍化膜PSV，使得不僅覆蓋其上形成柵信號線GL和存儲電容電極線ST的絕緣膜GI，而且覆蓋了其他信號線與接線。
穿過鈍化膜PSV形成用以露出每個薄膜晶體管TFT的源區(qū)與漏區(qū)的部分表面的接觸孔CH(s)與CH(d)。
用以露出毗連的薄膜晶體管TFT漏區(qū)(所謂“漏區(qū)”指將與毗連的右側(cè)漏信號線DL(后文描述)相連的區(qū)域)的部分表面的接觸孔CH(d)形成于將形成該右側(cè)漏信號線DL的位置。用此方法，該右側(cè)漏信號線DL在其形成時便與該薄膜晶體管TFT的漏區(qū)電氣連接。
像素電極PIX用ITO(銦錫氧化物)在鈍化膜PSV的表面形成。
每個像素電極PIX的形成區(qū)占去相關(guān)的像素區(qū)的大部分面積，以便與毗連的存儲電容電極線ST重疊。結(jié)果，在每個像素電極PIX和毗連的存儲電容電極線ST之間形成了以鈍化膜PSV為介電膜的電容元件。
進而，在Y方向延伸沿X方向排列的漏信號線DL例如用鋁(Al)形成于鈍化膜PSV的表面，并通過接觸孔CH(d)自動與薄膜晶體管TFT的漏區(qū)電連接。
在形成漏信號線DL的同時，用鋁(Al)形成導(dǎo)電層，以便在一端通過接觸孔CH(s)與毗連的薄膜晶體管TFT的源區(qū)相連接，而在另一端與毗連的像素電極PIX相連接。
在透明基片SUB1(上述各元件均形成于該基片上)表面的整個顯示區(qū)上形成定向?qū)?圖中未示出)。該定向?qū)又苯优c液晶接觸，確定液晶的初始排列方向。<驅(qū)動電路倒相器>
圖3為示出依據(jù)本第一實施例的每個倒相器結(jié)構(gòu)的平面圖，漏信號線驅(qū)動電路14和柵信號線驅(qū)動電路15均由上述倒相器構(gòu)成。
圖5為倒相器的等效電路圖。前級互補型MOS(COMS)晶體管和后級互補型MOS(COMS)晶體管與電源線Vdd和地線GND相連。前級COMS晶體管的連接點被連接到后級COMS晶體管的柵極。前級COMS晶體管的柵極為輸入端，后級COMS晶體管的連接點為輸出端。
如圖3所示，首先，半導(dǎo)體層as1與as2形成于透明基片SUB1的表面。
半導(dǎo)體層as1將作為n型薄膜晶體管tft1和p型薄膜晶體管tft2的相應(yīng)的半導(dǎo)體層，其形狀在薄膜晶體管tft1與tft2之間的邊界處有彎曲部分。
同樣地，半導(dǎo)體層as2將作為n型薄膜晶體管tft3和p型薄膜晶體管tft4的相應(yīng)的半導(dǎo)體層，其形狀在薄膜晶體管tft3與tft4之間的邊界處有彎曲部分。
半導(dǎo)體層as1和as2與各自像素區(qū)的薄膜晶體管TFT的半導(dǎo)體層AS在同一制造步驟中形成。
在半導(dǎo)體層as1的表面用TiW形成柵極GT1，以便在中間位置與n型薄膜晶體管tft1和p型薄膜晶體管tft2中的每一個相交。在半導(dǎo)體層as2的表面以同樣的方式用TiW形成柵極GT2。
柵極GT1和GT2與各自像素區(qū)的薄膜晶體管TFT的柵極GT在同一制造步驟中形成。
柵氧化膜SiO2膜形成于半導(dǎo)體層as1和as2表面的位于柵極GT1和GT2下面的部分，而不形成于其他區(qū)域。這是因為不在柵極GT1和GT2下面的那部分SiO2膜被用柵極GT1和GT2作掩膜蝕刻掉了，這跟在各自的像素區(qū)形成薄膜晶體管TFT的情形相同。
然后，通過用合適的導(dǎo)電類型的雜質(zhì)將半導(dǎo)體層as1和as2的未被柵極GT1和GT2覆蓋的部分摻雜，形成各薄膜晶體管tft1-tft4的源區(qū)和漏區(qū)。
由于n型薄膜晶體管tft1和p型薄膜晶體管tft2是利用半導(dǎo)體層as1形成的，而n型薄膜晶體管tft3和p型薄膜晶體管tft4是利用半導(dǎo)體層as2形成的，所以在每個半導(dǎo)體層as1和as2中都須形成n型雜質(zhì)區(qū)和p型雜質(zhì)區(qū)。
與結(jié)合半導(dǎo)體層as1的薄膜晶體管tft1和tft2連接的電極T2和與結(jié)合半導(dǎo)體層as2的薄膜晶體管tft3和tft4連接的電極T3，是用跟柵信號線GL相同的材料——鋁(Al)、在柵信號線GL在顯示區(qū)13形成的同時形成的。
電極T2與形成于半導(dǎo)體層as2的柵極GT2相連，電極T3與倒相器向其提供輸出信號的線路(在本實施例中該線路用TiW制成)相連。
—個擬用作倒相器輸入電極的電極T1與電極T2和T3同時形成，以便與半導(dǎo)體層as1上的柵極GT1連接。
然后，在透明基片SUB1表面上、在上述倒相器的形成位置、形成鈍化膜PSV。這些鈍化膜PSV跟在顯示區(qū)13上形成的鈍化膜PSV在同—制造步驟形成。
向倒相器供電的電源線層Vdd在鈍化膜PSV的表面形成，跟在顯示區(qū)13上形成的漏信號線DL在同一制造步驟形成。
該電源線層Vdd通過預(yù)先形成于鈍化膜中的接觸孔連接到薄膜晶體管tft2和tft4各自的漏區(qū)。
用于倒相器接地的地線層GND跟電源層Vdd同時形成。該地線層GND通過預(yù)先形成于鈍化膜中的接觸孔連接到薄膜晶體管tft1和tft3各自的漏區(qū)。
在驅(qū)動電路的上述倒相器中，在連接到前級COMS晶體管的柵極的輸入部分、該前級COMS晶體管的連接部分以及連接到后級COMS晶體管的輸出部分，沒有接觸孔形成。因此，上述這幾部分所占區(qū)域的寬度可極大壓縮。
圖6A顯示經(jīng)由導(dǎo)電層3電連接布線層1和布線層2的連接部分所占的面積(圖6A中，6μm×4μm)與其近旁的其他布線層(或電極)4的關(guān)系，該導(dǎo)電層3直接置于布線層1和布線層2的相應(yīng)端部。
圖6B顯示經(jīng)由在對應(yīng)于兩個布線層2和3的相應(yīng)端部的位置上形成的接觸孔電連接兩個布線層2和3的連接部分所占的面積(圖6B中，14μm×7μm)與其近旁的其他布線層(或電極)4的關(guān)系。
從圖6A和6B可看出，前一連接部分的面積僅為24μm2，而后一連接部分的面積則等于98μm2；連接部分所占面積有可減小至大約24％。近旁的布線層(或電極)的位置可大大地靠近連接部分。
與圖3對應(yīng)的圖4是用于普通液晶顯示器的倒相器的平面圖。與圖4對比不難發(fā)現(xiàn)，依據(jù)本實施例構(gòu)造的倒相器可以相當程度地減少所占面積。
圖7A和圖7B給出一個重要部分的結(jié)構(gòu)，即在依據(jù)本發(fā)明第二實施例的液晶顯示器的每個像素區(qū)形成的薄膜晶體管TFT的結(jié)構(gòu)。圖7A為平面圖，而圖7B為沿圖1A的b-b線截取的剖面圖。
第二實施例在結(jié)構(gòu)上與第一實施例的不同之處在于其金屬層10采用跟柵信號線AS相同的材料(本實施例中為鋁(Al))構(gòu)成，并直接形成于漏區(qū)和源區(qū)的半導(dǎo)體層AS的表面，金屬層10上的有些部分經(jīng)由穿過鈍化膜PSV形成的接觸孔外露。
在上述結(jié)構(gòu)的情況下，有可能采用干式蝕刻法形成穿過鈍化膜PSV的接觸孔，由此可以縮小接觸孔的直徑，從而提高像素的集成密度。
眾所周知，當形成穿過鈍化膜PSV的接觸孔時，由于側(cè)邊腐蝕接觸孔的尺寸要比顯影尺寸大2-3μm左右。下文將對此作詳細描述。
因此，最好采用側(cè)邊腐蝕程度較輕的干蝕法。但是，采用干蝕法穿過保護膜PSV形成接觸孔時，會發(fā)生腐蝕不在半導(dǎo)體層AS表面終止而繼續(xù)腐蝕半導(dǎo)體層AS的現(xiàn)象。這是由于鈍化膜PSV對半導(dǎo)體層AS的選擇腐蝕比小的緣故。
以上述方式在半導(dǎo)體層AS的表面形成金屬層10，便有可能采用干蝕法而又不損傷半導(dǎo)體層AS。
毋庸贅言，上述結(jié)構(gòu)也可用于構(gòu)成漏信號線驅(qū)動電路14和柵信號線驅(qū)動電路15的倒相器的薄膜晶體管tft。
在圖3所示的結(jié)構(gòu)中，金屬層形成于半導(dǎo)體層as1和as2的表面，所述表面應(yīng)經(jīng)由穿過鈍化膜PSV的接觸孔連接至電源線層Vdd和地線層GND。
本發(fā)明并不限于以上述及的這些實施例。例如，并不總是需要以每個薄膜晶體管TFT的柵極GT被毗連的上側(cè)柵信號線GL覆蓋的方式，將前者電氣連接至后者。只要電氣連接能夠建立，它們可以通過其他材料或稍有偏差地互相連接。
并不總是要求柵極GT和柵信號線GL采用不同的材料構(gòu)成。它們可以采用相同的材料、也可以采用具有不同成分的同一種材料構(gòu)成。并且，在這種情況下，由于柵極GT和柵信號線GL形成于不同的制造步驟，所以它們至少有一些部分是在不同的層中形成的。
本發(fā)明也可應(yīng)用于一般的帶薄膜晶體管的有源矩陣顯示器，例如，利用橫向電場的IPS液晶顯示器和液晶顯示器以外的顯示器，例如有機場致發(fā)光(EL)顯示器。
基于上述內(nèi)容顯見，依據(jù)本發(fā)明的有源矩陣顯示器可提高柵信號線驅(qū)動電路和漏信號線驅(qū)動電路的集成密度。
權(quán)利要求
1.一種有源矩陣顯示器，它包括具有柵信號線和漏信號線的基片；接收來自所述柵信號線的掃描信號而被驅(qū)動的薄膜晶體管，所述薄膜晶體管帶有柵極，所述柵極的材料異于所述柵信號線并有一部分直接置于所述柵信號線的上面或下面、以便建立電氣連接；以及經(jīng)由所述薄膜晶體管接收來自所述漏信號線的視頻信號的像素電極。
2.一種有源矩陣顯示器，它包括具有柵信號線和漏信號線的基片；接收來自所述柵信號線的掃描信號而被驅(qū)動的薄膜晶體管，所述薄膜晶體管帶有柵極，所述柵極的材料異于所述柵信號線并有一部分電氣連接至所述柵信號線；以及經(jīng)由所述薄膜晶體管接收來自所述漏信號線的視頻信號的像素電極。
3.一種有源矩陣顯示器，它包括具有柵信號線和漏信號線的基片；接收來自所述柵信號線的掃描信號而被驅(qū)動的薄膜晶體管，所述薄膜晶體管帶有柵極，所述柵極的材料異于所述柵信號線并與所述柵信號線搭接；以及經(jīng)由所述薄膜晶體管接收來自所述漏信號線的視頻信號的像素電極。
4.一種有源矩陣顯示器，它包括具有柵信號線和漏信號線的基片；接收來自所述柵信號線的掃描信號而被驅(qū)動的薄膜晶體管，所述薄膜晶體管帶有柵極，所述柵極的一部分由不同于所述柵信號線的層構(gòu)成并且電氣連接至所述柵信號線；以及經(jīng)由所述薄膜晶體管接收來自所述漏信號線的視頻信號的像素電極。
5.一種有源矩陣顯示器，它包括包含一組像素區(qū)的顯示區(qū)，其中每個所述像素區(qū)包含第一薄膜晶體管；以及位于所述顯示區(qū)外并且具有第二薄膜晶體管的驅(qū)動電路形成區(qū)，其中所述第一薄膜晶體管的柵極由與柵信號線不同的材料制成并電氣連接至所述柵信號線；所述各第二薄膜晶體管中每一個的柵極由不同于布線層或電極的材料制成并電氣連接至所述布線層或電極；所述第一薄膜晶體管的柵極由與所述每個第二薄膜晶體管的柵極相同的材料制成；以及所述柵信號線由與所述布線層或電極相同的材料制成。
6.依據(jù)權(quán)利要求1至4中任何一項的有源矩陣顯示器，其特征在于所述柵信號線由鋁制成。
7.依據(jù)權(quán)利要求1至4中任何一項的有源矩陣顯示器，其特征在于所述第一薄膜晶體管和/或每個所述第二薄膜晶體管的半導(dǎo)體層由多晶硅制成。
8.依據(jù)權(quán)利要求1至4中任何一項的有源矩陣顯示器，其特征在于分別在所述第一薄膜晶體管和/或每個所述第二薄膜晶體管的漏區(qū)和源區(qū)形成金屬層，并且所述各金屬層的一部分經(jīng)由穿過覆蓋所述薄膜晶體管的鈍化膜而形成的各自的接觸孔外露。
9.依據(jù)權(quán)利要求8的有源矩陣顯示器，其特征在于所述金屬層跟所述第一薄膜晶體管的柵極同時形成。
10.依據(jù)權(quán)利要求1至5中任何一項的有源矩陣顯示器，其特征在于所述有源矩陣器件為液晶器件。
全文摘要
提供一種有源矩陣顯示器,其顯示區(qū)包括:一組像素區(qū),每個像素區(qū)具有第一薄膜晶體管;和在顯示區(qū)外并具有第二薄膜晶體管的驅(qū)動電路形成區(qū)域。第一薄膜晶體管的柵極由與柵信號線不同的材料形成,并且其一部分直接位于柵信號線的上面或下面,以便形成電氣連接。每個第二薄膜晶體管的柵極由跟與之相連接的布線層或電極不同的材料形成,并且其一部分直接位于該接布層或電極的上面或下面,以便形成電氣連接。第一薄膜晶體管的柵極采用與每個第二薄膜晶體管的柵極由相同的材料形成。柵信號線采用與布線層或電極相同的材料形成。
文檔編號G02F1/1368GK1337590SQ0112520
公開日2002年2月27日 申請日期2001年8月9日 優(yōu)先權(quán)日2000年8月9日
發(fā)明者長谷川篤 申請人:株式會社日立制作所