移位寄存器、柵極驅(qū)動(dòng)電路和顯示裝置的制造方法
【專利摘要】本實(shí)用新型公開(kāi)了一種移位寄存器，包括至少一個(gè)移位寄存單元組，每個(gè)移位寄存單元組包括多級(jí)輸出移位寄存單元，每個(gè)移位寄存單元組的第N級(jí)輸出移位寄存單元的信號(hào)輸出端連接至該輸出移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸入端，用于為所述第N+1級(jí)輸出移位寄存單元提供輸入信號(hào)，其特征在于，每個(gè)所述輸出移位寄存單元組的第N+a級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端，用于為所述第N級(jí)輸出移位寄存單元的所述上拉節(jié)點(diǎn)復(fù)位，N為大于或等于1的整數(shù)，a為大于1的整數(shù)。本實(shí)用新型還公開(kāi)了一種柵極驅(qū)動(dòng)電路和顯示裝置。本實(shí)用新型的移位寄存器降低了相鄰級(jí)聯(lián)單元的輸出負(fù)載。
【專利說(shuō)明】
移位寄存器、柵極驅(qū)動(dòng)電路和顯示裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器、柵極驅(qū)動(dòng)電路和顯示
目.0
【背景技術(shù)】
[0002]目前，將柵極驅(qū)動(dòng)電路集成在陣列基板上(Gatedriver On Array，簡(jiǎn)稱GOA)的技術(shù)是液晶面板的柵極驅(qū)動(dòng)技術(shù)之一，由于該技術(shù)可以節(jié)省成本，因此得到了廣泛的應(yīng)用。
[0003]現(xiàn)有的柵極驅(qū)動(dòng)電路包括由級(jí)聯(lián)的移位寄存單元組成的移位寄存器，該結(jié)構(gòu)的柵極驅(qū)動(dòng)電路的上一級(jí)聯(lián)單元的信號(hào)復(fù)位通常是由相鄰下一級(jí)聯(lián)單元的信號(hào)輸出端充當(dāng)復(fù)位信號(hào)，這種方式導(dǎo)致每一級(jí)的信號(hào)輸出端都要承擔(dān)上一級(jí)的復(fù)位信號(hào)的負(fù)載，使得復(fù)位效率低，輸出負(fù)載變高。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于提供一種移位寄存器、柵極驅(qū)動(dòng)電路、顯示裝置，以解決現(xiàn)有技術(shù)中復(fù)位效率低、輸出負(fù)載高的問(wèn)題。
[0005]為解決上述問(wèn)題，作為本實(shí)用新型的第一個(gè)方面，提供一種移位寄存器，包括至少一個(gè)移位寄存單元組，每個(gè)所述移位寄存單元組包括多級(jí)輸出移位寄存單元，每個(gè)所述移位寄存單元組的第N級(jí)輸出移位寄存單元的信號(hào)輸出端連接至該輸出移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸入端，用于為所述第N+1級(jí)輸出移位寄存單元提供輸入信號(hào)，其特征在于，每個(gè)所述輸出移位寄存單元組的第N+a級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端，用于為所述第N級(jí)輸出移位寄存單元的所述上拉節(jié)點(diǎn)復(fù)位，N為大于或等于I的整數(shù)，a為大于I的整數(shù)。
[0006]優(yōu)選地，所述輸出移位寄存單元包括信號(hào)輸入端、信號(hào)輸出端、第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、輸入模塊、上拉模塊、下拉模塊、下拉控制模塊、上拉節(jié)點(diǎn)復(fù)位模塊和參考電平輸入端，
[0007]所述輸入模塊的輸入端與所述信號(hào)輸入端相連，所述輸入模塊的輸出端與所述上拉節(jié)點(diǎn)相連，所述輸入模塊能夠在該輸入模塊的輸入端接收到有效信號(hào)時(shí)將該輸入模塊的輸入端和輸出端導(dǎo)通；
[0008]所述上拉模塊的輸入端與所述第一時(shí)鐘信號(hào)端相連，所述上拉模塊的輸出端與所述信號(hào)輸出端相連，所述上拉模塊的控制端與所述上拉節(jié)點(diǎn)相連，當(dāng)所述上拉模塊的控制端接收到有效信號(hào)時(shí)，所述上拉模塊的輸入端與輸出端導(dǎo)通；
[0009]所述下拉模塊的輸入端與所述參考電平輸入端相連，所述下拉模塊的輸出端與所述信號(hào)輸出端相連，所述下拉模塊的控制端與下拉節(jié)點(diǎn)相連，當(dāng)所述下拉模塊的控制端接收到有效信號(hào)時(shí)，所述下拉模塊的輸入端與輸出端導(dǎo)通；
[0010]所述下拉控制模塊的輸入端與所述第二時(shí)鐘信號(hào)端相連，所述下拉控制模塊的輸出端與所述下拉節(jié)點(diǎn)相連，所述下拉控制模塊的控制端與所述上拉節(jié)點(diǎn)相連，所述下拉控制模塊能夠在該下拉控制模塊的控制端接收到有效信號(hào)時(shí)，將該下拉控制模塊的輸入端和輸出端導(dǎo)通；
[0011]所述上拉節(jié)點(diǎn)復(fù)位模塊的輸入端與所述參考電壓輸入端相連，所述上拉節(jié)點(diǎn)復(fù)位模塊的輸出端與所述上拉節(jié)點(diǎn)相連，所述上拉節(jié)點(diǎn)復(fù)位模塊的控制端與所述上拉節(jié)點(diǎn)復(fù)位端相連。
[0012]優(yōu)選地，所述輸入模塊包括第一輸入晶體管和第二輸入晶體管，所述第一輸入晶體管的柵極和第一極相連，并形成為所述輸入模塊的輸入端，所述第一輸入晶體管的第二極與所述第二輸入晶體管的第二極相連，并形成為所述輸入模塊的輸出端，所述第二輸入晶體管的柵極與所述第二時(shí)鐘信號(hào)端相連，所述第二輸入晶體管的第一極與所述第一輸入晶體管的第一極相連。
[0013]優(yōu)選地，所述上拉模塊包括上拉晶體管和存儲(chǔ)電容，所述上拉晶體管的柵極形成為所述上拉模塊的控制端，所述上拉晶體管的第一極形成為所述上拉模塊的輸入端，所述上拉晶體管的第二極形成為所述上拉模塊的輸出端，所述存儲(chǔ)電容的第一端與所述上拉節(jié)點(diǎn)相連，所述存儲(chǔ)電容的第二端與所述信號(hào)輸出端相連。
[0014]優(yōu)選地，所述下拉模塊包括下拉晶體管，所述下拉晶體管的柵極形成為所述下拉模塊的控制端，所述下拉晶體管的第一極形成為所述下拉模塊的輸出端，所述下拉晶體管的第二極形成為所述下拉模塊的輸入端。
[0015]優(yōu)選地，所述下拉控制模塊包括第一下拉控制晶體管、第二下拉控制晶體管、第三下拉控制晶體管、第四下拉控制晶體管、第五下拉控制晶體管，所述第一下拉控制晶體管的柵極和第一極與所述第二時(shí)鐘信號(hào)端相連，所述第一下拉控制晶體管的第二極與所述第二下拉控制晶體管的柵極相連，所述第二下拉控制晶體管的第二極與所述下拉節(jié)點(diǎn)相連，所述第三下拉控制晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第三下拉控制晶體管的第一極與所述第一下拉控制晶體管的第二極相連，所述第三下拉控制晶體管的第二極與所述參考電平輸入端相連，所述第四下拉控制晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第四下拉控制晶體管的第一極與所述下拉節(jié)點(diǎn)相連，所述第四下拉控制晶體管的第二極與所述參考電平輸入端相連，所述第五下拉控制晶體管的柵極與所述第二時(shí)鐘信號(hào)端相連，所述第五下拉控制晶體管的第一極與所述信號(hào)輸出端相連，所述第五下拉控制晶體管的第二極與所述參考電平輸入端相連。
[0016]優(yōu)選地，所述上拉節(jié)點(diǎn)復(fù)位模塊包括第一復(fù)位晶體管和第二復(fù)位晶體管，所述第一復(fù)位晶體管的柵極與所述上拉節(jié)點(diǎn)復(fù)位端相連，所述第一復(fù)位晶體管的第二極與所述參考電平輸入端相連，所述第一復(fù)位晶體管的第一極與所述上拉節(jié)點(diǎn)相連，所述第二復(fù)位晶體管的柵極與所述下拉節(jié)點(diǎn)相連，所述第二復(fù)位晶體管的第一極與所述上拉節(jié)點(diǎn)相連，所述第二復(fù)位晶體管的第二極與所述參考電平輸入端相連。
[0017]優(yōu)選地，所述輸出移位寄存單元還包括輸出復(fù)位模塊，所述輸出復(fù)位模塊的輸入端與所述參考電平輸入端相連，所述輸出復(fù)位模塊的輸出端與所述信號(hào)輸出端相連，所述輸出復(fù)位模塊還包括控制端。
[0018]優(yōu)選地，對(duì)于任意一個(gè)所述輸出移位寄存單元單元，所述輸出復(fù)位模塊的控制端與該輸出移位寄存單元的所述上拉節(jié)點(diǎn)復(fù)位端相連。
[0019]優(yōu)選地，每個(gè)所述移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸出端連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的所述輸出復(fù)位模塊的控制端。
[0020]優(yōu)選地，所述輸出復(fù)位模塊包括輸出復(fù)位晶體管，所述輸出復(fù)位晶體管的柵極形成為所述輸出復(fù)位模塊的控制端，所述輸出復(fù)位晶體管的第一極形成為所述輸出復(fù)位模塊的輸出端，所述輸出復(fù)位晶體管的第二極形成為所述輸出復(fù)位模塊的輸入端。
[0021 ]優(yōu)選地，所述移位寄存器包括兩個(gè)所述移位寄存單元組。
[0022]優(yōu)選地，所述移位寄存單元組還包括a級(jí)復(fù)位移位寄存單元，a級(jí)所述復(fù)位移位寄存單元分別用于為同一個(gè)所述移位寄存單元組中最后a級(jí)所述輸出移位寄存單元進(jìn)行復(fù)位。
[0023]作為本實(shí)用新型的另一個(gè)方面，提供一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括移位寄存器，其中，所述移位寄存器為本實(shí)用新型所提供的上述移位寄存器。
[0024]作為本實(shí)用新型的還一個(gè)方面，提供一種顯示裝置，所述顯示裝置包括柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路為本實(shí)用新型所提供的上述柵極驅(qū)動(dòng)電路。
[0025]優(yōu)選地，當(dāng)所述移位寄存器包括兩個(gè)所述移位寄存單元組時(shí)，其中一個(gè)移位寄存單元組用于為奇數(shù)行的柵線提供掃描信號(hào)，另一個(gè)移位寄存單元組用于為偶數(shù)行的柵線提供掃描信號(hào)。
[0026]在本實(shí)用新型中，各級(jí)移位寄存單元的輸出信號(hào)無(wú)需再對(duì)上一級(jí)移位寄存單元的上拉節(jié)點(diǎn)復(fù)位，因此，各級(jí)移位寄存單元輸出的信號(hào)更多地用于相應(yīng)的柵線，從而可以相對(duì)降低信號(hào)的損耗，提高移位寄存單元的放電能力，從而可以更好地對(duì)顯示裝置進(jìn)行驅(qū)動(dòng)，并降低移位寄存單元輸出信號(hào)后的Tf時(shí)間，提高對(duì)顯示裝置的充電效率。
【附圖說(shuō)明】
[0027]附圖是用來(lái)提供對(duì)本實(shí)用新型的進(jìn)一步理解，并且構(gòu)成說(shuō)明書(shū)的一部分，與下面的【具體實(shí)施方式】一起用于解釋本實(shí)用新型，但并不構(gòu)成對(duì)本實(shí)用新型的限制。在附圖中:
[0028]圖1為本實(shí)用新型的移位寄存器一種【具體實(shí)施方式】的第一種結(jié)構(gòu)示意圖；
[0029]圖2為圖1中移位寄存單元組工作時(shí)，第一時(shí)鐘信號(hào)、第η級(jí)移位寄存單元的輸出信號(hào)、第n+1級(jí)移位寄存單元的輸出信號(hào)、第η+2級(jí)移位寄存單元的上拉節(jié)點(diǎn)的電位的時(shí)序圖；
[0030]圖3為本實(shí)用新型的移位寄存單元的結(jié)構(gòu)示意圖；
[0031]圖4為本實(shí)用新型的移位寄存單元的一種優(yōu)選實(shí)施方式的電路圖；
[0032]圖5為包括圖4中所示的移位寄存單元的移位寄存器的級(jí)聯(lián)示意圖；
[0033]圖6為本實(shí)用新型的移位寄存單元的另一種優(yōu)選實(shí)施方式的電路圖；
[0034]圖7為包括圖6中所示的移位寄存單元的移位寄存器的級(jí)聯(lián)示意圖。
[0035]附圖標(biāo)記說(shuō)明
[0036]1011、1012、1013、1021、1022、1023:移位寄存單元
[0037]100:輸入模塊200:上拉模塊
[0038]300:下拉模塊400:下拉控制模塊
[0039]500:上拉節(jié)點(diǎn)復(fù)位模塊600:輸出復(fù)位模塊
【具體實(shí)施方式】
[0040]以下結(jié)合附圖對(duì)本實(shí)用新型的【具體實(shí)施方式】進(jìn)行詳細(xì)說(shuō)明。應(yīng)當(dāng)理解的是，此處所描述的【具體實(shí)施方式】?jī)H用于說(shuō)明和解釋本實(shí)用新型，并不用于限制本實(shí)用新型。
[0041]需要指出的是，在本實(shí)用新型中，有效信號(hào)是指，能夠使接收到該有效信號(hào)的部件導(dǎo)通的信號(hào);無(wú)效信號(hào)是指，能夠使接收到該信號(hào)的部件關(guān)閉的信號(hào)。
[0042]作為本實(shí)用新型的第一個(gè)方面，提供一種移位寄存器，所述移位寄存器包括至少一個(gè)移位寄存單元組，如圖1所示，每個(gè)所述移位寄存單元組包括多級(jí)輸出移位寄存單元，每一級(jí)的所述輸出移位寄存單元之間相互級(jí)聯(lián)，每個(gè)所述移位寄存單元組的第N級(jí)輸出移位寄存單元的信號(hào)輸出端OUTPUT連接至該移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸入端INPUT，用于為所述第N+1級(jí)輸出移位寄存單元提供輸入信號(hào)，其中，每個(gè)所述移位寄存單元組的第N+a級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)PU連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端RESET_PU，用于為所述第N級(jí)輸出移位寄存單元的所述上拉節(jié)點(diǎn)PU進(jìn)行復(fù)位，N為大于或等于I的整數(shù)，a為大于I的整數(shù)。需要指出的是，此處，N為變量，但是，a為常量。
[0043]所謂的“輸出移位寄存單元”是指該移位寄存單元輸出的信號(hào)可用作掃描信號(hào)。例如，當(dāng)所述移位寄存器用于顯示裝置中時(shí)，所述輸出移位寄存單元用于向所述顯示裝置的柵線提供掃描信號(hào)。當(dāng)然，所述輸出移位寄存單元輸出的信號(hào)還可用作下一級(jí)移位寄存單元的輸入信號(hào)
[0044]在所述移位寄存單元組中，任意一級(jí)輸出移位寄存單元(例如，第N級(jí)輸出移位寄存單元)輸出完畢后，需要對(duì)其上拉節(jié)點(diǎn)PU進(jìn)行復(fù)位，以便于進(jìn)行下一個(gè)工作周期。在本實(shí)用新型中，可以利用與待復(fù)位的輸出移位寄存單元隔a-Ι級(jí)(例如，第N+2級(jí)輸出移位寄存單元)的輸出信號(hào)為其上拉節(jié)點(diǎn)PU進(jìn)行復(fù)位。具體地，當(dāng)?shù)贜級(jí)輸出移位寄存單元輸出信號(hào)時(shí)，可以將該第N+a級(jí)輸出移位寄存單元的輸出信號(hào)輸送至第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端RESET_PU，對(duì)第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)I3U進(jìn)行復(fù)位。
[0045]在本實(shí)用新型中，各級(jí)輸出移位寄存單元的輸出信號(hào)無(wú)需再對(duì)上一級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位，因此，各級(jí)輸出移位寄存單元輸出的信號(hào)更多地用于相應(yīng)的柵線，從而可以相對(duì)降低信號(hào)的損耗，提高輸出移位寄存單元的放電能力，從而可以更好地對(duì)顯示裝置進(jìn)行驅(qū)動(dòng)，并降低輸出移位寄存單元輸出信號(hào)后的Tf時(shí)間，提高對(duì)顯示裝置的充電效率。
[0046]在本實(shí)用新型中，對(duì)a的具體值并不做限定，例如，在圖1中所示的【具體實(shí)施方式】中，a為2。圖中示出了移位寄存器的第_俞出級(jí)移位寄存單元1011、第N+1級(jí)輸出移位寄存單元1012、第N+2級(jí)輸出移位寄存單元1013。從圖中可以看出，第N+2級(jí)輸出移位寄存單元1013的上拉節(jié)點(diǎn)PU為第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端RESET_PU提供用于對(duì)第N極輸出移位寄存單元的上拉節(jié)點(diǎn)PU復(fù)位的控制信號(hào)。
[0047]如圖2所示，當(dāng)一個(gè)移位寄存單元組中的第η級(jí)輸出移位寄存單元的信號(hào)輸出端OUTPUT(n)輸出有效信號(hào)時(shí)，該移位寄存單元組中的第n+1級(jí)輸出移位寄存單元的信號(hào)輸出端0UTPUT(n+l)輸出無(wú)效信號(hào)，該移位寄存單元組中的第n+2級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)為無(wú)效信號(hào)。在下一個(gè)階段，一個(gè)移位寄存單元組中的第η級(jí)輸出移位寄存單元的信號(hào)輸出端OUTPUT(n)輸出無(wú)效信號(hào)時(shí)，該移位寄存單元組中的第n+1級(jí)輸出移位寄存單元的信號(hào)輸出端0UTPUT(n+l)輸出有效信號(hào)，該移位寄存單元組中的第n+2級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)為有效信號(hào)，此時(shí)可以為第η級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端輸出有效信號(hào)，從而為第η級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)進(jìn)行復(fù)位。
[0048]在本實(shí)用新型中，對(duì)如何對(duì)各個(gè)移位寄存單元組中最后a級(jí)輸出移位寄存單元進(jìn)行復(fù)位(包括上拉節(jié)點(diǎn)復(fù)位)并沒(méi)有特殊的限制，例如，可以利用下一幀開(kāi)始時(shí)的開(kāi)始信號(hào)STV對(duì)后a級(jí)移位寄存單元進(jìn)行復(fù)位，作為本實(shí)用新型的一種優(yōu)選實(shí)施方式，每個(gè)所述移位寄存單元組還包括a級(jí)復(fù)位移位寄存單元，a級(jí)復(fù)位移位寄存單元分別用于為同一個(gè)移位寄存單元組中最后a級(jí)顯示移位寄存單元的上拉節(jié)點(diǎn)復(fù)位。需要解釋的是，此處的“復(fù)位移位寄存單元”僅用于提供復(fù)位信號(hào)，并不用于為柵線提供掃描信號(hào)。
[0049]在圖1中所示的實(shí)施方式中，移位寄存器包括一個(gè)移位寄存單元組。但是，本實(shí)用新型并不限于此，例如，所述移位寄存器可以包括兩個(gè)移位寄存單元組，其中一個(gè)移位寄存單元組的各級(jí)輸出移位寄存單元用于為奇數(shù)行的柵線提供掃描信號(hào)，另一個(gè)移位寄存單元組的各級(jí)輸出移位寄存單元用于為偶數(shù)行的柵線提供掃描信號(hào)。如圖5和圖7中所示，輸出移位寄存單元1011、輸出移位寄存單元1012、輸出移位寄存單元1013屬于同一個(gè)移位寄存單元組，輸出移位寄存單元1021、輸出移位寄存單元1022、輸出移位寄存單元1023屬于同一個(gè)移位寄存單元組。包括輸出移位寄存單元1011、輸出移位寄存單元1012、輸出移位寄存單元1013的移位寄存單元組用于為奇數(shù)行移位寄存單元提供掃描信號(hào)，包括輸出移位寄存單元1021、輸出移位寄存單元1022、輸出移位寄存單元1023的移位寄存單元組用于為偶數(shù)行的移位寄存單元提供掃描信號(hào)。
[0050]從圖5中可以看出，在包括輸出移位寄存單元1011、輸出移位寄存單元1012、輸出移位寄存單元1013的移位寄存單元組中，輸出移位寄存單元1012的信號(hào)輸出端OUTPUT與輸出移位寄存單元1011的上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連，輸出移位寄存單元1013的信號(hào)輸出端與輸出移位寄存單元1012的上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連。
[0051]從圖5中還可以看出，在包括輸出移位寄存單元1021、輸出移位寄存單元1022、輸出移位寄存單元1023的移位寄存單元組中，輸出移位寄存單元1022的信號(hào)輸出端OUTPUT與輸出移位寄存單元1021的上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連，輸出移位寄存單元1023的信號(hào)輸出端與輸出移位寄存單元1022的上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連。
[0052]在本實(shí)用新型中，對(duì)輸出移位寄存單元的具體結(jié)構(gòu)并沒(méi)有特殊的限制，如圖3中所示，所述輸出移位寄存單元可以包括信號(hào)輸入端INPUT、信號(hào)輸出端OUTPUT、第一時(shí)鐘信號(hào)端CLK、第二時(shí)鐘信號(hào)端CLKB、輸入模塊100、上拉模塊200、下拉模塊300、下拉控制模塊400、上拉節(jié)點(diǎn)復(fù)位模塊500和參考電平輸入端Vss。需要指出的是，參考電平輸入端提供的信號(hào)為無(wú)效信號(hào)，通過(guò)第一時(shí)鐘信號(hào)端CLK輸入的第一時(shí)鐘信號(hào)的相位與通過(guò)第二時(shí)鐘信號(hào)端CLKB輸入的第二時(shí)鐘信號(hào)的相位是互補(bǔ)的。并且，在輸出階段，通過(guò)第一時(shí)鐘信號(hào)端CLK輸出的信號(hào)為有效信號(hào)。
[0053]上一級(jí)輸出移位寄存單元的信號(hào)輸出端與本級(jí)輸出移位寄存單元的信號(hào)輸入端INPUT相連。輸入模塊100的輸入端與信號(hào)輸入端INPUT相連，輸入模塊100的輸出端與所述上拉節(jié)點(diǎn)PU(圖3中為上拉節(jié)點(diǎn))相連。輸入模塊100能夠在其輸入端接收到有效信號(hào)時(shí)，將其輸入端和輸出端導(dǎo)通。在輸出移位寄存單元的輸入階段，通過(guò)信號(hào)輸入端INPUT向輸入模塊100的輸入端提供有效信號(hào)，輸入模塊100的輸入端和輸出端導(dǎo)通，因此，通過(guò)信號(hào)輸入端INPUT輸入的有效信號(hào)可以對(duì)所述上拉節(jié)點(diǎn)進(jìn)行充電。
[0054]上拉模塊100的輸入端與第一時(shí)鐘信號(hào)端CLK相連，上拉模塊100的輸出端與信號(hào)輸出端OUTPUT相連，上拉模塊100的控制端與所述上拉節(jié)點(diǎn)相連，當(dāng)上拉模塊100的控制端接收到有效信號(hào)時(shí)，上拉模塊100的輸入端與輸出端導(dǎo)通。需要解釋的是，當(dāng)上拉模塊100的輸入端和輸出端導(dǎo)通時(shí)，上拉模塊100輸出的信號(hào)是通過(guò)第一時(shí)鐘信號(hào)端輸入CLK輸入的第一時(shí)鐘信號(hào)。當(dāng)?shù)谝粫r(shí)鐘信號(hào)為有效信號(hào)時(shí)，可以通過(guò)信號(hào)輸出端OUTPUT輸出有效信號(hào)。
[0055]下拉模塊300的輸入端與參考電平輸入端VsS相連，下拉模塊300的輸出端與信號(hào)輸出端OUTPUT相連，下拉模塊300的控制端與下拉節(jié)點(diǎn)相連，當(dāng)下拉模塊300的控制端接收到有效信號(hào)時(shí)，下拉模塊300的輸入端與輸出端導(dǎo)通。當(dāng)輸出移位寄存單元的薄膜晶體管均為N型晶體管時(shí)，所述下拉節(jié)點(diǎn)可以為下拉節(jié)點(diǎn)H)。需要解釋的是，通過(guò)參考電平輸入端Vss輸入的信號(hào)為無(wú)效信號(hào)。在輸出移位寄存單元的輸出下拉階段，可以向下拉節(jié)點(diǎn)PD提供有效信號(hào)，以將下拉模塊300的輸入端與輸出端導(dǎo)通，從而可以將參考電平輸入端Vss輸入的無(wú)效信號(hào)輸出至信號(hào)輸出端OUTPUT，從而可以將無(wú)效電平輸出至與信號(hào)輸出端OUTPUT相連的柵線。
[0056]下拉控制模塊400的輸入端與第二時(shí)鐘信號(hào)端CLKB相連，下拉控制模塊400的輸出端與所述下拉節(jié)點(diǎn)相連，下拉控制模塊4 O O的控制端與所述上拉節(jié)點(diǎn)相連。下拉控制模塊400能夠在該下拉控制模塊400的控制端接收到高電平信號(hào)時(shí)將其輸入端和輸出端導(dǎo)通，從而將通過(guò)第二時(shí)鐘信號(hào)端CLKB輸入的第二時(shí)鐘信號(hào)提供給下拉節(jié)點(diǎn)。
[0057]上拉節(jié)點(diǎn)復(fù)位模塊500的輸入端與參考電壓輸入端Vss相連，上拉節(jié)點(diǎn)復(fù)位模塊500的輸出端與所述上拉節(jié)點(diǎn)相連，上拉節(jié)點(diǎn)復(fù)位模塊500的控制端與上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連。如上文中所述，上拉節(jié)點(diǎn)復(fù)位端RESET_PU和與本級(jí)輸出移位寄存單元間隔(a-Ι)級(jí)的輸出移位寄存單元的信號(hào)輸出端相連，因此，當(dāng)與本級(jí)輸出移位寄存單元間隔(a-Ι)級(jí)的輸出移位寄存單元的信號(hào)輸出端輸出有效信號(hào)時(shí)，上拉節(jié)點(diǎn)復(fù)位端500的輸入端與輸出端導(dǎo)通，從而將參考電壓輸入端Vss輸入的無(wú)效信號(hào)提供給上拉節(jié)點(diǎn)，對(duì)所述上拉節(jié)點(diǎn)進(jìn)行復(fù)位。
[0058]在本實(shí)用新型中，對(duì)輸入模塊100的具體結(jié)構(gòu)并沒(méi)有特殊的限制，在圖4和圖6中所不的【具體實(shí)施方式】中，輸入模塊100包括第一輸入晶體管Ml和第二輸入晶體管M7，第一輸入晶體管Ml的柵極和第一極相連，形成為輸入模塊100的輸入端，以與信號(hào)輸入端INPUT相連。第一輸入晶體管Ml的第二極與第二輸入晶體管M2的第二極相連，形成為輸入模塊100的輸入端，以與所述上拉節(jié)點(diǎn)相連。第二輸入晶體管M7的柵極與第二時(shí)鐘信號(hào)端CLKB相連，第二輸入晶體管CLKB的第一極與第一輸入晶體管Ml的第一極相連。
[0059]當(dāng)信號(hào)輸入端INPTUT輸入有效信號(hào)時(shí)，第二時(shí)鐘信號(hào)端CLKB輸入的信號(hào)也是有效信號(hào)，因此，第一輸入晶體管Ml和第二輸入晶體管M7均導(dǎo)通，從而可以通過(guò)輸入模塊向上拉節(jié)點(diǎn)充電。
[0060]在本實(shí)用新型中，對(duì)上拉模塊200的具體結(jié)構(gòu)也沒(méi)有特殊的限制，例如，如圖4和圖6中所示，上拉模塊200包括上拉晶體管M3和存儲(chǔ)電容Cl。上拉晶體管M3的柵極形成為上拉模塊200的控制端，以與上拉節(jié)點(diǎn)相連。上拉晶體管M3的第一極形成為上拉模塊200的輸入端，以與第一時(shí)鐘信號(hào)端CLK相連，上拉晶體管M3的第二極形成為上拉模塊200的輸出端，以與信號(hào)輸出端OUTPUT相連。存儲(chǔ)電容Cl的第一端與所述上拉節(jié)點(diǎn)相連，存儲(chǔ)電容Cl的第二端與信號(hào)輸出端OUTPUT相連。存儲(chǔ)電容Cl在此處用作自舉電容，當(dāng)信號(hào)輸入端INPUT不再有信號(hào)輸入時(shí)，能夠?qū)⑸侠?jié)點(diǎn)保持在有效電位，從而可以確保在輸入階段能夠?qū)⑸侠w管Ml導(dǎo)通。
[0061]在本實(shí)用新型中，對(duì)下拉模塊300的具體結(jié)構(gòu)也沒(méi)有特殊的限制，例如，下拉模塊300可以包括下拉晶體管Mil。下拉晶體管Mll的柵極形成為下拉模塊300的控制端，以與下拉節(jié)點(diǎn)PD相連。下拉晶體管Mll的第一極形成為下拉模塊300的輸出端，以與信號(hào)輸出端OUTPUT相連。下拉晶體管300的第二極形成為下拉模塊300的輸入端，以與參考電平輸入端Vss相連。
[0062]當(dāng)下拉晶體管Mll的柵極接收到有效信號(hào)時(shí)，該下拉晶體管Mll導(dǎo)通，從而可以將參考電平輸入端Vss輸入的無(wú)效信號(hào)輸送至信號(hào)輸出端OUTPUT，以在輸出下拉階段對(duì)信號(hào)輸出端OUTPUT進(jìn)行復(fù)位。
[0063]在本實(shí)用新型中，對(duì)下拉控制模塊400的具體結(jié)構(gòu)并沒(méi)有特殊的限制，例如，在圖4和圖6中所示的實(shí)施方式中，下拉控制模塊400包括第一下拉控制晶體管M9、第二下拉控制晶體管M5、第三下拉控制晶體管M8、第四下拉控制晶體管M6和第五下拉控制晶體管M12。第一下拉控制晶體管M9的柵極和第一極與第二時(shí)鐘信號(hào)端CLKB相連，第一下拉控制晶體管M9的第二極與第二下拉控制晶體管M5的柵極相連，第二下拉控制晶體管M5的第二極與下拉節(jié)點(diǎn)PD相連，第三下拉控制晶體管M8的柵極與所述上拉節(jié)點(diǎn)相連，第三下拉控制晶體管M8的第一極與第一下拉控制晶體管M9的第二極相連，第三下拉控制晶體管M8的第二極與參考電平輸入端Vss相連，第四下拉控制晶體管M6的柵極與所述上拉節(jié)點(diǎn)相連，第四下拉控制晶體管M6的第一極與所述下拉節(jié)點(diǎn)相連，第四下拉控制晶體管M6的第二極與參考電平輸入端Vss相連。第五下拉控制晶體管M12的柵極與第二時(shí)鐘信號(hào)端CLKB相連，第五下拉控制晶體管M12的第一極與信號(hào)輸出端OUTPUT相連，第五下拉控制晶體管M12的第二極與參考電平輸入端Vss相連。
[0064]在本實(shí)用新型中，對(duì)上拉節(jié)點(diǎn)復(fù)位模塊500的具體結(jié)構(gòu)也沒(méi)有特殊的限制，在圖4和圖6中所示的優(yōu)選實(shí)施方式中，上拉節(jié)點(diǎn)復(fù)位模塊500包括第一復(fù)位晶體管M2和第二復(fù)位晶體管MlO。第一復(fù)位晶體管M2的柵極與上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連，第一復(fù)位晶體管M2的第二極與參考電平輸入端Vss相連，第一復(fù)位晶體管M2的第一極與所述上拉節(jié)點(diǎn)相連，第二復(fù)位晶體管MlO的柵極與所述下拉節(jié)點(diǎn)H)相連，第二復(fù)位晶體管MlO的第一極與所述上拉節(jié)點(diǎn)相連，第二復(fù)位晶體管MlO的第二極與參考電平輸入端Vss相連。
[0065]為了確保信號(hào)輸出端OUTPUT能夠在輸出下拉階段被拉低，優(yōu)選地，每個(gè)所述輸出移位寄存單元都包括輸出復(fù)位模塊600。輸出復(fù)位模塊600的輸入端與參考電平輸入端Vss相連，輸出復(fù)位模塊600的輸出端與信號(hào)輸出端OUTPUT相連。輸出復(fù)位模塊600還包括控制端RESET_0UTPUT，該輸出復(fù)位模塊600能夠在控制端RESET_0UTPUT接收到有效信號(hào)時(shí)將該輸出復(fù)位模塊600的輸入端和輸出端導(dǎo)通。
[0066]本實(shí)用新型中示出了移位寄存單元的兩種實(shí)施方式。
[0067]在圖3和圖4中所示的【具體實(shí)施方式】中，輸出復(fù)位模塊600的控制端RESET_0UTPUT是一個(gè)獨(dú)立的節(jié)點(diǎn)。在包括圖3和圖4中所示的移位寄存單元的移位寄存器中，在本實(shí)用新型中，對(duì)如何對(duì)輸出移位寄存單元的輸出端進(jìn)行復(fù)位并沒(méi)有特殊的要求，例如，作為本實(shí)用新型的一種優(yōu)選實(shí)施方式，如圖1和圖5中所示，每個(gè)所述移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸出端連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的輸出復(fù)位端，用于為所述第N級(jí)輸出移位寄存單元的信號(hào)輸出端復(fù)位。需要指出的是，圖1中所示的移位寄存器包括一個(gè)移位寄存單元組，圖5中所示的移位寄存器包括兩個(gè)移位寄存單元組。包括輸出移位寄存單元1011、輸出移位寄存單元1012、輸出移位寄存單元1013的移位寄存單元組用于為奇數(shù)行移位寄存單元提供掃描信號(hào)，包括輸出移位寄存單元1021、輸出移位寄存單元1022、輸出移位寄存單元1023的移位寄存單元組用于為偶數(shù)行的輸出移位寄存單元提供掃描信號(hào)。
[0068]在圖6中所示的【具體實(shí)施方式】中，輸出復(fù)位模塊600的控制端與上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連。如上文中所述，每個(gè)移位寄存單元組的第N+2級(jí)移位寄存單元的上拉節(jié)點(diǎn)PU為該移位寄存單元組第N極移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端RESET_PU提供復(fù)位信號(hào)，因此，每個(gè)移位寄存單元組的第N+2級(jí)移位寄存單元的上拉節(jié)點(diǎn)PU為該移位寄存單元組第N極移位寄存單元的輸出模塊的控制端RESET_0UTPUT提供控制信號(hào)，如圖7所示。需要指出的是，圖7所示的移位寄存器包括兩個(gè)移位寄存單元組。包括輸出移位寄存單元1011、輸出移位寄存單元1012、輸出移位寄存單元1013的移位寄存單元組用于為奇數(shù)行移位寄存單元提供掃描信號(hào)，包括輸出移位寄存單元1021、輸出移位寄存單元1022、輸出移位寄存單元1023的移位寄存單元組用于為偶數(shù)行的輸出移位寄存單元提供掃描信號(hào)。在圖7中，各個(gè)移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端RESET_PU與該移位寄存單元的輸出復(fù)位模塊的控制端RESET_0UT形成為一體。輸出移位寄存單元1013的上拉節(jié)點(diǎn)PU與輸出移位寄存單元1011的上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連，用于為輸出移位寄存單元1011的信號(hào)輸出端OUTPUT提供復(fù)位信號(hào)。輸出移位寄存單元1023的上拉節(jié)點(diǎn)PU與輸出移位寄存單元1021的上拉節(jié)點(diǎn)復(fù)位端RESET_PU相連，用于為輸出移位寄存單元1021的該移位寄存單元的輸出復(fù)位模塊的控制端RESET_0UTPUT提供控制信號(hào)。
[0069]在本實(shí)用新型中，對(duì)輸出復(fù)位模塊600的具體結(jié)構(gòu)并沒(méi)有特殊的限制。在圖4和圖5中所示的優(yōu)選實(shí)施方式中，輸出復(fù)位模塊600包括輸出復(fù)位晶體管M4。該輸出復(fù)位晶體管M4的柵極形成為輸出復(fù)位模塊600的控制端，輸出復(fù)位晶體管M4的第一極形成為輸出復(fù)位模塊600的輸出端，以與信號(hào)輸出端OUTPUT相連，輸出復(fù)位晶體管M4的第二極形成為輸出復(fù)位模塊600的輸入端，以與參考電平輸入端Vss相連。
[0070]作為本實(shí)用新型的另一個(gè)方面，提供一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括移位寄存器，其中，所述移位寄存器為本實(shí)用新型所提供的上述移位寄存器。
[0071]如上文中所述，在本實(shí)用新型中，各級(jí)輸出移位寄存單元的輸出信號(hào)無(wú)需再對(duì)上一級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位，因此，各級(jí)輸出移位寄存單元輸出的信號(hào)更多地用于相應(yīng)的柵線，從而可以相對(duì)降低信號(hào)的損耗，提高輸出移位寄存單元的放電能力，從而可以更好地對(duì)顯示裝置進(jìn)行驅(qū)動(dòng)，并降低輸出移位寄存單元輸出信號(hào)后的Tf時(shí)間，提高對(duì)顯示裝置的充電效率。
[0072]作為本實(shí)用新型的還一個(gè)方面，提供一種顯示裝置，所述顯示裝置包括柵極驅(qū)動(dòng)電路，其中，所述柵極驅(qū)動(dòng)電路為本實(shí)用新型所提供的上述柵極驅(qū)動(dòng)電路。在本實(shí)用新型中，所述顯示裝置可以是電視、手機(jī)、平板電腦、筆記本電腦、臺(tái)式電腦、導(dǎo)航儀等電子設(shè)備。
[0073]如上文中所述，所述移位寄存器可以包括兩個(gè)所述移位寄存單元組時(shí)。在這種情況中，其中一個(gè)移位寄存單元組用于為奇數(shù)行的柵線提供掃描信號(hào)，另一個(gè)移位寄存單元組用于為偶數(shù)行的柵線提供掃描信號(hào)。
[0074]可以理解的是，以上實(shí)施方式僅僅是為了說(shuō)明本實(shí)用新型的原理而采用的示例性實(shí)施方式，然而本實(shí)用新型并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本實(shí)用新型的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種移位寄存器，包括至少一個(gè)移位寄存單元組，每個(gè)所述移位寄存單元組包括多級(jí)輸出移位寄存單元，每個(gè)所述移位寄存單元組的第N級(jí)輸出移位寄存單元的信號(hào)輸出端連接至該輸出移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸入端，用于為所述第N+ 1級(jí)輸出移位寄存單元提供輸入信號(hào)，其特征在于，每個(gè)所述輸出移位寄存單元組的第N+a級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的上拉節(jié)點(diǎn)復(fù)位端，用于為所述第N級(jí)輸出移位寄存單元的所述上拉節(jié)點(diǎn)復(fù)位，N為大于或等于I的整數(shù)，a為大于I的整數(shù)。2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述輸出移位寄存單元包括信號(hào)輸入端、信號(hào)輸出端、第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、輸入模塊、上拉模塊、下拉模塊、下拉控制模塊、上拉節(jié)點(diǎn)復(fù)位模塊和參考電平輸入端， 所述輸入模塊的輸入端與所述信號(hào)輸入端相連，所述輸入模塊的輸出端與所述上拉節(jié)點(diǎn)相連，所述輸入模塊能夠在該輸入模塊的輸入端接收到有效信號(hào)時(shí)將該輸入模塊的輸入端和輸出端導(dǎo)通； 所述上拉模塊的輸入端與所述第一時(shí)鐘信號(hào)端相連，所述上拉模塊的輸出端與所述信號(hào)輸出端相連，所述上拉模塊的控制端與所述上拉節(jié)點(diǎn)相連，當(dāng)所述上拉模塊的控制端接收到有效信號(hào)時(shí)，所述上拉模塊的輸入端與輸出端導(dǎo)通； 所述下拉模塊的輸入端與所述參考電平輸入端相連，所述下拉模塊的輸出端與所述信號(hào)輸出端相連，所述下拉模塊的控制端與下拉節(jié)點(diǎn)相連，當(dāng)所述下拉模塊的控制端接收到有效信號(hào)時(shí)，所述下拉模塊的輸入端與輸出端導(dǎo)通； 所述下拉控制模塊的輸入端與所述第二時(shí)鐘信號(hào)端相連，所述下拉控制模塊的輸出端與所述下拉節(jié)點(diǎn)相連，所述下拉控制模塊的控制端與所述上拉節(jié)點(diǎn)相連，所述下拉控制模塊能夠在該下拉控制模塊的控制端接收到有效信號(hào)時(shí)，將該下拉控制模塊的輸入端和輸出端導(dǎo)通； 所述上拉節(jié)點(diǎn)復(fù)位模塊的輸入端與所述參考電壓輸入端相連，所述上拉節(jié)點(diǎn)復(fù)位模塊的輸出端與所述上拉節(jié)點(diǎn)相連，所述上拉節(jié)點(diǎn)復(fù)位模塊的控制端與所述上拉節(jié)點(diǎn)復(fù)位端相連。3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述輸入模塊包括第一輸入晶體管和第二輸入晶體管，所述第一輸入晶體管的柵極和第一極相連，并形成為所述輸入模塊的輸入端，所述第一輸入晶體管的第二極與所述第二輸入晶體管的第二極相連，并形成為所述輸入模塊的輸出端，所述第二輸入晶體管的柵極與所述第二時(shí)鐘信號(hào)端相連，所述第二輸入晶體管的第一極與所述第一輸入晶體管的第一極相連。4.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述上拉模塊包括上拉晶體管和存儲(chǔ)電容，所述上拉晶體管的柵極形成為所述上拉模塊的控制端，所述上拉晶體管的第一極形成為所述上拉模塊的輸入端，所述上拉晶體管的第二極形成為所述上拉模塊的輸出端，所述存儲(chǔ)電容的第一端與所述上拉節(jié)點(diǎn)相連，所述存儲(chǔ)電容的第二端與所述信號(hào)輸出端相連。5.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述下拉模塊包括下拉晶體管，所述下拉晶體管的柵極形成為所述下拉模塊的控制端，所述下拉晶體管的第一極形成為所述下拉模塊的輸出端，所述下拉晶體管的第二極形成為所述下拉模塊的輸入端。6.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述下拉控制模塊包括第一下拉控制晶體管、第二下拉控制晶體管、第三下拉控制晶體管、第四下拉控制晶體管、第五下拉控制晶體管，所述第一下拉控制晶體管的柵極和第一極與所述第二時(shí)鐘信號(hào)端相連，所述第一下拉控制晶體管的第二極與所述第二下拉控制晶體管的柵極相連，所述第二下拉控制晶體管的第二極與所述下拉節(jié)點(diǎn)相連，所述第三下拉控制晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第三下拉控制晶體管的第一極與所述第一下拉控制晶體管的第二極相連，所述第三下拉控制晶體管的第二極與所述參考電平輸入端相連，所述第四下拉控制晶體管的柵極與所述上拉節(jié)點(diǎn)相連，所述第四下拉控制晶體管的第一極與所述下拉節(jié)點(diǎn)相連，所述第四下拉控制晶體管的第二極與所述參考電平輸入端相連，所述第五下拉控制晶體管的柵極與所述第二時(shí)鐘信號(hào)端相連，所述第五下拉控制晶體管的第一極與所述信號(hào)輸出端相連，所述第五下拉控制晶體管的第二極與所述參考電平輸入端相連。7.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述上拉節(jié)點(diǎn)復(fù)位模塊包括第一復(fù)位晶體管和第二復(fù)位晶體管，所述第一復(fù)位晶體管的柵極與所述上拉節(jié)點(diǎn)復(fù)位端相連，所述第一復(fù)位晶體管的第二極與所述參考電平輸入端相連，所述第一復(fù)位晶體管的第一極與所述上拉節(jié)點(diǎn)相連，所述第二復(fù)位晶體管的柵極與所述下拉節(jié)點(diǎn)相連，所述第二復(fù)位晶體管的第一極與所述上拉節(jié)點(diǎn)相連，所述第二復(fù)位晶體管的第二極與所述參考電平輸入端相連。8.根據(jù)權(quán)利要求2至7中任意一項(xiàng)所述的移位寄存器，其特征在于，所述輸出移位寄存單元還包括輸出復(fù)位模塊，所述輸出復(fù)位模塊的輸入端與所述參考電平輸入端相連，所述輸出復(fù)位模塊的輸出端與所述信號(hào)輸出端相連，所述輸出復(fù)位模塊還包括控制端。9.根據(jù)權(quán)利要求8所述的移位寄存器，其特征在于，對(duì)于任意一個(gè)所述輸出移位寄存單元，所述輸出復(fù)位模塊的控制端與該輸出移位寄存單元的所述上拉節(jié)點(diǎn)復(fù)位端相連。10.根據(jù)權(quán)利要求8所述的移位寄存器，其特征在于，每個(gè)所述移位寄存單元組的第N+1級(jí)輸出移位寄存單元的信號(hào)輸出端連接至該移位寄存單元組的第N級(jí)輸出移位寄存單元的所述輸出復(fù)位模塊的控制端。11.根據(jù)權(quán)利要求8所述的移位寄存器，其特征在于，所述輸出復(fù)位模塊包括輸出復(fù)位晶體管，所述輸出復(fù)位晶體管的柵極形成為所述輸出復(fù)位模塊的控制端，所述輸出復(fù)位晶體管的第一極形成為所述輸出復(fù)位模塊的輸出端，所述輸出復(fù)位晶體管的第二極形成為所述輸出復(fù)位模塊的輸入端。12.根據(jù)權(quán)利要求1至7中任意一項(xiàng)所述的移位寄存器，其特征在于，所述移位寄存器包括兩個(gè)所述移位寄存單元組。13.根據(jù)權(quán)利要求1至7中任意一項(xiàng)所述的移位寄存器，其特征在于，所述移位寄存單元組還包括a級(jí)復(fù)位移位寄存單元，a級(jí)所述復(fù)位移位寄存單元分別用于為同一個(gè)移位寄存單元組中最后a級(jí)所述輸出移位寄存單元進(jìn)行復(fù)位。14.一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括移位寄存器，其特征在于，所述移位寄存器為權(quán)利要求1至13中任意一項(xiàng)所述的移位寄存器。15.—種顯示裝置，所述顯示裝置包括柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路為權(quán)利要求14所述的柵極驅(qū)動(dòng)電路。16.根據(jù)權(quán)利要求15所述的顯示裝置，其特征在于，當(dāng)所述移位寄存器包括兩個(gè)所述移位寄存單元組時(shí)，其中一個(gè)移位寄存單元組用于為奇數(shù)行的柵線提供掃描信號(hào)，另一個(gè)移位寄存單元組用于為偶數(shù)行的柵線提供掃描信號(hào)。
【文檔編號(hào)】G09G3/36GK205595037SQ201620444497
【公開(kāi)日】2016年9月21日
【申請(qǐng)日】2016年5月13日
【發(fā)明人】王飛
【申請(qǐng)人】合肥鑫晟光電科技有限公司, 京東方科技集團(tuán)股份有限公司