I2c傳輸電路及顯示裝置的制造方法
【專利摘要】本發(fā)明公開了一種I2C傳輸電路及顯示裝置，屬于顯示技術(shù)領(lǐng)域，解決了在I2C通信過程中，容易對目標(biāo)器件之外的器件發(fā)生誤寫入的技術(shù)問題。該I2C傳輸電路包括第一選擇電路、第二選擇電路和選擇信號線；第一選擇電路的輸入端用于連接串行時鐘線，第二選擇電路的輸入端用于連接串行數(shù)據(jù)線；選擇信號線連接第一選擇電路和第二選擇電路的控制端；當(dāng)選擇信號線為低電平時，第一選擇電路的輸入端與第一輸出端導(dǎo)通，第二選擇電路的輸入端與第一輸出端導(dǎo)通；當(dāng)選擇信號線為高電平時，第一選擇電路的輸入端與第二輸出端導(dǎo)通，第二選擇電路的輸入端與第二輸出端導(dǎo)通。本發(fā)明液晶電視機、手機、平板電腦等顯示裝置。
【專利說明】
12G傳輸電路及顯不裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體的說，涉及一種I2C傳輸電路及顯示裝置。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的發(fā)展，液晶顯示屏已經(jīng)成為最為常見的顯示裝置。其中，薄膜晶體管液晶顯不器(Thin Film Transistor Liquid Crystal Display，簡稱TFT-LCD)是當(dāng)前平面顯示裝置的主要品種之一，已經(jīng)成為了現(xiàn)代IT、視訊產(chǎn)品中重要的顯示平臺。
[0003]液晶顯示器的主要驅(qū)動原理是，系統(tǒng)主板將紅色、綠色、藍(lán)色壓縮信號、控制信號及驅(qū)動信號通過線材與驅(qū)動電路板上的連接器相連。如圖1所示，數(shù)據(jù)經(jīng)過時序控制器(Timing Controller，簡稱T-CON)芯片處理后，經(jīng)驅(qū)動電路板I，通過數(shù)據(jù)覆晶薄膜(Source-Chip on Film，簡稱S_C0F)2和掃描覆晶薄膜(Gate-Chip on Film，簡稱G_C0F)3與陣列基板4中的電路、原件連接，從而使得液晶顯示器獲得所需的驅(qū)動信號，實現(xiàn)圖像的顯不O
[0004]其中，在驅(qū)動電路板內(nèi)部及驅(qū)動電路板與外部的通信過程中，普遍會采用集成電路總線(Inter-1ntegrated Circuit，簡稱12C)協(xié)議。12C總線通過串行數(shù)據(jù)線和串行時鐘線在連接到各個器件，實現(xiàn)信號傳輸。在實際的應(yīng)用中，因為所有的器件都是同時連接在I2C總線上的，因此在I2C通信過程中，容易導(dǎo)致對目標(biāo)器件之外的器件發(fā)生誤寫入或誤讀取的問題，而影響了液晶顯示器的正常顯示效果。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種I2C傳輸電路及顯示裝置，以解決在I2C通信過程中，容易對目標(biāo)器件之外的器件發(fā)生誤寫入的技術(shù)問題。
[0006]本發(fā)明提供一種I2C傳輸電路，包括第一選擇電路、第二選擇電路和選擇信號線；
[0007]所述第一選擇電路的輸入端用于連接串行時鐘線，第二選擇電路的輸入端用于連接串行數(shù)據(jù)線；
[0008]所述選擇信號線連接所述第一選擇電路和所述第二選擇電路的控制端；
[0009]當(dāng)所述選擇信號線為低電平時，所述第一選擇電路的輸入端與第一輸出端導(dǎo)通，所述第二選擇電路的輸入端與第一輸出端導(dǎo)通；
[0010]當(dāng)所述選擇信號線為高電平時，所述第一選擇電路的輸入端與第二輸出端導(dǎo)通，所述第二選擇電路的輸入端與第二輸出端導(dǎo)通。
[0011]優(yōu)選的是，所述第一選擇電路包括第一晶體管和第二晶體管，且所述第一晶體管為NMOS，所述第二晶體管為PMOS。
[0012]進(jìn)一步的是，所述選擇信號線連接所述第一晶體管和所述第二晶體管的柵極，
[0013]所述第一晶體管和所述第二晶體管的源極連接所述第一選擇電路的輸入端；
[0014]所述第一晶體管的漏極連接所述第一選擇電路的第一輸出端；
[0015]所述第二晶體管的漏極連接所述第一選擇電路的第二輸出端。
[0016]優(yōu)選的是，所述第二選擇電路包括第三晶體管和第四晶體管，且所述第三晶體管為NMOS，所述第四晶體管為PMOS。
[0017]進(jìn)一步的是，所述選擇信號線連接所述第三晶體管和所述第四晶體管的柵極，
[0018]所述第三晶體管和所述第四晶體管的源極連接所述第二選擇電路的輸入端；
[0019]所述第三晶體管的漏極連接所述第二選擇電路的第一輸出端；
[0020]所述第四晶體管的漏極連接所述第二選擇電路的第二輸出端。
[0021]本發(fā)明還提供一種顯示裝置，包括驅(qū)動電路板和上述的I2C傳輸電路；
[0022]所述驅(qū)動電路板中的I2C總線通過所述I2C傳輸電路連接至其他器件。
[0023]進(jìn)一步的是，該顯示裝置還包括陣列基板、彩膜基板，以及填充與所述陣列基板與所述彩膜基板之間的液晶層。
[0024]優(yōu)選的是，所述I2C傳輸電路形成于所述陣列基板上。
[0025]進(jìn)一步的是，所述I2C傳輸電路位于所述陣列基板的扇出線區(qū)域。
[0026]優(yōu)選的是，所述驅(qū)動電路板中的I2C總線通過覆晶薄膜與所述I2C傳輸電路連接。
[0027]本發(fā)明帶來了以下有益效果:本發(fā)明提供的I2C傳輸電路中包括第一選擇電路、第二選擇電路。其中，第一選擇電路的輸入端用于連接串行時鐘線，兩個輸出端分別用于將時鐘信號傳輸至不同的器件;第二選擇電路的輸入端用于連接串行數(shù)據(jù)線，兩個輸出端分別用于將數(shù)據(jù)信號傳輸至不同的器件。
[0028]當(dāng)選擇信號線為低電平時，第一選擇電路的輸入端僅與第一輸出端導(dǎo)通，所述第二選擇電路的輸入端僅與第一輸出端導(dǎo)通，此時時鐘信號和數(shù)據(jù)信號分別通過第一選擇電路和第二選擇電路傳輸至同一個器件。當(dāng)選擇信號線為高電平時，第一選擇電路的輸入端僅與第二輸出端導(dǎo)通，所述第二選擇電路的輸入端僅與第二輸出端導(dǎo)通，此時時鐘信號和數(shù)據(jù)信號分別通過第一選擇電路和第二選擇電路傳輸至另一個器件。因此，本發(fā)明提供的I2C傳輸電路能夠通過選擇信號線控制第一選擇電路和第二選擇電路的輸出端口，從而避免了 I2C通信過程中發(fā)生誤寫入和誤讀取。
[0029]本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分的從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
【附圖說明】
[0030]為了更清楚的說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要的附圖做簡單的介紹:
[0031]圖1是現(xiàn)有的液晶顯不器的不意圖；
[0032]圖2是本發(fā)明實施例一提供的I2C傳輸電路的示意圖；
[0033]圖3是本發(fā)明實施例二提供的顯示裝置中I2C傳輸電路的電路圖。
【具體實施方式】
[0034]以下將結(jié)合附圖及實施例來詳細(xì)說明本發(fā)明的實施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0035]實施例一:
[0036]如圖2所示，本發(fā)明實施例提供一種I2C傳輸電路，包括第一選擇電路、第二選擇電路和選擇信號線A，選擇信號線A連接第一選擇電路和第二選擇電路的控制端。
[0037]本實施例中，第一選擇電路的輸入端用于連接串行時鐘線SCL，兩個輸出端SCL_1和SCL_2分別用于將時鐘信號傳輸至兩個器件的時鐘信號接口；第二選擇電路的輸入端用于連接串行數(shù)據(jù)線SDA，兩個輸出端SDA_1和SDA_2分別用于將數(shù)據(jù)信號傳輸至兩個器件的數(shù)據(jù)信號接口。其中，SCL_1和SDA_1分別連接在第一器件的時鐘數(shù)據(jù)接口和數(shù)據(jù)信號接口，SCL_2和SDA_2分別連接在第二器件的時鐘數(shù)據(jù)接口和數(shù)據(jù)信號接口。
[0038]當(dāng)選擇信號線A為低電平時，第一選擇電路的輸入端與第一輸出端SCLj導(dǎo)通，而第二輸出端SCL_2處于截止?fàn)顟B(tài)；同時第二選擇電路的輸入端與第一輸出端SDAj導(dǎo)通，而第二輸出端SDA_2處于截止?fàn)顟B(tài)。此時，串行時鐘線SCL和串行數(shù)據(jù)線SDA分別通過第一選擇電路和第二選擇電路與第一器件實現(xiàn)通信，從而將時鐘信號和數(shù)據(jù)信號傳輸至第一器件。
[0039]當(dāng)選擇信號線A為高電平時，第一選擇電路的輸入端與第二輸出端SCL_2導(dǎo)通，而第一輸出端SCL_1處于截止?fàn)顟B(tài)；同時第二選擇電路的輸入端與第二輸出端SDA_2導(dǎo)通，而第一輸出端SDA_1處于截止?fàn)顟B(tài)。此時，串行時鐘線SCL和串行數(shù)據(jù)線SDA分別通過第一選擇電路和第二選擇電路與第二器件實現(xiàn)通信，從而將時鐘信號和數(shù)據(jù)信號傳輸至第二器件。
[0040]因此，本發(fā)明實施例提供的I2C傳輸電路，能夠通過選擇信號線A控制第一選擇電路和第二選擇電路的輸出端口，從而避免了I2C通信過程中發(fā)生誤寫入和誤讀取。
[0041 ] 實施例二:
[0042]本發(fā)明實施例提供一種顯示裝置，可以液晶電視機等大型顯示裝置，也可以是手機、平板電腦等具有觸控功能的顯示裝置。該顯示裝置包括驅(qū)動電路板和上述實施例一提供的12C傳輸電路，驅(qū)動電路板中的12C總線通過12C傳輸電路連接至其他器件。
[0043]本發(fā)明實施例提供的顯示裝置還包括陣列基板、彩膜基板，以及填充與陣列基板與彩膜基板之間的液晶層。I2C傳輸電路可以形成于陣列基板上，使I2C傳輸電路可以通過光刻工藝，與顯示區(qū)域中的薄膜晶體管等電路結(jié)構(gòu)同步形成。本實施例中的I2C傳輸電路可以米用互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，簡稱CMOS)工藝制成，利用低溫多晶娃(Low Temperature Po ly_si I icon，簡稱LTPS)的超高載流子迀移率的特性，可以在制作包括PMOS和NMOS兩種晶體管。
[0044]作為一個優(yōu)選方案，I2C傳輸電路形成于陣列基板的扇出線(fanout)區(qū)域，驅(qū)動電路板中的I2C總線可以通過覆晶薄膜與I2C傳輸電路連接，使陣列基板的面積不會因為I2C傳輸電路而增加。
[0045]如圖3所示，本實施例中，I2C傳輸電路形成于陣列基板10上，串行時鐘線SCL和串行數(shù)據(jù)線SDA由驅(qū)動電路板20中引出，I2C傳輸電路的選擇信號線A也由驅(qū)動電路板20中引出。
[0046]12C傳輸電路中的第一選擇電路包括第一晶體管Ml和第二晶體管M2，且第一晶體管Ml為NM0S，第二晶體管M2為PM0S。第一晶體管Ml和第二晶體管M2的柵極作為第一選擇電路的控制端，與選擇信號線A連接。第一晶體管Ml和第二晶體管M2的源極作為第一選擇電路的輸入端，與串行時鐘線SCL連接。第一晶體管Ml的漏極作為第一選擇電路的第一輸出端SCL_1，連接第一器件的時鐘信號接口。第二晶體管M2的漏極作為第一選擇電路的第二輸出端SCL_2，連接第二器件的時鐘信號接口。
[0047]上述第一器件與第二器件是不同的兩個器件，比如第一器件可以是顯示信號的驅(qū)動器，第二器件可以是觸控信號的驅(qū)動器。從圖3中可以看出，本實施例中的第一器件和第二器件也設(shè)置于驅(qū)動電路板20上。
[0048]12C傳輸電路中的第二選擇電路包括第三晶體管M3和第四晶體管M4，且第三晶體管M3為NM0S，第四晶體管M4為PM0S。第三晶體管M3和第四晶體管M4的柵極作為第二選擇電路的控制端，與選擇信號線A連接。第三晶體管M3和第四晶體管M4的源極作為第二選擇電路的輸入端，與串行數(shù)據(jù)線SDA連接。第三晶體管M3的漏極作為第二選擇電路的第一輸出端SDA_1，連接第一器件的數(shù)據(jù)信號接口。第四晶體管M4的漏極作為第二選擇電路的第二輸出端SDA_2，連接第二器件的數(shù)據(jù)信號接口。
[0049]當(dāng)選擇信號線A為低電平(通常設(shè)計為0V)時，第一選擇電路中的第一晶體管Ml導(dǎo)通，第二晶體管M2截止，則串行時鐘線SCL僅與第一選擇電路的第一輸出端SCLj導(dǎo)通。同時，第二選擇電路中的第三晶體管M3導(dǎo)通，第四晶體管M4截止，則串行數(shù)據(jù)線SDA僅與第二選擇電路的第一輸出端SDA_1導(dǎo)通。此時，串行時鐘線SCL和串行數(shù)據(jù)線SDA分別通過第一選擇電路和第二選擇電路與第一器件實現(xiàn)通信，從而將時鐘信號和數(shù)據(jù)信號傳輸至第一器件，實現(xiàn)對第一器件的讀取和寫入，而與第二器件之間是斷開連接的。
[0050]當(dāng)選擇信號線A為高電平(通常設(shè)計為3.3V)時，第一選擇電路中的第一晶體管Ml截止，第二晶體管M2導(dǎo)通，則串行時鐘線SCL僅與第一選擇電路的第二輸出端SCL_2導(dǎo)通。同時，第二選擇電路中的第三晶體管M3截止，第四晶體管M4導(dǎo)通，則串行數(shù)據(jù)線SDA僅與第二選擇電路的第二輸出端SDA_2導(dǎo)通。此時，串行時鐘線SCL和串行數(shù)據(jù)線SDA分別通過第一選擇電路和第二選擇電路與第二器件實現(xiàn)通信，從而將時鐘信號和數(shù)據(jù)信號傳輸至第二器件，實現(xiàn)對第二器件的讀取和寫入，而與第一器件之間是斷開連接的。
[0051]因此，本發(fā)明實施例提供的顯示裝置，通過采用上述的I2C傳輸電路，能夠通過選擇信號線A控制第一選擇電路和第二選擇電路的輸出端口，從而避免了I2C通信過程中發(fā)生誤寫入和誤讀取，提高了顯示裝置在顯示過程中的可靠性。
[0052]另外，本實施例中采用光刻工藝，將I2C傳輸電路與顯示區(qū)域中的薄膜晶體管等電路結(jié)構(gòu)同步形成，從而能夠在不增加額外生產(chǎn)成本的前提下，實現(xiàn)該I2C傳輸電路的制作，因此本發(fā)明實施例具有非常高的可行性。
[0053]雖然本發(fā)明所公開的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
【主權(quán)項】
1.一種I2C傳輸電路，其特征在于，包括第一選擇電路、第二選擇電路和選擇信號線； 所述第一選擇電路的輸入端用于連接串行時鐘線，第二選擇電路的輸入端用于連接串行數(shù)據(jù)線； 所述選擇信號線連接所述第一選擇電路和所述第二選擇電路的控制端； 當(dāng)所述選擇信號線為低電平時，所述第一選擇電路的輸入端與第一輸出端導(dǎo)通，所述第二選擇電路的輸入端與第一輸出端導(dǎo)通； 當(dāng)所述選擇信號線為高電平時，所述第一選擇電路的輸入端與第二輸出端導(dǎo)通，所述第二選擇電路的輸入端與第二輸出端導(dǎo)通。2.根據(jù)權(quán)利要求1所述的I2C傳輸電路，其特征在于，所述第一選擇電路包括第一晶體管和第二晶體管，且所述第一晶體管為NMOS，所述第二晶體管為PMOS。3.根據(jù)權(quán)利要求2所述的I2C傳輸電路，其特征在于，所述選擇信號線連接所述第一晶體管和所述第二晶體管的柵極， 所述第一晶體管和所述第二晶體管的源極連接所述第一選擇電路的輸入端； 所述第一晶體管的漏極連接所述第一選擇電路的第一輸出端； 所述第二晶體管的漏極連接所述第一選擇電路的第二輸出端。4.根據(jù)權(quán)利要求1所述的I2C傳輸電路，其特征在于，所述第二選擇電路包括第三晶體管和第四晶體管，且所述第三晶體管為NMOS，所述第四晶體管為PMOS。5.根據(jù)權(quán)利要求4所述的I2C傳輸電路，其特征在于，所述選擇信號線連接所述第三晶體管和所述第四晶體管的柵極， 所述第三晶體管和所述第四晶體管的源極連接所述第二選擇電路的輸入端； 所述第三晶體管的漏極連接所述第二選擇電路的第一輸出端； 所述第四晶體管的漏極連接所述第二選擇電路的第二輸出端。6.—種顯示裝置，其特征在于，包括驅(qū)動電路板和如權(quán)利要求1至5任一項所述的I2C傳輸電路； 所述驅(qū)動電路板中的I2C總線通過所述I2C傳輸電路連接至其他器件。7.根據(jù)權(quán)利要求6所述的顯示裝置，其特征在于，還包括陣列基板、彩膜基板，以及填充與所述陣列基板與所述彩膜基板之間的液晶層。8.根據(jù)權(quán)利要求7所述的顯示裝置，其特征在于，所述I2C傳輸電路形成于所述陣列基板上。9.根據(jù)權(quán)利要求8所述的顯示裝置，其特征在于，所述I2C傳輸電路位于所述陣列基板的扇出線區(qū)域。10.根據(jù)權(quán)利要求9所述的顯示裝置，其特征在于，所述驅(qū)動電路板中的I2C總線通過覆晶薄膜與所述I2C傳輸電路連接。
【文檔編號】G09G3/36GK105957491SQ201610556217
【公開日】2016年9月21日
【申請日】2016年7月14日
【發(fā)明人】黃笑宇
【申請人】深圳市華星光電技術(shù)有限公司