本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體涉及一種像素電路、顯示面板及顯示裝置。

背景技術(shù)：

IGZO(indium gallium zinc oxide)是銦鎵鋅氧化物的縮小，非晶IGZO材料是用于新一代薄膜晶體管技術(shù)中的溝道層材料，是金屬氧化物(Oxide)面板技術(shù)的一種。

利用IGZO技術(shù)可以使顯示屏功耗接近OLED(Organic Light Emitting Diode，有機(jī)發(fā)光二極管)，但成本更低，厚度也只比OLED高出25％，且分辨率可以達(dá)到全高清(full HD，1920*1080P)乃至超高清(Ultra Definition，分辨率4k*2k)級別程度。

IGZO是目前非常熱門的應(yīng)用于OLED顯示器中驅(qū)動TFT(Thin Film Transistor，薄膜晶體管)的襯底材質(zhì)，相對于LTPS(Low Temperature Poly-silicon，低溫多晶硅)工藝的背板技術(shù)，基于IGZO工藝的TFT具有均勻性好，適合大尺寸顯示等優(yōu)點(diǎn)；但是IGZO工藝TFT的遷移率較低，而AMOLED(Active Matrix Organic Light Emitting Diode，有源矩陣有機(jī)發(fā)光二極管)顯示作為電流驅(qū)動的器件，是需要較大的遷移率。

現(xiàn)有技術(shù)一般通過工藝的提高和改進(jìn)來提高IGZO的遷移率，但是其本身具有一定的極限，對于遷移率的提高效果不是很好。

因此，如何提高IGZO工藝TFT的遷移率是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種像素電路、顯示面板及顯示裝置，提升IGZO工藝器件的遷移率，從而提高半導(dǎo)體器件的驅(qū)動能力。

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種像素電路，包括開關(guān)晶體管、驅(qū)動晶體管、存儲電容以及發(fā)光二極管，其中，所述驅(qū)動晶體管為雙柵結(jié)構(gòu)，所述驅(qū)動晶體管的頂柵連接至一第一參考電壓源，所述驅(qū)動晶體管的底柵通過所述開關(guān)晶體管連接至數(shù)據(jù)信號，所述驅(qū)動晶體管的第一電極連接至一第一參考電壓源，所述驅(qū)動晶體管的第二電極通過所述發(fā)光二極管連接至一第二參考電壓源。

可選的，所述驅(qū)動晶體管的第二電極連接至所述發(fā)光二極管的陽極，所述發(fā)光二極管的陰極連接至所述第二參考電壓源。

可選的，所述開關(guān)晶體管的柵極連接至掃描信號，所述開關(guān)晶體管的第一電極連接至數(shù)據(jù)信號，所述開關(guān)晶體管的第二電極連接至所述驅(qū)動晶體管的底柵。

可選的，所述存儲電容的一端連接至所述驅(qū)動晶體管的底柵，所述存儲電容的另一端連接至所述驅(qū)動晶體管的第一電極。

可選的，所述第一電極為源極，所述第二電極為漏極；或者，所述第一電極為漏極，所述第二電極為源極。

可選的，所述驅(qū)動晶體管為金屬氧化物薄膜晶體管。

可選的，所述驅(qū)動晶體管包括依次設(shè)置于基板上的柵極、柵極絕緣層、金屬氧化物半導(dǎo)體層、刻蝕阻擋層、源/漏極、鈍化層以及導(dǎo)電層，其中，所述柵極為底柵，一部分所述源/漏極作為頂柵。

可選的，所述金屬氧化物半導(dǎo)體層為IGZO層。

相應(yīng)的，本發(fā)明還提供一種顯示面板，包括上述的像素電路。

相應(yīng)的，本發(fā)明還提供一種顯示裝置，包括上述的顯示面板。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的像素電路、顯示面板及顯示裝置，將驅(qū)動晶體管設(shè)置為雙柵結(jié)構(gòu)，其中頂柵連接至第一參考電壓源，底柵通過開關(guān)晶體管連接至數(shù)據(jù)信號，第一電極連接至第一參考電壓源，第二電極通過所述開關(guān)晶體管連接至第二參考電壓源，通過將驅(qū)動晶體管的頂柵與第一參考電壓源連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

附圖說明

圖1為本發(fā)明一實(shí)施例所提供的像素電路的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一實(shí)施例所提供的驅(qū)動晶體管的截面圖；

圖3為本發(fā)明一實(shí)施例所提供的Id-Vg曲線示意圖。

具體實(shí)施方式

為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容做進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。

其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實(shí)例時(shí)，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)對此作為本發(fā)明的限定。

本發(fā)明的核心思想在于，將驅(qū)動晶體管設(shè)置為雙柵結(jié)構(gòu)，其中頂柵連接至第一參考電壓源，底柵通過開關(guān)晶體管連接至數(shù)據(jù)信號，第一電極連接至第一參考電壓源，第二電極通過所述開關(guān)晶體管連接至第二參考電壓源，通過將驅(qū)動晶體管的頂柵與第一參考電壓源連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

圖1為本發(fā)明一實(shí)施例所提供的像素電路的結(jié)構(gòu)示意圖，如圖1所示，本發(fā)明提出一像素電路，包括開關(guān)晶體管SW、驅(qū)動晶體管DR、存儲電容C以及發(fā)光二極管OLED，其中，所述驅(qū)動晶體管DR為雙柵結(jié)構(gòu)，所述驅(qū)動晶體管DR的頂柵連接至一第一參考電壓源VDD，所述驅(qū)動晶體管DR的底柵通過所述開關(guān)晶體管SW連接至數(shù)據(jù)信號VDTAT，所述驅(qū)動晶體管DR的第一電極連接至一第一參考電壓源VDD，所述驅(qū)動晶體管DR的第二電極通過所述發(fā)光二極管OLED連接至一第二參考電壓源VSS。

具體的，所述驅(qū)動晶體管DR的頂柵連接至第一參考電壓源VDD，所述驅(qū)動晶體管DR的底柵連接至所述開關(guān)晶體管SW的第二電極，所述驅(qū)動晶體管DR的第一電極連接至第一參考電壓源VDD，所述驅(qū)動晶體管DR的第二電極連接至所述發(fā)光二極管OLED的陽極，所述發(fā)光二極管OLED的陰極連接至第二參考電壓源VSS。所述開關(guān)晶體管SW的柵極連接至掃描信號SCAN，所述開關(guān)晶體管SW的第一電極連接至數(shù)據(jù)信號VDTAT，所述開關(guān)晶體管SW的第二電極連接至所述驅(qū)動晶體管DR的底柵。所述存儲電容C的一端連接至所述驅(qū)動晶體管DR的底柵，所述存儲電容C的另一端連接至所述驅(qū)動晶體管DR的第一電極。

本實(shí)施例中，所述第一電極為源極，所述第二電極為漏極；或者所述第一電極為漏極，所述第二電極為源極。本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。優(yōu)選的，所述驅(qū)動晶體管DR與所述開關(guān)晶體管SW均為薄膜晶體管，更優(yōu)選的，所述驅(qū)動晶體管DR與所述開關(guān)晶體管SW均為金屬氧化物薄膜晶體管。

本發(fā)明通過將驅(qū)動晶體管的頂柵與第一參考電壓源連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

圖2為本發(fā)明一實(shí)施例所提供的驅(qū)動晶體管的截面圖，如圖2所示，所述驅(qū)動晶體管DR包括依次設(shè)置于基板200上的柵極201、柵極絕緣層202、金屬氧化物半導(dǎo)體層203、刻蝕阻擋層(etch stop layer，ESL)204、源/漏極205、鈍化層(passivation，PVX)206以及導(dǎo)電層207，其中，所述柵極201為底柵，一部分所述源極205或漏極205作為頂柵。

具體的，在所述基板200上形成有柵極材料，通過曝光與刻蝕形成所述柵極201；在所述柵極201以及暴露出的所述基板200上形成有柵極絕緣層202；在所述柵極絕緣層202上形成有金屬氧化物半導(dǎo)體材料，通過曝光與刻蝕形成所述金屬氧化物半導(dǎo)體層203，所述金屬氧化物半導(dǎo)體層203位于所述柵極201的正上方；然后在所述金屬氧化物半導(dǎo)體層203以及暴露出的柵極絕緣層202上形成刻蝕阻擋層204，在所述刻蝕阻擋層204上形成有多個(gè)第一通孔，在所述第一通孔及部分所述刻蝕阻擋層204上沉積有金屬層，形成源/漏極205，所述源/漏極205通過第一通孔與所述金屬氧化物半導(dǎo)體層203相連接；在所述源/漏極205以及暴露出的刻蝕阻擋層204上形成鈍化層206，在所述鈍化層206上形成多個(gè)第二通孔，在所述第二通孔以及部分所述鈍化層206上形成導(dǎo)電層207，所述導(dǎo)電層207通過所述第二通孔與所述源/漏極205相連接；所述導(dǎo)電層207內(nèi)形成有第三通孔，所述第三通孔位于兩個(gè)所述第二通孔之間。

所述基板200例如是玻璃基板、塑料基板或不銹鋼基板，所述基板的形狀可為平面、曲面或其他不規(guī)則形狀。所述柵極絕緣層202采用的材料例如為氧化物、氮化物或氧氮化合物。所述刻蝕阻擋層(etch stop layer，ESL)采用的材料例如為氧化物、氮化物或氧氮化合物。所述源/漏極205和導(dǎo)電層207可以為采用鉻(Cr)、鎢(W)、鈦(Ti)、鉈(Ta)、鉬(Mo)、鋁(Al)、銅(Cu)等金屬或合金的單層膜，也可以為采用由多層金屬薄膜構(gòu)成的復(fù)合薄膜，例如，Mo/Cu/Mo的復(fù)合薄膜結(jié)構(gòu)。所述鈍化層(passivation，PVX)206采用的材料例如為氧化物、氮化物或氧氮化合物。所述驅(qū)動晶體管DR的頂柵(一部分所述源/漏極205)連接至第一參考電壓源VDD，底柵通過開關(guān)晶體管SW連接至數(shù)據(jù)信號VDATA，通過頂柵與第一參考電壓源的連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

圖3為本發(fā)明一實(shí)施例所提供的Id-Vg曲線示意圖，如圖3所示，橫坐標(biāo)為電壓Vg，縱坐標(biāo)為電流Ig，其中(1)為采用本發(fā)明所述的像素電路的IGZO工藝TFT器件的Id-Vg曲線，(2)為現(xiàn)有技術(shù)中普通的IGZO工藝TFT器件的Id-Vg曲線，并且兩個(gè)IGZO工藝TFT器件的溝道具有相同的寬長比。從圖3中可以看出，與普通的IGZO工藝TFT器件相比，本發(fā)明所述的像素電路的IGZO工藝TFT器件擁有較高的電子遷移率。

相應(yīng)的，本發(fā)明還提供一種顯示面板，所述顯示面板包括上述的像素電路。

本實(shí)施例的顯示面板中具有上述的像素電路，故將驅(qū)動晶體管設(shè)置為雙柵結(jié)構(gòu)，其中頂柵連接至第一參考電壓源，底柵通過開關(guān)晶體管連接至數(shù)據(jù)信號，第一電極連接至第一參考電壓源，第二電極通過所述開關(guān)晶體管連接至第二參考電壓源，通過將驅(qū)動晶體管的頂柵與第一參考電壓源連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

相應(yīng)的，本發(fā)明還提供一種顯示裝置，所述顯示裝置包括上述的顯示面板。

本實(shí)施例中的顯示裝置具有上述的顯示面板，故將驅(qū)動晶體管設(shè)置為雙柵結(jié)構(gòu)，其中頂柵連接至第一參考電壓源，底柵通過開關(guān)晶體管連接至數(shù)據(jù)信號，第一電極連接至第一參考電壓源，第二電極通過所述開關(guān)晶體管連接至第二參考電壓源，通過將驅(qū)動晶體管的頂柵與第一參考電壓源連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

綜上所述，本發(fā)明提供的像素電路、顯示面板及顯示裝置，將驅(qū)動晶體管設(shè)置為雙柵結(jié)構(gòu)，其中頂柵連接至第一參考電壓源，底柵通過開關(guān)晶體管連接至數(shù)據(jù)信號，第一電極連接至第一參考電壓源，第二電極通過所述開關(guān)晶體管連接至第二參考電壓源，通過將驅(qū)動晶體管的頂柵與第一參考電壓源連接，增加了驅(qū)動晶體管的遷移率，同時(shí)保持漏電流基本沒有變化，從而達(dá)到提升IGZO工藝器件的遷移率，提高半導(dǎo)體器件的驅(qū)動能力的目的。

上述描述僅是對本發(fā)明較佳實(shí)施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。